JPH0681499B2

JPH0681499B2 - スナバ回路

Info

Publication number: JPH0681499B2
Application number: JP63250981A
Authority: JP
Inventors: 久雄清水
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 1988-10-06
Filing date: 1988-10-06
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPH02101964A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、直列２石コンバータのスナバ回路に関するも
のである。

メイントランスの一次巻線に加える直流電圧をトランジ
スタ等のスイッチング素子によりオン，オフし、メイン
トランスの二次巻線に誘起する電圧を整流し、その整流
出力電圧を、スイッチング素子のオン期間等の制御によ
り安定化するスイッチングレギュレータが、各種の電子
機器の電源装置として使用されている。このようなスイ
ッチング素子のターンオフ時に生じるサージ電圧を抑制
し、且つスイッチング素子の損失を低減する為のスナバ
回路が設けられている。

〔従来の技術〕

直列２石コンバータの従来例の簡易形のスナバ回路は、
例えば、第４図に示す構成を有するものである。同図に
於いて、1,2は直流電源を接続する電源端子、3,4は出力
端子、５は駆動制御回路、6cはスナバ回路、Q1,Q2は第
１及び第２のスイッチング素子で、図示のような電界効
果トランジスタ或いはバイポーラトランジスタ等も用い
ることができる。以下Q1,Q2をトランジスタとして説明
する。又T1はメイントランス、T2は補助トランス、R,R
1,R2はゲート抵抗、D3〜D6はダイオード、C,C2はコンデ
ンサ、L2はチョークコイルである。

スナバ回路6cは、抵抗ＲとコンデンサＣとの直列回路に
より構成され、メイントランスT1の一次巻線と並列に接
続されている。又直流電源の正極性端子に電源端子１、
負極性端子に電源端子２が接続され、メイントランスT1
の一次巻線の一端と電源端子１との間にトランジスタQ
1、他端と電源端子２との間にトランジスタQ2がそれぞ
れ接続されている。これらのトランジスタQ1,Q2は、駆
動制御回路５から補助トランスT2を介して制御信号が加
えられ、同時にオン，オフが制御される。それによっ
て、メイントランスT1の二次巻線に電圧が誘起され、ダ
イオードD5,D6、チョークコイルL2及びコンデンサC2か
らなる整流平滑回路によって直流電圧が出力端子3,4か
ら出力される。

この出力端子3,4の出力電圧は、駆動制御回路５に於い
て設定値と比較され、誤差分に対応してトランジスタQ
1,Q2のオン期間が補助トランスT2を介して制御されるこ
とにより、出力電圧の安定化が図られる。

トランジスタQ1,Q2がターンオンすると、直流電源から
の直流電流がメイントランスT1の一次巻線に流れ、又ト
ランジスタQ1,Q2がターンオフすると、メイントランスT
1の蓄積エネルギにより一次巻線にサージ電圧が誘起す
る。このサージ電圧は、ダイオードD3,D4を介して直流
電源に帰還され、又抵抗ＲとコンデンサＣとからなるス
ナバ回路6cのコンデンサＣを充電することになる。それ
によって、サージ電圧を抑制してトランジスタQ1,Q2を
保護することができる。

なお、トランジスタQ1,Q2にそれぞれ並列に、抵抗とコ
ンデンサとからなるスナバ回路を設けた構成も知られて
おり、このような構成に対して、第３図に示す構成は、
スナバ回路が１個で済む利点がある。

〔発明が解決しようとする課題〕

スナバ回路6cは、抵抗ＲとコンデンサＣとから構成さ
れ、トランジスタQ1,Q2のオン，オフに従ってコンデン
サＣの充放電が行われる。従って、抵抗Ｒに充放電電流
が流れることによる損失が生じる。

又トランジスタQ1,Q2のターンオン時に、コンデンサＣ
の残留電荷による放電電流が流れることによる損失が生
じる。

これらの損失は、スイッチング周波数に比例して増加す
ることになり、スイッチング周波数を数100KHz以上の高
周波とし、部品の小型化等により経済的な構成とするこ
とが考えられているが、損失が増加して発熱量が増大
し、放熱を考慮する必要があるから、小型化を図ること
が困難であった。

本発明は、前述の従来例の欠点を改善することを目的と
するものである。

〔課題を解決するための手段〕

本発明のスナバ回路は、第１及び第２のスイッチング素
子Q1,Q2を有する直列２石コンバータのスナバ回路に於
いて、メイントランスT1の一次巻線に並列に、コンデン
サC1と第１のダイオードD1との直列回路を接続する。こ
のダイオードD1は、スイッチング素子Q1,Q2のターンオ
フ時のサージ電圧でコンデンサC1を充電する極性とす
る。又コンデンサC1とダイオードD1との接続点と、直流
電源の何れか一方の極性の端子との間に、第２のダイオ
ードD2とチョークコイルL1との直列回路を接続し、この
直列回路のコンデンサC1とチョークコイルL1とにより、
直列共振回路を構成する。又第２のダイオードD2は、第
１又は第２のスイッチング素子Q1,Q2のターンオン時に
コンデンサC1の充電電荷を放電する極性とする。

〔作用〕

スイッチング素子Q1,Q2がオンとなって、メイントラン
スT1の一次巻線に直流電源からの直流電流を流し、スイ
ッチング素子Q1,Q2がターンオフした時、メイントラン
スT1の一次巻線に誘起したサージ電圧は、従来例と同様
にダイオードD3,D4を介して直流電源に帰還されると共
に、第１のダイオードD1を介してコンデンサC1に充電さ
れる。従って、サージ電圧を抑制することができると共
に、充電電流は抵抗を流れないので、損失が殆ど生じな
いことになる。

次にスイッチング素子Q1,Q2がターンオンすると、コン
デンサC1の充電電荷は、第２のダイオードD2,チョーク
コイルL1及び第１のスイッチング素子Q1又は第２のスイ
ッチング素子Q2により、直列共振回路の共振電流として
流れることになり、コンデンサC1は逆極性に充電され
る。

従って、次にスイッチング素子Q1,Q2がターンオフした
時のサージ電圧を効率良く吸収することが可能となる。

〔実施例〕

以下図面参照して本発明の実施例について詳細に説明す
る。

第１図は本発明の一実施例の回路であり、スナバ回路6a
は、第１のダイオードD1と、第２のダイオードD2と、チ
ョークコイルL1と、コンデンサC1とからなり、メイント
ランスT1の一次巻線に並列に、ダイオードD1とコンデン
サC1との直列回路を接続し、そのダイオードD1とコンデ
ンサC1との接続点と、直流電源の正極側電源端子１との
間に、ダイオードD2とチョークコイルL1との直列回路を
接続したものである。なお、他の第３図と同一符号は同
一部分を示すものである。

トランジスタQ1,Q2がターンオンすると、電源端子１か
らトランジスタQ1、メイントランスT1の一次巻線、トラ
ンジスタQ2、電源端子２の経路で直流電流が流れる。そ
して、トランジスタQ1,Q2がターンオフすると、メイン
トランスT1の一次巻線に誘起したサージ電圧が、低イン
ピーダンスのダイオードD1を介してコンデンサC1に加え
られて充電される。

従って、抵抗による損失を生じることなく、サージ電圧
を有効に抑制し、トランジスタQ1,Q2をサージ電圧から
保護することができる。

次に、トランジスタQ1,Q2がターンオンすると、コンデ
ンサC1の充電電荷は、ダイオードD2とチョークコイルL1
とトランジスタQ1とによる直列共振回路に共振電流とし
て流れる。その場合、ダイオードD2により共振電流の半
波のみ流れるから、コンデンサC1は逆方向に充電された
状態となる。このコンデンサC1の逆方向の充電は短時間
（スイッチング周波数より充分に高い共振周波数）で終
了するから、次にトランジスタQ1,Q2がターンオフした
時、メイントランスT1の一次巻線に誘起したサージ電圧
をダイオードD1を介してコンデンサC1により吸収するこ
とができる。即ち、メイントランスT1の一次巻線に誘起
したサージ電圧を有効に抑制することができる。

第２図は本発明の他の実施例の回路図であり、スナバ回
路6bは、前述の実施例と同様に、第１のダイオードD1
と、第２のダイオードD2と、チョークコイルL1と、コン
デンサC1とからなり、メイントランスT1の一次巻線に並
列に、ダイオードD1とコンデンサC1との直列回路を接続
し、そのダイオードD1とコンデンサC1との接続点と、直
流電源の負極側電源端子２との間に、ダイオードD2とチ
ョークコイルL1との直列回路を接続したものである。な
お、他の第１図及び第３図と同一符号は同一部分を示
す。

トランジスタQ1,Q2のターンオン，ターンオフによるス
ナバ回路6bの動作は、前述の実施例とほぼ同様であり、
第１のコンデンサC1の充電電荷は、第２のトランジスタ
Q2のターンオン時にチョークコイルL1を介して放電さ
れ、且つ振動電流により逆方向に充電され、トランジス
タQ1,Q2のターンオフ時に発生するサージ電圧を有効に
抑制することができる。

第３図は本発明の実施例の動作説明図であり、（ａ）は
トランジスタQ1のドレイン・ソース間電圧Ｖ_DS、（ｂ）
はチョークコイルL1の電流、（ｃ）はコンデンサC1の端
子電圧、（ｄ）はトランジスタQ1のドレイン電流Ｖ_Ｄの
それぞれ概要を示す。

トランジスタQ1,Q2がターンオンすると、ドレイン・ソ
ース間電圧Ｖ_DSは、（ａ）に示すようにほぼ零となり、
又コンデンサC1とダイオードD2とチョークコイルL1とト
ランジスタQ1との直列共振回路に、（ｂ）に示す共振電
流が流れる。この共振電流は、ダイオードD2により半波
のみ流れるから、コンデンサC1は、（ｃ）に示すよう
に、逆方向に充電される。又トランジスタQ1には（ｄ）
に示すように共振電流を含むドレイン電流Ｉ_Ｄが流れ
る。

次に、トランジスタQ1,Q2がターンオフすると、ドレイ
ン・ソース間電圧Ｖ_DSは上昇し、又ドレイン電流Ｉ_Ｄは
零となる。そして、メイントランスT1の一次巻線に誘起
したサージ電圧は、ダイオードD1を介してコンデンサC1
に充電されるから、コンデンサC1の端子電圧は（ｃ）に
示すように反転する。

前述の動作を繰り返して、サージ電圧を抑制することが
できる。

〔発明の効果〕

以上説明したように、本発明は、直列２石コンバータの
メイントランスT1の一次巻線に並列に、コンデンサC1と
ダイオードD1との直列回路を接続し、このコンデンサC1
とダイオードD1との接続点と、直流電源の何れか一方の
極性の端子との間に、ダイオードD2とチョークコイルL1
との直列回路を接続したもので、１個のスナバ回路によ
ってサージ電圧を抑制することができる。ことにより、
小型化を図ることが可能となる。

又コンデンサC1の充放電に伴う抵抗による損失はなく、
又スイッチング素子Q1,Q2のターンオン時に、コンデン
サC1はチョークコイルL1による共振電流によって逆方向
に充電されるから、スイッチング素子Q1,Q2のターンオ
ン時に、コンデンサC1の充電電流が流れないので、スイ
ッチング素子Q1,Q2の損失を低減することができると共
に、サージ電圧を有効に抑制することが可能となる。

従って、スイッチング素子Q1,Q2をサージ電圧から保護
し、且つ損失を低減することができるから、直列２石コ
ンバータの小型化を容易に図ることが可能となる利点が
ある。

【図面の簡単な説明】

第１図及び第２図は本発明のそれぞれ異なる実施例の回
路図、第３図は本発明の実施例の動作説明図、第４図は
従来例の回路図である。 1,2は電源端子、3,4は出力端子、５は駆動制御回路、6
a,6b,6cはスナバ回路、Q1,Q2は第１及び第２のスイッチ
ング素子（トランジスタ）、T1はメイントランス、T2は
補助トランス、C,C1,C2はコンデンサ、D1,D2は第１及び
第２のダイオード、D3〜D6はダイオード、L1,L2はチョ
ークコイルである。

Claims

【特許請求の範囲】

【請求項１】メイントランス（T1）の一次巻線に、第１
及び第２のスイッチング素子（Q1,Q2）を介して直流電
源を接続し、前記第１及び第２のスイッチング素子（Q
1,Q2）のターンオフ時のサージ電圧の抑制及び損失を低
減させる為の直列２石コンバータのスナバ回路に於い
て、前記メイントランス（T1）の一次巻線に並列に、コンデ
ンサ（C1）と、該コンデンサ（C1）に前記第１及び第２
のスイッチング素子（Q1,Q2）のターンオフ時のサージ
電圧で充電する極性の第１のダイオード（D1）との直列
回路を接続し、前記コンデンサ（C1）と前記第１のダイオード（D1）と
の接続点と、前記直流電源の何れか一方の極性の端子と
の間に、前記第１又は第２のスイッチング素子（Q1,Q
2）のターンオン時に前記コンデンサ（C1）の充電電荷
を放電する極性の第２のダイオード（D2）と、チョーク
コイル（L1）との直列回路を接続し、該直列回路の前記
コンデンサ（C1）と前記チョークコイル（L1）とにより
直列共振回路を構成したことを特徴とするスナバ回路。