JPH02101964A - スナバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直列２石コンバータのスナバ回路に関するも
のである。

メイントランスの一次巻線に加える直流電圧をトランジ
スタ等のスイッチング素子によりオン。

オフし、メイントランスの二次巻線に誘起する電圧を整
流し、その整流出力電圧を、スイッチング素子のオン期
間等の制御により安定化するスイッチングレギュレータ
が、各種の電子機器の電源装置として使用されている。

このようなスイッチング素子のターンオフ時に生じるサ
ージ電圧を抑制し、且つスイッチング素子の損失を低減
する為のスナバ回路が設けられている。

〔従来の技術〕

直列２石コンバータの従来例の簡易形のスナバ回路は、
例えば、第３図に示す構成を有するものである。同図に
於いて、１．２は直流電源を接続する電源端子、３．４
は出力端子、５は駆動制御回路、６Ｃはスナバ回路、Ｑ
１、Ｑ２は第１及び第２のスイッチング素子で、図示の
ような電界効果トランジスタ或いはバイポーラトランジ
スタ等を用いることができる。以下Ｑ１．Ｑ２をトラン
ジスタとして説明する。又Ｔ１はメイントランス、Ｔ２
は補助トランス、Ｒ，Ｒ１，Ｒ２はゲート抵抗、Ｄ３〜
Ｄ６はダイオード、Ｃ，Ｃ２はコンデンサ、Ｌ２はチョ
ークコイルである。

スナバ回路６Ｃは、抵抗ＲとコンデンサＣとの直列回路
により構成され、メイントランスＴＩの一次＠線と並列
に接続されている。又直流電源の正極性端子に電源端子
１、負極性端子に電源端子２が接続され、メイントラン
スＴ１の一次巻線の一端と電源端子１との間にトランジ
スタＱｌ、他端と電源端子２との間にトランジスタＱ２
がそれぞれ接続されている。これらのトランジスタＱＩ
Ｑ２は、駆動制御回路５から補助トランスＴ２を介して
制御信号が加えられ、同時にオン、オフが制御される。

それによって、メイントランスＴ１の二次巻線に電圧が
誘起され、ダイオードＤ５、Ｄ６、チョークコイルＬ２
及びコンデンサＣ２からなる整流平滑回路によって直流
電圧が出力端子３．４から出力される。

この出力端子３，４の出力電圧は、駆動制御回路５に於
いて設定値と比較され、誤差分に対応してトランジスタ
Ｑ１．Ｑ２のオン期間が補助トランスＴ２を介して制御
されることにより、出力電圧の安定化が図られる。

トランジスタＱｌ、Ｑ２がターンオンすると、直流電源
からの直流電流がメイントランスＴ１の一次巻線に流れ
、又トランジスタＱｌ、Ｑ２がターンオフすると、メイ
ントランスＴ１の蓄積エネルギにより一次巻線にサージ
電圧が誘起する。このサージ電圧は、ダイオードＤ３．
Ｄ４を介して直流電源に帰還され、又抵抗Ｒとコンデン
サＣとからなるスナバ回路６ｃのコンデンサＣを充電す
ることになる。それによって、サージ電圧を抑制してト
ランジスタＱｌ、Ｑ２を保護することができる。

なお、トランジスタＱｌ、Ｑ２にそれぞれ並列に、抵抗
とコンデンサとからなるスナバ回路を設けた構成も知ら
れており、このような構成に対して、第３図に示す構成
は、スナバ回路が１個で済む利点がある。

【発明が解決しようとする課題〕

スナバ回路６ｃは、抵抗ＲとコンデンサＣとから構成さ
れ、トランジスタＱ１．Ｑ２のオン、オフに従ってコン
デンサＣの充放電が行われる。従って、抵抗Ｒに充放電
電流が流れることによる損失が生じる。

又トランジスタＱｌ、Ｑ２のターンオン時に、コンデン
サＣの残留電荷による放電電流が流れることによる損失
が生じる。

これらの損失は、スイッチング周波数に比例して増加す
ることになり、スイッチング周波数を数１００ＫＨｚ以
上の高周波とし、部品の小型化等により経済的な構成と
することが考えられているが、損失が増加して発熱量が
増大し、放熱を考慮する必要があるから、小型化を図る
ことが困難であった。

本発明は、前述の従来例の欠点を改善することを目的と
するものである。

〔課題を解決するための手段〕

本発明のスナバ回路は、第１及び第２のスイッチング素
子Ｑｌ、Ｑ２を有する直列２石コンバータのスナバ回路
に於いて、メイントランスＴ１の一次巻線に並列に、コ
ンデンサｃ１と第１のダイオードＤＩとの直列回路を接
続する。このダイオードＤＩは、スイッチング素子Ｑ１
．Ｑ２のターンオフ時のサージ電圧でコンデンサｃ１を
充電する極性とする。又コンデンサＣＩとダイオードＤ
１との接続点と、直流電源の何れが一方の極性の端子と
の間に、第２のダイオードＤ２とチョークコイルＬ１と
の直列回路を接続する。この第２のダイオードＤ２は、
第１又は第２のスイッチング索子Ｑｌ、Ｑ２のターンオ
ン時にコンデンサｃ１の充電電荷を放電する極性とする
。

〔作　用〕

スイッチング素子Ｑｌ、Ｑ２がオンとなって、メイント
ランスＴ１の一次巻線に直流電源からの直流電流を流し
、スイッチング素子Ｑｌ、Ｑ２がターンオフした時、メ
イントランスＴ１の一次巻線に誘起したサージ電圧は、
従来例と同様にダイオードＤ３．Ｄ４を介して直流電源
に帰還されると共に、第１のダイオードＤＩを介してコ
ンデンサＣ１に充電される。従って、サージ電圧を抑制
することができると共に、充電電流は抵抗を流れないの
で、損失が殆ど生じないことになる。

次にスイッチング素子Ｑ１．Ｑ２がターンオンすると、
コンデンサＣ１の充電電荷は、第２のダイオードＤ２．
チョークコイルＬｌ及び第１のスイッチング素子Ｑ１又
は第２のスイッチング素子Ｑ２により、直列共振回路の
共振電流として流れることになり、コンデンサＣ１は逆
極性に充電される。

従って、次にスイッチグ素子Ｑｌ、Ｑ２がターンオフし
た時のサージ電圧を効率良く吸収することが可能となる
。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の一実施例の回路であり、スナバ回路６
ａは、第１のダイオードＤ１と、第２のダイオードＤ２
と、チョークコイルＬ１と、コンデンサＣ１とからなり
、メイントランスＴｌの一次巻線に並列に、ダイオード
Ｄ１とコンデンサＣ１との直列回路を接続し、そのダイ
オードＤ１とコンデンサＣＩとの接続点と、直流電源の
正極側電源端子１との間に、ダイオードＤ２とチョーク
コイルＬｌとの直列回路を接続したものである。

なお、他の第３図と同一符号は同一部分を示すものであ
る。

トランジスタＱｌ、Ｑ２がターンオンすると、電源端子
１からトランジスタＱ１、メイントランスＴ１の一次巻
線、トランジスタＱ２、電源端子２の経路で直流電流が
流れる。そして、トランジスタＱｌ、Ｑ２がターンオフ
すると、メイントランスＴ１の一次巻線に誘起したサー
ジ電圧が、低インピーダンスのダイオードＤ１を介して
コンデンサＣ１に加えられて充電される。

従って、抵抗による損失を生じることなく、サージ電圧
を有効に抑制し、トランジスタＱｌ、Ｑ２をサージ電圧
から保護することができる。

次に、トランジスタＱ１．Ｑ２がターンオンすると、コ
ンデンサＣ１の充電電荷は、ダイオードＤ２とチョーク
コイルＬ１とトランジスタＱ１とによる直列共振回路に
共振電流として流れ、コンデンサＣ１は逆方向に充電さ
れる。従って、次にトランジスタＱｌ、Ｑ２がターンオ
ンした時、コンデンサＣＩの充電電荷を負荷へ放出する
と共に、メイントランスＴ１の一次巻線のサージ電圧を
有効に抑制することができる。

第２図は本発明の他の実施例の回路図であり、スナバ回
路６ｂは、前述の実施例と同様に、第１のダイオードＤ
Ｉと、第２のダイオードＤ２と、チョークコイルＬ１と
、コンデンサＣ１とからなり、メイントランスＴＩの一
次巻線に並列に、ダイオードＤ１とコンデンサＣＩとの
直列回路を接続し、そのダイオードＤ１とコンデンサｃ
１との接続点と、直流電源の負極側電源端子２との間に
、ダイオードＤ２とチョークコイルＬｌとの直列回路を
接続したものである。なお、他の第１図及び第３図と同
一符号は同一部分を示す。

トランジスタＱｌ、Ｑ２のターンオン、ターンオフによ
るスナバ回路６ｂの動作は、前述の実施例とほぼ同様で
あり、第１のコンデンサｃｌの充電電荷は、第２のトラ
ンジスタＱ２のターンオン時にチョークコイルＬｌを介
して放電され、且つ振動電流により逆方向に充電され、
トランジスタＱｌ、Ｑ２のターンオフ時に発生するサー
ジ電圧を有効に抑制することができる。

〔発明の効果〕

以上説明したように、本発明は、直列２石コンバータの
メイントランスＴＩの一次巻線に並列に、コンデンサＣ
ＩとダイオードＤＩとの直列回路を接続し、このコンデ
ンサｃ１とダイオードＤ１との接続点と、直流電源の何
れが一方の極性の端子との間に、ダイオードＤ２とチョ
ークコイルＬ１との直列回路を接続したもので、１個の
スナバ回路によってサージ電圧を抑制することができる
ことにより、小型化を図ることが可能となる。

又コンデンサＣ１の充放電に伴う抵抗による損失はなく
、又スイッチング素子Ｑ１．Ｑ２のターンオン時に、コ
ンデンサＣ１はチョークコイルＬ１による共振電流によ
って逆方向に充電されるから、スイッチング素子Ｑｌ、
Ｑ２のターンオン時に、コンデンサＣ１の充電電流が流
れないので、スイッチング素子Ｑｌ、Ｑ２の損失を低減
することができると共に、サージ電圧を有効に抑制する
ことが可能となる。

従って、スイッチング素子Ｑｌ、Ｑ２をサージ電圧から
保護し、且つ損失を低減することができるから、直列２
石コンバータの小型化を容易に図ることが可能となる利
点がある。

【図面の簡単な説明】

第１図及び第２図は本発明のそれぞれ異なる実施例の回
路図、第３図は従来例の回路図である。

Claims (1)

1. 【特許請求の範囲】 メイントランス（Ｔ１）の一次巻線に、第１及び第２の
   スイッチング素子（Ｑ１、Ｑ２）を介して直流電源を接
   続し、前記第１及び第２のスイッチング素子（Ｑ１、Ｑ
   ２）のターンオフ時のサージ電圧の抑制及び損失を低減
   させる為の直列２石コンバータのスナバ回路に於いて、 前記メイントランス（Ｔ１）の一次巻線に並列に、コン
   デンサ（Ｃ１）と、該コンデンサ（Ｃ１）に前記第１及
   び第２のスイッチング素子（Ｑ１、Ｑ２）のターンオフ
   時のサージ電圧で充電する極性の第１のダイオード（Ｄ
   １）との直列回路を接続し、 前記コンデンサ（Ｃ１）と前記第１のダイオード（Ｄ１
   ）との接続点と、前記直流電源の何れか一方の極性の端
   子との間に、前記第１又は第２のスイッチング素子（Ｑ
   １、Ｑ２）のターンオン時に前記コンデンサ（Ｃ１）の
   充電電荷を放電する極性の第２のダイオード（Ｄ２）と
   、チョークコイル（Ｌ１）との直列回路を接続した ことを特徴とするスナバ回路。