JPH0832173B2 - フルブリッジ形スイッチングレギュレータ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流電源装置、特にスイッチング素子を用い
たフルブリッジ形スイッチングレギュレータに関する。

〔従来の技術〕

従来のフルブリッジ形スイッチングレギュレータの構
成を第４図に示す。

同図に示すスイッチングレギュレータ50はスイッチン
グ素子であるFET（電界効果トランジスタ）51、52、5
3、54を使用した四系統のスイッチング回路55、56、5
7、58をループ状に接続し、相対向する一方の接続点ｅ
とｆ間に直流電源59を接続するとともに、他方の接続点
ｇとｈ間に出力トランス60をそれぞれ接続してフルブリ
ッジ回路を構成する。また、61、62、63、64は入力回路
であり、各FET51…にコントロール信号を付与してオン
・オフ制御する。65、66、67、68はCR直列回路を用いた
サージアブソーバであり、スイッチング時の振動電圧に
より、各FET51…のドレイン・ソース間電圧が耐電圧定
格値を越えないように機能する。

よって、コントロール信号が各入力回路61…に付与さ
れることにより、相互に同期するスイッチング回路55、
56と相互に同期するスイッチング回路57、58は、全スイ
ッチング回路55…がオフとなる期間を挟んで交互にオン
・オフを繰返し、スイッチングされた交流出力は出力ト
ランス60から取出される。

〔発明が解決しようとする課題〕

ところで、FETをはじめ、一般にスイッチング素子は
スイッチングスピード等の固有特性にバラつきが存在す
る。

このため、従来のスイッチングレギュレータ50では、
特に全スイッチング回路55…がオフとなる期間におい
て、出力トランス60の一次巻線端子電圧が不定となる現
象を生ずる。即ち、FET54におけるソース・ドレイン間
の電圧Esは1/2・Eo（Eo:電源電圧）でなければならない
が、実際には一例として示す第３図のようにFET51…の
特性上のアンバランスによって不定となる。一方、出力
トランス60のインダクタンス、配線インダクタンス及び
サージアブソーバ等の存在によって前記電圧Esを中心に
振動電圧Ebが発生するが、この振動電圧Ebの最大値は電
源電圧Eoよりも大きくなる。

結局、このようなアンバランス状態はサージアブソー
バ65…の実効を減少させ、また、FET51…のスイッチン
グ損失に基づく放熱量も不均等となる。したがって、FE
T51…に対する放熱設計やサージアブソーバ65…の定数
設計等においては最大損失を考慮する必要があり、スイ
ッチングレギュレータの大型化とコストアップを招くと
ともに、アンバランス状態は未解消のため、十分な安定
性と信頼性を確保できないという解決すべき課題が存在
した。

本発明はこのような従来の技術に存在する課題を解決
したフルブリッジ形スイッチングレギュレータの提供を
目的とするものである。

〔課題を解決するための手段〕

本発明に係るフルブリッジ形スイッチングレギュレー
タ１は、スイッチング素子、例えば、FET2、３、４、５
を使用した四系統のスイッチング回路６、７、８、９を
ループ状に接続し、相対向する一方の接続点ａとｂ間に
直流電源10を接続するとともに、他方の接続点ｃとｄ間
に出力トランス11を接続してなるスイッチングレギュレ
ータを構成するに際して、特に、一次巻線11x及び二次
巻線11yにそれぞれセンタータップ11c及び11dを有する
単一の出力トランス11を備え、一次巻線11xの両端に前
記他方の接続点ｃとｄを接続するとともに、一対の同一
静電容量のコンデンサ13と14を直列接続した分圧回路15
の両端を直流電源10の両極に接続し、かつ当該コンデン
サ13と14間の接続点ｋを一次巻線11xのセンタータップ1
1cに接続して、当該センタータップ11cの電圧が直流電
源10の電圧Eoの1/2の一定電圧に設定される電圧安定化
回路12を設け、他方、二次巻線11yにチョークインプッ
ト形整流回路16を接続することを特徴とする。この場
合、チョークインプット形整流回路16は、二次巻線11y
と接地間に接続したチョークコイル33と、二次巻線11y
の両端と出力端子31間に接続した整流ダイオード29、30
と、出力端子31と接地間に接続したコンデンサ34を備え
る。

〔作用〕

本発明に係るスイッチングレギュレータ１は、センタ
ータップ11c及び11dを設けた一次巻線11x及び二次巻線1
1yを有する単一の出力トランス11を利用するため、出力
トランス11は一個で足りる。

一方、一対の同一静電容量のコンデンサ13と14を直列
接続した分圧回路15の両端を直流電源10の両極に接続
し、かつ当該コンデンサ13と14間の接続点ｋを一次巻線
11xのセンタータップ11cに接続して、当該センタータッ
プ11cの電圧が直流電源10の電圧Eoの1/2の一定電圧に設
定される電圧安定化回路12を設けたため、FET2、３、
４、５が全てオフとなる期間における出力トランス11の
一次巻線11xの端子電圧が、本来の電圧、即ち、1/2・Eo
の大きさにならない場合であっても、電圧安定化回路12
におけるコンデンサ13と14間の接続点ｋの電圧は常に1/
2・Eoとなるため、接続点ｋと出力トランス11のセンタ
ータップ11c間に生ずる電位差によってコンデンサ13と1
4に対する充放電が行われる。この結果、センタータッ
プ11cの電圧は1/2・Eoとなるとともに、一次巻線11xの
端子電圧もセンタータップ11cの電圧（1/2・Eo）に安定
する。

また、センタータップ11dを有する二次巻線11yにチョ
ークインプット形整流回路16を接続したため、チョーク
インプット形整流回路16は、基本的に、二次巻線11yと
接地間に接続したチョークコイル33と、二次巻線11yの
両端と出力端子31間に接続した整流ダイオード29、30
と、出力端子31と接地間に接続したコンデンサ34により
構成可能となり、二次巻線11y側の回路の簡易化が図ら
れる。

〔実施例〕

以下には、本発明に係る好適な実施例を挙げ、図面に
基づき詳細に説明する。

まず、スイッチングレギュレータ１の回路構成につい
て、第１図を参照して説明する。

スイッチングレギュレータ１はスイッチング素子であ
るFET2、３、４、５を使用した四系統のスイッチング回
路６、７、８、９をループ状に接続してなる。そして、
FET2のドレインとFET4のドレインは接続点ａを介して直
流電源10の正極に接続するとともに、FET3のソースとFE
T5のソースは接続点ａに対向する接続点ｂを介して直流
電源10の負極に接続する。また、FET2のソースとFET5の
ドレインは接続点ｃを介して出力トランス11の一次巻線
11xの一端に接続するとともに、FET4のソースとFET3の
ドレインは接続点ｃに対向する接続点ｄを介して一次巻
線11xの他端に接続し、以上により、フルブリッジ回路
を構成する。

一方、各FET2…のゲートとソース間には入力回路21、
22、23、24を接続するとともに、各FET2…のドレインと
ソース間にはコンデンサCsと抵抗Rsの直列回路で構成し
たサージアブソーバ25、26、27、28をそれぞれ接続す
る。

また、出力トランス11は一次巻線11xと二次巻線11yか
らなり、一次巻線にはセンタータップ11cを設ける。一
方、直流電源10の両極間には一対の同一静電容量のコン
デンサ13と14を直列接続した分圧回路15の両端を接続し
て電圧安定化回路12を構成し、コンデンサ13と14間の接
続点ｋはセンタータップ11cに接続する。

他方、出力トランス11の二次巻線11yの両端は整流ダ
イオード29、30を介して一方の出力端子31に接続すると
ともに、二次巻線11yにもセンタータップ11dを設け、こ
のセンタータップ11dはチョークコイル33を介して接地
する。また、他方の出力端子32は接地するとともに、両
出力端子31と32間にはコンデンサ34を接続する。これに
より、チョークインプット形整流回路16を構成してい
る。

次に、スイッチングレギュレータ１の動作について説
明する。

まず、入力回路21…に入力するコントロール信号によ
り、相互に同期するFET2、３と相互に同期するFET回路
４と５は、全FET2…がオフとなる期間を挟んで交互にオ
ン・オフを繰返す。即ち、一周期ではFET2、３がオン→
全FETがオフ→FET4、５がオン→全FETがオフとなる。そ
して、FET2、３がオンしたときは出力トランス11の二次
側に矢印A1の電流が流れ、また、FET4、５がオンしたと
きは矢印A2の電流が流れる。

ところで、スイッチング動作において、全てのFET2…
がオフとなる期間に、出力トランス11の一次巻線11xの
端子電圧が本来の電圧1/2・Eo（Eo:電源電圧）にならな
い場合であっても、その偏差電位に基づきコンデンサ1
3、14に対して充放電が行われ、センタータップ11cの電
圧は1/2・Eoに安定するとともに、一次巻線11xの端子電
圧もセンタータップ11cの電圧に終息する。即ち、第２
図に示すように、FET5におけるソース・ドレイン間の電
圧Esは本来の電圧1/2・Eoに安定する。なお、同図中、E
bは前記振動電圧を示す。この場合、電圧Esに対する振
動電圧Ebは1/2・Eoを中心として振動するため、従来の
場合に比較して動電圧Ebに対するFETのダイナミックレ
ンジが拡大する。

以上、実施例について詳細に説明したが、本発明はこ
のような実施例に限定されるものではなく、細部の回路
構成等において、本発明の要旨を逸脱しない範囲で任意
に変更できる。

〔発明の効果〕

このように、本発明に係るフルブリッジ形スイッチン
グレギュレータは、一次巻線及び二次巻線にそれぞれセ
ンタータップを有する単一の出力トランスを備えるとと
もに、一対の同一静電容量のコンデンサを直列接続した
分圧回路の両端を直流電源の両極に接続し、かつ当該コ
ンデンサ間の接続点を前記一次巻線のセンタータップに
接続して、当該センタータップの電圧が直流電源の電圧
の1/2の一定電圧に設定される電圧安定化回路を設け、
他方、前記二次巻線にチョークインプット形整流回路を
接続してなるため、次のような顕著な効果を奏する。

スイッチング回路における電圧安定化により、各ス
イッチング素子の損失が均等となり、放熱器及びサージ
アブソーバの小型化を図れるとともに、加えて、一個の
出力トランス及び簡易化されたチョークインプット形整
流回路で足りるため、スイッチングレギュレータ全体の
小型化及び低コスト化を達成できる。

スイッチング回路における損失のアンバランスを解
消できるとともに、発生する振動電圧の最大値を低下さ
せることができるため、スイッチング素子の耐圧破壊を
防止できるなど、安定性向上と信頼性向上に寄与でき
る。

【図面の簡単な説明】

第１図：本発明に係るスイッチングレギュレータの概略
構成図、 第２図：同スイッチングレギュレータにおける出力トラ
ンスの一次巻線端子電圧波形図、 第３図：第４図に示すスイッチングレギュレータにおけ
る出力トランスの一次巻線端子電圧波形図、 第４図：従来の技術に係るスイッチングレギュレータの
概略構成図。 尚図面中、 1:スイッチングレギュレータ ２…：スイッチング素子（FET） ６…：スイッチング回路 10:直流電源、11:出力トランス 11x:一次巻線、11y:二次巻線 11c,11d:センタータップ 12:電圧安定化回路 13,14:コンデンサ 15:分圧回路、k:接続点 16:チョークインプット形整流回路、29,30:整流ダイオ
ード 31:出力端子、33:チョークコイル 34:コンデンサ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−99474（ＪＰ，Ａ) 実開 昭55−112490（ＪＰ，Ｕ) 実開 昭62−202084（ＪＰ，Ｕ) 国際公開89−3610（ＷＯ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】スイッチング素子を使用した四系統のスイ
   ッチング回路をループ状に接続し、相対向する一方の接
   続点間に直流電源を接続するとともに、他方の接続点間
   に出力トランスを接続してなるフルブリッジ形スイッチ
   ングレギュレータにおいて、一次巻線及び二次巻線にそ
   れぞれセンタータップを有する単一の出力トランスを備
   え、前記一次巻線の両端に前記他方の接続点を接続する
   とともに、一対の同一静電容量のコンデンサを直列接続
   した分圧回路の両端を直流電源の両極に接続し、かつ当
   該コンデンサ間の接続点を前記一次巻線のセンタータッ
   プに接続して、当該センタータップの電圧が直流電源の
   電圧の1/2の一定電圧に設定される電圧安定化回路を設
   け、他方、前記二次巻線にチョークインプット形整流回
   路を接続してなることを特徴とするフルブリッジ形スイ
   ッチングレギュレータ。
2. 【請求項２】チョークインプット形整流回路は、二次巻
   線と接地間に接続したチョークコイルと、二次巻線の両
   端と出力端子間に接続した整流ダイオードと、出力端子
   と接地間に接続したコンデンサを備えることを特徴とす
   る請求項１記載のフルブリッジ形スイッチングレギュレ
   ータ。