JP2736713B2

JP2736713B2 - スイッチングレギュレータ

Info

Publication number: JP2736713B2
Application number: JP17204591A
Authority: JP
Inventors: 久雄清水; 勝彦西村
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 1991-07-12
Filing date: 1991-07-12
Publication date: 1998-04-02
Anticipated expiration: 2013-04-02
Also published as: JPH0522937A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メイントランスの一次
巻線の両端にそれぞれスイッチング素子を接続した直列
二石フォワード型のスイッチングレギュレータに関す
る。直列二石フォワード型のスイッチングレギュレータ
は、メイントランスの一次巻線と直流電源の正極側及び
負極側との間に、それぞれトランジスタ等のスイッチン
グ素子を接続したものであり、これらのスイッチング素
子を保護する為のスナバ回路及びメイントランスの磁気
飽和を防止する為のリセット回路が設けられている。こ
のようなリセット回路及びスナバ回路の特性を向上し、
且つ経済化を図ることが要望されている。

【０００２】

【従来の技術】従来例の直列二石フォワード型スイッチ
ングレギュレータは、例えば、図３に示す構成を有する
ものである。即ち、メイントランス３１の一次巻線３２
の一端と直流電源３７の正極側との間に第１のスイッチ
ング素子としての電界効果トランジスタ３３を接続し、
その一次巻線３２の他端と直流電源３７の負極側との間
に第２のスイッチング素子としての電界効果トランジス
タ３４を接続し、電界効果トランジスタ３３と並列に抵
抗４４とコンデンサ４５とからなるスナバ回路を接続
し、電界効果トランジスタ３４と並列に抵抗４６とコン
デンサ４７とからなるスナバ回路を接続して、電界効果
トランジスタ３３，３４のターンオフ時のサージ電圧を
スナバ回路により吸収する。又メイントランス３１の一
次巻線３２の他端と直流電源３７の正極側との間にダイ
オード４９からなるリセット回路３５を接続し、その一
次巻線３２の一端と直流電源３７の負極側との間にダイ
オード５０からなるリセット回路３６を接続して、メイ
ントランス３１の磁気飽和を防止する。

【０００３】又メイントランス３１の二次巻線５６に、
ダイオード５１，５２とチョークコイル５３とコンデン
サ５４とからなる整流平滑回路を接続し、二次巻線５６
に誘起した電圧を整流して平滑化し、負荷５５に直流出
力電圧を印加する。又スイッチング制御回路４８は、そ
の直流出力電圧と設定基準値とを比較し、設定した電圧
となるように、補助トランス３８の一次巻線４１に電界
効果トランジスタ３３，３４のオン期間を示すパルス幅
の駆動信号を加える。この補助トランス３８の二次巻線
３９，４０に誘起した駆動信号を、抵抗４２を介して電
界効果トランジスタ３３のゲートに、又抵抗４３を介し
て電界効果トランジスタ３４のゲートにそれぞれ加え
る。電界効果トランジスタ３３，３４は、駆動信号によ
り同時にオンとなるから、直流電源３７からメイントラ
ンス３１の一次巻線３２に電流が流れる。

【０００４】図４は従来例の動作説明図であり、（ａ）
は電界効果トランジスタ３４のドレイン・ソース間電
圧、（ｂ）は電界効果トランジスタ３４に流れる電流、
（ｃ）はスナバ回路に流れる電流、（ｄ）はリセット回
路に流れる電流のそれぞれ一例を示す。電界効果トラン
ジスタ３３とそのスナバ回路とリセット回路３５とが、
電界効果トランジスタ３４とそのスナバ回路とリセット
回路３６と同様の動作を行うものであるから、電界効果
トランジスタ３４側について説明する。

【０００５】時刻ｔ１に電界効果トランジスタ３４を電
界効果トランジスタ３３と共にオフとすると、電界効果
トランジスタ３４に流れる電流Ｉ_Qは（ｂ）に示すよう
に急速に減少して零となり、又ドレイン・ソース間電圧
は（ａ）に示すように上昇する。又スナバ回路の抵抗４
６とコンデンサ４７とを介して（ｃ）に示す電流Ｉ_Rが
流れて、電界効果トランジスタ３４に印加されるサージ
電圧を吸収する。又リセット電流Ｉ_Dが（ｄ）に示すよ
うに流れ、時刻ｔ２には零となる。それによって、メイ
ントランス３１のリセットが行われる。このリセット終
了時に電界効果トランジスタ３４のドレイン・ソース間
電圧の変化が生じるから、それに対応してスナバ回路に
は、（ｃ）に示すように逆方向（図３の矢印と反対方
向）の電流Ｉ_Rが流れる。

【０００６】又時刻ｔ３に電界効果トランジスタ３４を
電界効果トランジスタ３３と共にオンとすると、電界効
果トランジスタ３４に流れる電流Ｉ_Qは（ｂ）に示すよ
うに急速に上昇した後、メイントランス３１の一次巻線
３２のインダクタンスに対応して徐々に上昇する。又電
界効果トランジスタ３４のドレイン・ソース間電圧は
（ａ）に示すように急激に減少してほぼ零となる。又こ
のドレイン・ソース間電圧の変化に従って、スナバ回路
には（ｃ）に示すように電流Ｉ_R（図３の矢印と反対方
向の電流）が流れる。又時刻ｔ４に電界効果トランジス
タ３４を電界効果トランジスタ３３と共にオフとする
と、時刻ｔ１に於いてオフとした場合と同様な動作が行
われる。

【０００７】

【発明が解決しようとする問題点】電界効果トランジス
タ３３，３４をオフとした時に発生するサージ電圧を吸
収する為のスナバ回路は、図示のような抵抗とコンデン
サとの直列回路から構成される場合が一般的であり、そ
のコンデンサ４５，４７に流れる充放電電流が抵抗４
４，４６を通るから損失が生じる欠点がある。又電界効
果トランジスタ３３，３４によるスイッチング速度がス
ナバ回路により遅れるから、電界効果トランジスタ３
３，３４に於けるスイッチング損失が増加する問題があ
る。本発明は、比較的簡単な構成によりメイントランス
のリセットを行わせると共にスイッチング損失を低減す
ることを目的とする。

【０００８】

【課題を解決するための手段】本発明のスイッチングレ
ギュレータは、図１を参照して説明すると、メイントラ
ンス１の一次巻線２の一端と他端と直流電源２０の一端
と他端との間に接続したトランジスタ等の第１，第２の
スイッチング素子３，４と、メイントランス１の一次巻
線２の一端と直流電源の他端との間に接続した第１のリ
セット回路５と、メイントランス１の一次巻線２の他端
と直流電源の一端との間に接続した第２のリセット回路
６とを有する直列二石フォワード型のスイッチングレギ
ュレータに於いて、第１，第２のリセット回路５，６
は、同一のトランス８の鉄心に巻回した同一巻数の巻線
７と、この巻線７の両端に同一極性で接続した第１，第
２のダイオード９，１０と、巻線７と第２のダイオード
１０との接続点に接続したコンデンサ１１とを有し、第
１，第２のリセット回路５，６の前記第１のダイオード
９と前記巻線７と前記コンデンサ１１との直列回路を、
第１，第２のスイッチング素子３，４と並列に接続し、
且つ第１のリセット回路５の前記第２のダイオード１０
をメイントランス１の一次巻線２の他端に接続し、第２
のリセット回路６の前記第２のダイオード１０を、メイ
ントランス１の一次巻線２の一端に接続した構成とする
ものである。

【０００９】

【作用】第１，第２のスイッチング素子３，４がオンと
なると、直流電源２０からメイントランス１の一次巻線
２に電流が流れ、二次巻線２６に誘起する。この誘起電
圧は、ダイオード２１，２２とチョークコイル２３とコ
ンデンサ２４とからなる整流平滑回路により整流されて
平滑化され、負荷２５に印加される。又第１，第２のス
イッチング素子３，４がオフとなると、メイントランス
１の一次巻線２の両端に、リセット回路５，６のコンデ
ンサ１１と第２のダイオード１０との直列回路が接続さ
れた状態となり、メイントランス１１の一次巻線２の蓄
積エネルギによって、ダイオード１０を介してコンデン
サ１１の充電が行われ、その充電電流がメイントランス
１のリセット電流となる。又第１，第２のスイッチング
素子３，４と並列に、第１のダイオード９とトランス８
の巻線７とコンデンサ１１との直列回路が接続された状
態となり、第１，第２のスイッチング素子３，４に印加
されるサージ電圧は、この直列回路により吸収される。

【００１０】次に、第１，第２のスイッチング素子３，
４がオンとなると、前述の場合と同様に、直流電源２０
からメイントランス１の一次巻線２に電流が流れる。又
リセット回路５，６のコンデンサ１１の充電電荷は、オ
ン状態となった第１，第２のスイッチング素子３，４を
介して流れ、その時に、トランス８の巻線７と直列共振
を起こし、又ダイオード９により共振電流の半波のみが
流れるから、コンデンサ１１の充電電圧の極性は反転す
る。従って、次に第１，第２のスイッチング素子３，４
がオフとなった時のリセット電流及びサージ電圧吸収電
流をコンデンサ１１に流すことができる。

【００１１】

【実施例】図１は本発明の実施例の説明図であり、メイ
ントランス１の一次巻線２の一端と他端とに、電界効果
トランジスタとして示す第１，第２のスイッチング素子
３，４及び第１，第２のリセット回路５，６を接続し、
第１，第２のリセット回路５，６を、第１，第２のダイ
オード９，１０とコンデンサ１１と巻線７を有するトラ
ンス８とにより構成したものである。又１３，１４は抵
抗、１５は補助トランス、１６，１７は二次巻線、１８
は一次巻線、１９はスイッチング制御回路、２０は直流
電源、２１，２２はダイオード、２３はチョークコイ
ル、２４はコンデンサ、２５は負荷、２６はメイントラ
ンスの二次巻線である。

【００１２】第１，第２のリセット回路５，６のコンデ
ンサ１１とトランス８の巻線７と第１のダイオード９と
の直列回路が、第１，第２のスイッチング素子３，４と
並列に接続され、又コンデンサ１１と第２のダイオード
１０との直列回路が、メイントランス１の一次巻線２に
並列に接続された構成とする。この場合、第１，第２の
リセット回路５，６のそれぞれの巻線７は、トランス８
の鉄心に巻回されたものであり、磁気結合されている。
又スイッチング制御回路１９は、従来例と同様に、負荷
２５に印加する直流出力電圧を設定基準値と比較して、
第１，第２のスイッチング素子３，４のオン期間を制御
するもので、そのオン期間を示す駆動信号を補助トラン
ス１５の一次巻線１８に加える。従って、補助トランス
１５の二次巻線１６，１７から抵抗１３，１４を介して
第１，第２のスイッチング素子３，４のゲートに駆動信
号を加えることになり、その駆動信号によって第１，第
２のスイッチング素子３，４は同時にオンとなり、直流
電源２０からメイントランス１の一次巻線２に電流が流
れ、その二次巻線２６に電圧が誘起する。

【００１３】二次巻線２６の誘起電圧を、ダイオード２
１，２２とチョークコイル２３とコンデンサ２４とから
なる整流平滑回路により整流して平滑化し、負荷２５に
印加する直流出力電圧とする。又第１，第２のスイッチ
ング素子３，４をオフとすると、トランス１の蓄積エネ
ルギによりダイオード１０とコンデンサ１１との回路に
電流が流れて、トランス１のリセットが行われる。又ス
イッチング素子３，４に印加されるサージ電圧は、コン
デンサ１１とトランス８の巻線７とダイオード９との回
路により吸収される。

【００１４】又第１，第２のスイッチング素子３，４を
オンとすると、コンデンサ１１の充電電荷は、トランス
８の巻線７とダイオード９とを介して放電し、その時
に、コンデンサ１１と巻線７との直列共振による電流の
半波が流れることになり、コンデンサ１１の充電電圧極
性は反転する。従って、次に第１，第２のスイッチング
素子３，４をオフとした時のリセット電流及びサージ電
圧吸収電流をコンデンサ１１に流すことができる。

【００１５】図２は本発明の実施例の動作説明図であ
り、第１，第２のスイッチング素子３，４は同一の動作
を行い、且つ第１，第２のリセット回路５，６も同一の
動作を行うものであるから、第２のスイッチング素子４
と第２のリセット回路６とについて説明する。図２の
（ａ）はスイッチング素子４のドレイン・ソース間電
圧、（ｂ）はスイッチング素子４に流れる電流Ｉ_Q、
（ｃ）はコンデンサ１１を流れる電流Ｉ_C、（ｄ）はコ
ンデンサ１１の端子電圧、（ｅ）はダイオード９を流れ
る電流Ｉ_D1、（ｆ）はダイオード１０を流れる電流Ｉ_D2
の一例を示す。又時刻ｔ１〜ｔ３がオフ期間、ｔ３〜ｔ
５がオン期間を示す。

【００１６】時刻ｔ１に、第２のスイッチング素子４を
第１のスイッチング素子と共にオフとすると、スイッチ
ング素子４に流れる電流Ｉ_Qは（ｂ）に示すように急速
に減少して零となり、又スイッチング素子４に印加され
る電圧は（ａ）に示すように上昇し、又コンデンサ１１
に矢印方向に流れる電流Ｉ_Cは（ｃ）に示すものとな
り、又ダイオード１０に矢印方向に流れる電流Ｉ_D2は
（ｆ）に示すものとなる。この場合、Ｉ_C＝Ｉ_D2とな
る。即ち、メイントランス１の一次巻線２に、第１，第
２のリセット回路５，６のそれぞれのコンデンサ１１と
ダイオード１０とを介してリセット電流が流れることに
なる。そして、コンデンサ１１の端子電圧は、（ｄ）に
示すように上昇し、充電が完了する時刻ｔ２以降に徐々
に低下する。

【００１７】時刻ｔ３に第２のスイッチング素子４を、
第１のスイッチング素子３と共に駆動信号によってオン
とすると、スイッチング素子４のドレイン・ソース間電
圧は（ａ）に示すように零となり、又コンデンサ１１の
充電電荷がオン状態となったスイッチング素子４とダイ
オード９とトランス８の巻線７とを介して放電する。そ
の時に、コンデンサ１１と巻線７との直列共振による電
流が流れようとするが、ダイオード９によりその共振電
流の半波のみが流れることになる。従って、ダイオード
９に矢印方向に流れる電流Ｉ_D1は（ｅ）に示すものとな
り、又コンデンサ１１に矢印と反対方向に流れる電流Ｉ
_Cは（ｃ）に示すものとなる。この場合、Ｉ_D1＝Ｉ_Cと
なる。又コンデンサ１１の端子電圧は（ｄ）に示すよう
に極性が反転する。

【００１８】又オン状態となったスイッチング素子４に
は、メイントランス１の一次巻線２に流れる電流とコン
デンサ１１に流れる電流Ｉ_Cとの和の電流が流れ、
（ｂ）に示すように、時刻ｔ３から急上昇し、共振電流
の半波が終わる時刻ｔ４からは、メイントランス１の一
次巻線２のインダクタンス等に従った電流となる。

【００１９】次の時刻ｔ５に於いて第２のスイッチング
素子４を第１のスイッチング素子３と共にオフとする
と、時刻ｔ１〜ｔ２間と同様に、時刻ｔ５〜ｔ６間の動
作が行われ、メイントランス１のリセット及びサージ電
圧の吸収が行われる。前述の動作が繰り返されて、メイ
ントランス１のリセットが行われ、且つ第１，第２のス
イッチング素子３，４のサージ電圧の吸収が行われて、
負荷２５に安定化直流出力電圧が印加される。なお、本
発明は前述の実施例にのみ限定されるものではなく、種
々付加変更することが可能であり、例えば、スイッチン
グ素子はバイポーラトランジスタ等を用いることも可能
であり、それに対応した駆動回路構成とすることができ
るものである。

【００２０】

【発明の効果】以上説明したように、本発明は、直列二
石フォワード型のスイッチングレギュレータに於いて、
メイントランス１のリセットを行わせる第１，第２のリ
セット回路５，６を、第１，第２のスイッチング素子
３，４のスナバ回路の機能を持たせることができる。従
って、従来例に於けるスナバ回路を省略することができ
るから、経済的な構成となると共に、スイッチング速度
を低下させることがないから、スイッチング損失を低減
できる利点がある。又第１，第２のリセット回路５，６
のそれぞれの巻線７は、１個のトランス８の巻線である
から、部品点数を削減することができる。

【図面の簡単な説明】

【図１】本発明の実施例の説明図である。

【図２】本発明の実施例の動作説明図である。

【図３】従来例の説明図である。

【図４】従来例の動作説明図である。

【符号の説明】

１メイントランス２一次巻線３第１のスイッチング素子４第２のスイッチング素子５第１のリセット回路６第２のリセット回路７巻線８トランス９第１のダイオード１０第２のダイオード１１コンデンサ１５補助トランス１９スイッチング制御回路２５負荷

Claims

(57)【特許請求の範囲】

【請求項１】メイントランス（１）の一次巻線（２）
の一端と他端と直流電源（２０）の一端と他端との間に
接続した第１，第２のスイッチング素子（３），（４）
と、前記一次巻線（２）の一端と前記直流電源の他端と
の間に接続した第１のリセット回路（５）と、前記一次
巻線（２）の他端と前記直流電源の一端との間に接続し
た第２のリセット回路（６）とを有する直列二石フォワ
ード型のスイッチングレギュレータに於いて、前記第１，第２のリセット回路（５），（６）は、同一
のトランス（８）の鉄心に巻回した同一巻数の巻線
（７）と、該巻線（７）の両端に同一極性で接続した第
１，第２のダイオード（９），（１０）と、前記巻線
（７）と前記第２のダイオード（１０）との接続点に接
続したコンデンサ（１１）とを有し、前記第１，第２のリセット回路（５），（６）の前記第
１のダイオード（９）と前記巻線（７）と前記コンデン
サ（１１）との直列回路を前記第１，第２のスイッチン
グ素子（３），（４）と並列に接続し、且つ前記第１の
リセット回路（５）の前記第２のダイオード（１０）を
前記一次巻線（２）の他端に接続し、前記第２のリセッ
ト回路（６）の前記第２のダイオード（１０）を前記一
次巻線（２）の一端に接続したことを特徴とするスイッ
チングレギュレータ。