JPH0312066Y2 - - Google Patents
Info
- Publication number
- JPH0312066Y2 JPH0312066Y2 JP11388286U JP11388286U JPH0312066Y2 JP H0312066 Y2 JPH0312066 Y2 JP H0312066Y2 JP 11388286 U JP11388286 U JP 11388286U JP 11388286 U JP11388286 U JP 11388286U JP H0312066 Y2 JPH0312066 Y2 JP H0312066Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- coil
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 14
- 230000004907 flux Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
〔考案の目的〕
（考案の利用分野）
本考案はDC−DCコンバータに係り特に可飽和
リアクトルを用いて出力電圧、電流を制御する制
御回路の効率化に関するものである。
リアクトルを用いて出力電圧、電流を制御する制
御回路の効率化に関するものである。
（従来技術とその問題点）
第１図、第２図はこの種の従来回路図及びその
各部動作波形図で図中E0は直流入力電圧、Ｔは
出力トランス、n1，n2はその１次及び２次（出
力）巻線、Ｑはスイツチング用トランジスタ、
D1，D2は整流用ダイオード、Ｌ、Ｃは出力平滑
用リアクトル及びコンデンサでこれらで所謂−石
式フオワードコンバータを構成する。次にLSは
可飽和リアクトルでその１次コイルNPは出力巻
線n2と直列に接続され、又２次（制御）コイル
Ncは後述する制御回路CONTを介して直流出力
端子ａ，ｂ間に接続されている。制御回路
CONTにおいて、Ampは誤差増巾器、R1，R2は
抵抗、Tr1はトランジスタP3はダイオードでこれ
らで直流出力電圧に応じて制御電流ICを第２コ
イルNCに供給する。次にこの回路動作を第２図
を参照して説明する。先ず第２図ａは出力トラン
スＴの出力巻線n2の電圧Vsを示し、図中TONは
スイツチングトランジスタQ1がオン時の波形を
示す。この電圧VSは可飽和リアクトルLSによ
り、TS期間だけ阻止され（第２図ｂ）VDとな
る。（第２図ｃ）TSの時間はVSがマイナス極性
の間に該可飽和リアクトルLSの第２のコイルNC
に流される制御電流IC（第２図ｆ）により引き戻
される磁束の量により変化する為、ICを制御す
ることにより、出力電圧が制御可能である。即ち
出力電圧が上昇すると制御回路CONTを通して
制御電流ICを増加することによりTS期間を伸ば
し、反対に出力電圧が低下すると制御電流ICを
少くしてTS期間の縮少をはかり、それぞれ電圧
VDの巾を変化せしめて電圧制御を行う。所で制
御回路CONTのトランジスタTr1は第２図Ｅに示
すようにTS期間可飽和リアクトルLSの制御コイ
ルNCに発生する電圧にVC（第２図Ｄ）より大き
な電圧値となる。この為、トランジスタTr1の損
失が大きくなり、回路の効率が悪くなる欠点をも
つ。
各部動作波形図で図中E0は直流入力電圧、Ｔは
出力トランス、n1，n2はその１次及び２次（出
力）巻線、Ｑはスイツチング用トランジスタ、
D1，D2は整流用ダイオード、Ｌ、Ｃは出力平滑
用リアクトル及びコンデンサでこれらで所謂−石
式フオワードコンバータを構成する。次にLSは
可飽和リアクトルでその１次コイルNPは出力巻
線n2と直列に接続され、又２次（制御）コイル
Ncは後述する制御回路CONTを介して直流出力
端子ａ，ｂ間に接続されている。制御回路
CONTにおいて、Ampは誤差増巾器、R1，R2は
抵抗、Tr1はトランジスタP3はダイオードでこれ
らで直流出力電圧に応じて制御電流ICを第２コ
イルNCに供給する。次にこの回路動作を第２図
を参照して説明する。先ず第２図ａは出力トラン
スＴの出力巻線n2の電圧Vsを示し、図中TONは
スイツチングトランジスタQ1がオン時の波形を
示す。この電圧VSは可飽和リアクトルLSによ
り、TS期間だけ阻止され（第２図ｂ）VDとな
る。（第２図ｃ）TSの時間はVSがマイナス極性
の間に該可飽和リアクトルLSの第２のコイルNC
に流される制御電流IC（第２図ｆ）により引き戻
される磁束の量により変化する為、ICを制御す
ることにより、出力電圧が制御可能である。即ち
出力電圧が上昇すると制御回路CONTを通して
制御電流ICを増加することによりTS期間を伸ば
し、反対に出力電圧が低下すると制御電流ICを
少くしてTS期間の縮少をはかり、それぞれ電圧
VDの巾を変化せしめて電圧制御を行う。所で制
御回路CONTのトランジスタTr1は第２図Ｅに示
すようにTS期間可飽和リアクトルLSの制御コイ
ルNCに発生する電圧にVC（第２図Ｄ）より大き
な電圧値となる。この為、トランジスタTr1の損
失が大きくなり、回路の効率が悪くなる欠点をも
つ。
（問題点を解決するための手段）
本考案は出力巻線の発生電圧が所定極性の期間
制御電流の供給を停止せしめて上記の問題を解消
するもので直流入力を断続し、出力トランスを介
して電圧変換し、これを整流平滑して直流出力を
給電するDC−DCコンバータにおいて前記出力ト
ランスの出力巻線と直列に可飽和リアクトルの第
１コイルを接続すると共に、前記第１コイルの磁
束制御用の第２コイルに制御素子を介して電流を
流し、前記直流出力を制御し且つ前記出力巻線電
圧が所定極性の期間前記制御素子をオフせしめる
回路を備えたことを特徴とするものである。第３
図、第４図は本考案の一実施例回路図及び各部動
作波形図で従来例と同一符号は同等部分を示す。
本考案は従来例と対比して明確なように出力巻線
n2と第１コイルNPの接続点とスイツチ素子の制
御極（トランジスタTr1のベース）間にダイオー
ドD4と抵抗R3の直列回路を接続したことである。
なお、ダイオードD5は省略してもよい。
制御電流の供給を停止せしめて上記の問題を解消
するもので直流入力を断続し、出力トランスを介
して電圧変換し、これを整流平滑して直流出力を
給電するDC−DCコンバータにおいて前記出力ト
ランスの出力巻線と直列に可飽和リアクトルの第
１コイルを接続すると共に、前記第１コイルの磁
束制御用の第２コイルに制御素子を介して電流を
流し、前記直流出力を制御し且つ前記出力巻線電
圧が所定極性の期間前記制御素子をオフせしめる
回路を備えたことを特徴とするものである。第３
図、第４図は本考案の一実施例回路図及び各部動
作波形図で従来例と同一符号は同等部分を示す。
本考案は従来例と対比して明確なように出力巻線
n2と第１コイルNPの接続点とスイツチ素子の制
御極（トランジスタTr1のベース）間にダイオー
ドD4と抵抗R3の直列回路を接続したことである。
なお、ダイオードD5は省略してもよい。
（考案の作用）
この構成によれば出力トランスＴの出力巻線電
圧Vsが所定極性の期間即ち出力巻線電圧が出力
に電力を与えるTONの期間ダイオードD4、抵抗
R3の直列回路を介してトランジスタTr1は逆バイ
アスされる為、この間可飽和リアクトルの制御電
流ICはゼロとなる。Tr1はVCEの低い期間のみ電
流を流す為、Tr1の損失は非常に小さくなる。
（第４図ｆ） （考案の効果） 以上の説明から明らかなように本発明によれば
制御巻線には電圧、電流制御に必要な期間
（TOFF）のみ電流を流し、不用な電流期間をカ
ツトしたことにより、制御トランジスタの電力損
失を低減でき、これによりコンバータの効率向上
が可能であり、しかも制御トランジスタの発熱対
策が容易である等特に多出力用コンバータの一出
力回路に適用してその効果は極めて大きい。
圧Vsが所定極性の期間即ち出力巻線電圧が出力
に電力を与えるTONの期間ダイオードD4、抵抗
R3の直列回路を介してトランジスタTr1は逆バイ
アスされる為、この間可飽和リアクトルの制御電
流ICはゼロとなる。Tr1はVCEの低い期間のみ電
流を流す為、Tr1の損失は非常に小さくなる。
（第４図ｆ） （考案の効果） 以上の説明から明らかなように本発明によれば
制御巻線には電圧、電流制御に必要な期間
（TOFF）のみ電流を流し、不用な電流期間をカ
ツトしたことにより、制御トランジスタの電力損
失を低減でき、これによりコンバータの効率向上
が可能であり、しかも制御トランジスタの発熱対
策が容易である等特に多出力用コンバータの一出
力回路に適用してその効果は極めて大きい。
第１図、第２図は従来回路図及びその各部動作
波形図、第３図、第４図は本考案の一実施例回路
図及び各部動作波形図である。図においてE0は
直流入力電源Ｔは出力トランス、n1，n2はその１
次及び２次（出力）巻線、Q1はスイツチングト
ランジスタ、LSは可飽和リアクトル、NP，NC
はその１次及び２次（制御）コイル、D1乃至D5
はダイオード、R1，R2，R3は抵抗、Ｌ，Ｃは平
滑用リアクトル及びコンデンサ、Tr1は制御素子
（トランジスタ）、Ampは誤差増巾器である。
波形図、第３図、第４図は本考案の一実施例回路
図及び各部動作波形図である。図においてE0は
直流入力電源Ｔは出力トランス、n1，n2はその１
次及び２次（出力）巻線、Q1はスイツチングト
ランジスタ、LSは可飽和リアクトル、NP，NC
はその１次及び２次（制御）コイル、D1乃至D5
はダイオード、R1，R2，R3は抵抗、Ｌ，Ｃは平
滑用リアクトル及びコンデンサ、Tr1は制御素子
（トランジスタ）、Ampは誤差増巾器である。
Claims (1)
- 直流入力を断続し、出力トランスＴを介して電
圧変換し、これを整流平滑して直流出力を給電す
るDC−DCコンバータにおいて、前記出力トラン
スＴの出力巻線n2と直列に接続された可飽和リア
クトルの第１コイルNDと、前記直流出力端間に
トランジスタTr1を介して接続された前記可飽和
リアクトルの磁束制御用の第２コイルNcと、直
流出力電圧検出信号を前記トランジスタTr1のベ
ースに与える回路と、前記出力巻線n2と第１コイ
ルNDの接続点と前記トランジスタTr1のベース間
に接続されたダイオードD4と抵抗R3の直列回路
を備え、且つ前記直流出力電圧に応じて前記トラ
ンジスタTr1を介して前記第２コイルNcに制御電
流を供給すると共に、前記出力巻線電圧が所定極
性の期間前記直列回路を介して前記トランジスタ
Tr1をオフせしめるようにしたことを特徴とする
DC−DCコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11388286U JPH0312066Y2 (ja) | 1986-07-24 | 1986-07-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11388286U JPH0312066Y2 (ja) | 1986-07-24 | 1986-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6321488U JPS6321488U (ja) | 1988-02-12 |
| JPH0312066Y2 true JPH0312066Y2 (ja) | 1991-03-22 |
Family
ID=30996098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11388286U Expired JPH0312066Y2 (ja) | 1986-07-24 | 1986-07-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0312066Y2 (ja) |
-
1986
- 1986-07-24 JP JP11388286U patent/JPH0312066Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6321488U (ja) | 1988-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3935526A (en) | DC-to-DC converter | |
| JP2000014136A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0312066Y2 (ja) | ||
| JPH0237273Y2 (ja) | ||
| JPS625033Y2 (ja) | ||
| JP2974002B2 (ja) | フォワードコンバータ | |
| JP2736713B2 (ja) | スイッチングレギュレータ | |
| JPS62268361A (ja) | スイツチング電源回路 | |
| JPS6344222Y2 (ja) | ||
| JPH0224114B2 (ja) | ||
| JP2672333B2 (ja) | 定電流入力型ｄｃ／ｄｃコンバータ | |
| JP2837886B2 (ja) | スイッチング電源回路 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JPH0756632Y2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JPH0329988Y2 (ja) | ||
| JPH0246236Y2 (ja) | ||
| JPH062472Y2 (ja) | 磁気増幅器制御型スイツチング電源 | |
| JPH0221231B2 (ja) | ||
| JPS645992Y2 (ja) | ||
| JPH08280172A (ja) | スイッチング電源装置のダミー負荷回路 | |
| JPH0237275Y2 (ja) | ||
| JPH0638524A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS6259552B2 (ja) | ||
| JPH0261177B2 (ja) |