JPS62268361A

JPS62268361A - スイツチング電源回路

Info

Publication number: JPS62268361A
Application number: JP10584086A
Authority: JP
Inventors: Shoichi Kawashima; 祥一川島
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 1986-05-10
Filing date: 1986-05-10
Publication date: 1987-11-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕スイッチング電源回路の入力電圧が高くなった時、スイ
ッチングのオン時間の最大設定値を短くし、過負荷時に
於いても、スイッチングのオン時間が最大設定値以上と
ならないように制御して、トランスの磁気飽和を防止す
るものである。

〔産業上の利用分野〕

本発明は、入力電圧をスイッチングし、そのオン時間の
制御によって出力電圧を一定化するスイッチング電源回
路に関するものである。

スイッチング電源回路は、その回路構成に於いて種々の
方式があるが、一般的にはトランスの一次巻線にスイッ
チング素子を介して入力電圧を印加し、そのスイッチン
グ素子のオン時間を制御して、出力電圧を一定化するも
のであり、安定化電源を必要とする各種電子機器の電源
回路として多く使用されている。

又そのスイッチング素子の制御方式としては、スイッチ
ング周波数を一定とし、スイッチング素子のオン時間を
定めるパルス幅を制御するパルス幅変調制御方式と、ス
イッチング周波数を制御する周波数変調制御方式とがあ
る。前者のパルス幅変調制御方式は、比較的大容量のス
イッチング電源回路に適用されているが、後者の周波数
変調制御方式は、スイッチング電源回路の効率を向上す
る為にスイッチング周波数を高くすると、ノイス成分が
増大するので、比較的小容量のスイッチング電源回路に
適用されている。

又スイッチング電源回路の負荷電流が大きくなると、ス
イッチング電源回路内のトランスが磁気飽和する場合が
ある。このトランスが磁気飽和すると、インダクタンス
成分が極端に低下するので、スイッチング素子に過大な
電流が流れて、破損する場合がある。従って、トランス
の磁気飽和を防止する為に、スイッチング素子の最大オ
ン時間を予め設定する方式が採用されている。

〔従来の技術〕

従来のスイッチング電源回路は、例えば、第４図に示す
２石フォワードコンバータ一方式のように、電１ｆｆｌ
ｌｌからの入力端子Ｖｉｎをスイッチング素子としての
トランジスタＱ１．Ｑ２を介してＩ・ランス１２の一次
巻線に印加し、その二次巻線に誘起した電圧を整流平滑
回路１３で整流平滑するものであり、又一次巻線に蓄積
されたエネルギが放出されるようにダイオードＤＩ、Ｄ
２が接続されている。整流平滑回路１３は、ダイオード
Ｄ３、Ｄ４、チョークコイル［，１、コンデンサＣＩに
より構成されている。

整流平滑回路１３の出力電圧は、制御部１４に加えられ
、パルス幅変調制御方式によるトランジスタＱｌ、Ｑ２
の制御が行われる。制御部１４　ｉｌｌ、比較器１５〜
１７と、ＮＯＲ回路１８と、鋸歯状波発生器１９と、ト
ランス２０と、トランジスタＱ３と、比較器１５．１７
に加える基準電圧Ｖｒｌ、Ｖｒ２を備えているものであ
る。

第５図は動作説明図であり、（ａｌは鋸歯状波発生器１
９の出力信号ａ、ｆｂ）は比較器１６の出力信号ｂ、（
Ｃ）は比較器１７の出力信号Ｃ１＋ｄｉはＮＯＲ回路１
８の出力信号ｄ、（ｅ＋はトランス１２の一次巻線に発
生ずる電圧ｅの波形を示す。

整流平滑回路１３で整流平滑された出力電圧は、制御部
１４の比較器１５により基準電圧Ｖｒｌと比較され、第
５図の（ａｌの鎖線ｆに示す出力信号ｆが比較器１６に
加えられた場合に、比較器１６の出力信号すば（ｂｌに
示すものとなる。比較器１７ば、鋸歯状波発生器１９の
出力信号ａと基準電圧Ｖｒ２とを比較するもので、その
出力信号Ｃは（ｃ＋に示すものとなる。比較器１６．１
７の出力信号す、ｃはＮＯＲ回路１８に加えられるので
、その出力信号ｄば（ｄｌに示すものとなる。この出力
信号ｄがトランジスタＱ３のベースに加えられ、トラン
ス２０を介してトランジスタＱｌ、Ｑ２が制御される。

トランジスタＱｌ、Ｑ２が同時にオンとなることにより
、電源１１からトランス１２の一次巻線に電流が供給さ
れ、トランジスタＱｌ、Ｑ２が同時にオフとなると、ト
ランス１２の一次巻線に蓄積されたエネルギによりダイ
オードＤＩ、Ｄ２を介して電流が流れるので、一次巻線
間の電圧波形ｅは、第５図の（Ｑ）に示すものとなる。

従って、トランス１２の一次巻線には、鋸歯状波発生器
１９の出力信号ａの周期Ｔに従った交番電流が流れるこ
とになり、二次巻線に電圧が誘起される。

二次巻線の誘起電圧は、ダイオードＤ３．Ｄ４によって
整流され、チョークコイルＬ１とコンデンサＣＩとによ
り平滑化されて出力される。この出力電圧が低下すると
、比較器１５の出力信号ｆのレベルが下がることになり
、比較器１６の出力信号すのパルス幅は広くなって、Ｎ
ＯＲ回路１８の出力信号ｄのパルス幅も広くなる。従っ
て、トランジスタＱｌ、Ｑ２のオン時間が長くなり、出
力電圧が上昇する。

しかし、出力電圧が更に低下して比較器１６の出力信号
すのパルス幅が広くなった場合、ＮＯＲ回路１８の出力
信号ｄのパルス幅は、比較器１７の出力信号Ｃのパルス
幅以上とならないことになる。即ち、比較器１７の出力
信号Ｃのパルス幅によって、トランジスタＱｌ、Ｑ２の
オン時間の最大幅が設定されるごとになる。

このような最大オン時間幅を設定する理由は、Ｉ−ラン
ジスタＱｌ、Ｑ２のオン時間に、トランス１２に蓄積さ
れるエネルギを、トランジスタＱ１、Ｃ２のオフ時間中
に放出する必要があり、このオフ時間を１周期Ｔ内に確
保する為であり、第４図の構成に於いては、最大オン時
間幅は、１周期Ｔの５０％以下に設定されている。

第６図は他の従来例のブロック図であり、リセット巻線
を有する１石フォワードコンバータ一方式の場合を示す
。同図に於いて２１は電源、２２はトランス、２３は整
流平滑回路、２４は制御部、２５はトランス、Ｃ４はト
ランジスタ、Ｄ５〜Ｄ７はダイオード、Ｌ２はチョーク
コイル、Ｃ２はコンデンサである。制御部２４は第４図
に示す制御部１４とほぼ同じ構成を有し、整流平滑回路
２３の出力電圧に対応して、トランジスタＱ４に加える
パルス幅を制御するものである。

このトランジスタＱ４によってトランス２２の一次巻線
に電源２１から印加される電圧がスイッチングされ、ト
ランジスタＱ４のオン時間に蓄積されたエネルギは、ト
ランジスタＱ４のオフ時間中に、トランス２２の第３の
巻線であるリセット巻線に接続されたダイオードＤ５を
介して放出される。

この従来例に於いては、リセット巻線の巻数の設定によ
り、蓄積エネルギの放出時間を短縮して、トランジスタ
Ｑ４の最大オン時間幅を、スイッチング周期の５０％以
上に設定することも可能となるが、トランジスタＱ４の
耐圧の関係から、リセット巻線の巻数を余り多くするこ
とは困難である。

〔発明が解決しようとする問題点〕

第４図に示す従来例に於いて、例えば、１周期Ｔを５μ
ｓ、設定最大オン時間幅Ｔ　ｏｎを２．３μｓ（＜２．
５μｓ）とし、電源１１の入力電圧ｖｉｎを２００Ｖ、
トランス１２のコアをフェライトにより構成して、その
断面積Ｓを１１１ｍｍ２、一次巻線の巻数Ｎを２３とす
ると、トランス１２の磁束密度Ｂは、Ｖｉｎ’Ｔｏｎ　　　２００Ｘ２．３Ｘ１０−６Ｂ　＝
　　−＝　　□ Ｎ−３２３Ｘ１１１Ｘ１０−６＝０．１８（テスラ）となる。

入力電圧Ｖｉｎを高くして、出力電圧を一定となるよう
に制御する場合は、トランジスタＱｌ。

Ｃ２のオン時間幅を短くなるように制御すれば良いこと
になり、例えば、入力電圧Ｖｉｎを４００Ｖとした場合
、トランジスタＱｌ、Ｑ２のオン時間幅を１．１５μｓ
とすれば、トランス１２のコアの磁束密度は、０．１８
テスラを維持することになる。

しかし、入力電圧を高くした時に、負荷短絡のような過
渡状態が発生すると、出力電圧の低下によって比較器１
６の出力信号すのパルス幅が、比較器１７の出力信号Ｃ
のパルス幅、即ち、最大オン時間幅となり、トランジス
タＱｌ、Ｑ２はその最大オン時間幅Ｔ。７のオン時間に
制御される。その場合、入力電圧Ｖｉｎを５００Ｖとし
た場合に、前述の最大オン時間幅Ｔ。、＝２．３μｓに
トランジスタＱｌ、Ｑ２が制御されたとすると、トラン
ス１２のコアの磁束密度Ｂｌは、一〇、４５（テスラ〕となる。このトランス１２のコアは、前述のように、フ
ェライトを用いるのが一般的であり、その最大磁束密度
Ｂｍは、約０．４テスラであるから、前述の場合には、
トランス１２のコアが磁気飽和することになる。

このようにトランス１２のコアが磁気飽和すると、トラ
ンス１２の一次巻線のインダクタンスが極端に低下する
ので、トランジスタＱｌ、Ｑ２に過大な電流が流れて、
トランジスタＱｌ、Ｑ２が破損することになる。磁気飽
和を防止する為には、コアを大型として、定常時の磁束
密度を低く設定すれば良いことになるが、トランス１２
が大型化する欠点がある。

本発明は、前述のように、入力電圧を高くした時の過渡
状態に於けるオン時間幅の増加を抑制しく１０）て、トランスを大型化することなく、磁気飽和を防止す
ることを目的とするものである。

〔問題点を解決するための手段〕

本発明のスイッチング電源回路は、入力電圧に対応して
スイッチング素子の最大オン時間幅を自動的に設定する
ものであり、第１図を参照して説明する。入力電圧をス
イッチングしてトランス２の一次巻線に印加するトラン
ジスタ等のスイッチング素子１と、トランス２の二次巻
線に誘起した電圧をダイオード等により整流し、チョー
クコイルやコンデンサ等により平滑化する整流平滑回路
３と、この整流平滑回路３の出力電圧と基準電圧とを比
較して、出力電圧が一定値となるようにスイッチング素
子１のオン時間を制御する制御部４とを備え、その制御
部４には、スイッチング素子１の最大オン時間幅を、入
力電圧が高くなる程、短くなるように設定する設定部５
を設けたものである。

〔作用〕

設定部５ば、入力電圧が高くなる程、最大オン時間幅を
短くなるように設定するものであるから、入力電圧を高
くした時に、負荷短絡等の過渡状態が発生しても、その
最大オン時間幅に制限されて、スイッチング素子１のオ
ン時間幅が大きくなり過ぎることがなくなる。即ち、ト
ランス２の磁気飽和を防止することができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、入力電圧
Ｖｉｎの電源１１からスイッチング素子としてのトラン
ジスタＱ１．Ｑ２を介してトランス１２の一次巻線に電
流が供給される。又トランジスタＱｌ、Ｑ２のオン時間
にトランス１２に蓄積されたエネルギは、オフ時間中に
ダイオードＤＩ、Ｄ２を介して放出される。その場合に
トランジスタＱｌ、Ｑ２に印加される電圧は、電源１１
の電圧Ｖｉｎにクランプされることになる。

トランス１２の二次巻線には整流平滑回路１３が接続さ
れ、ダイオードＤ３．Ｄ４によって整流されて、チョー
クコイルＬ１とコンデンサＣ１とにより平滑される。そ
の出力電圧は、制御部１４の比較器１５に加えられて、
基準電圧Ｖｒｌと比較される。又鋸歯状波発生器１９か
らの鋸歯状波信号は、比較器１６．１７に加えられ、比
較器１５の出力信号は比較器１６により鋸歯状波信号と
比較され、又入力電圧Ｖｉｎは抵抗Ｒ１，Ｒ２により分
圧され、その分圧電圧は比較器１７により鋸歯状波信号
と比較される。この入力電圧Ｖｉｎを分圧する抵抗Ｒ１
，Ｒ２と、その分圧電圧と鋸歯状波信号とを比較する比
較器１７とにより、第１図に於ける設定部５が構成され
ている。

比較器１６１７の出力信号はＮＯＲ回路１８に加えられ
、その出力信号はトランジスタＱ３のヘースに加えられ
る。このトランジスタＱ３のコレクタは、補助電源電圧
＋■が印加されたトランス２０の一次巻線に接続されて
いる。このトランス２０の一対の二次巻線は、各々トラ
ンジスタＱ１、Ｑ２のヘース、エミッタ間に接続され、
トランジスタＱ１．Ｑ２は同時にオン、オフ制御される
。

従来例と同様に、出力電圧が低下すると、比較器１５の
出力信号レベルが低くなり、比較器１６の出力信号のパ
ルス幅が広くなる。又比較器１７の子端子には、抵抗Ｒ
１，Ｒ２で分圧された入力電圧Ｖｉｎが加えられるから
、入力電圧Ｖｉｎが高くなると、比較器１７の出力信号
のパルス幅は短くなる。

第３図は動作説明図であり、（ａｌは鋸歯状波発生器１
９の出力の周期Ｔの鋸歯状波信号の波形を示し、入力電
圧がＶｉｎｌの時に、比較器１７の出力信号はｔｂ）に
示すように、最大オン時間幅ｔ１となり、入力電圧が’
Ｊｉｎ２のように高くなると、比較器１７の出力信号は
（Ｃ）に示すように、最大オン時間幅はｔ２（＜ｔｌ）
となる。従って、入力電圧がＶｉｎの時に、負荷短絡等
の過渡状態が発生しても、Ｉ・ランジスタＱ１．Ｑ２の
オン時間は、最大オン時間ｔ２以上となることはなく、
ｌ・ランス１２の磁気飽和を防止することができる。

前述の磁束密度の計算例に於いて、入力電圧が２００Ｖ
の時に、トランジスタＱｌ、Ｑ２のオン時間を２．３μ
ｓとして動作している場合に、入力電圧を５００Ｖとす
ると、０．９２μｓのオン時間で良いことになる。従っ
て、入力電圧が２００■の時のオフ時間幅を２．７μｓ
１入力端子が５００Ｖの時のオフ時間幅を４．０８μｓ
となるように、入力電圧Ｖｉｎを分圧する抵抗Ｒ１，Ｒ
２の比を設定することにより、入力電圧を５００■とし
た時の負荷短絡時に、トランス１２のコアの磁束密度は
０．１８テスラを維持することになり、磁気飽和は発生
しないことになる。

又本発明は、前述の第２図に示す実施例の構成に限定さ
れるものではなく、例えば、第６図に示すようなリセッ
ト巻線を有する１石フォワードコンバータ一方式のスイ
ッチング電源回路或いは他の方式のスイッチング電源回
路にも適用することができる。

〔発明の効果〕

以上説明したように、本発明は、スイッチング素子ｌを
制御する制御部４に、入力電圧Ｖｉｎを高くする程、最
大オン時間幅が狭くなるように設定する設定部５を設け
たものであり、その入力電圧Ｖｉｎを高くした時に、負
荷短絡等が発生してもスイッチング素子１の最大オン時
間幅が短く設定されているから、トランス２を大型化し
なくても、そのコアの磁気飽和が生じないようにするこ
とができる。従って、トランス２のコアの磁気飽和に基
づくスイッチング素子１の破損も生じないことになる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の実
施例のブロック図、第３図は本発明の実施例の動作説明
図、第４図は従来例のブロック図、第５図は従来例の動
作説明図、第６図は従来例のブロック図である。 ■はスイッチング素子、２はトランス、３は整流平滑回
路、４は制御部、５は設定部、１１は電源、１２はトラ
ンス、１３は整流平滑回路、１４は制御部、１５〜１７
は比較器、１日はＮＯＲ回路、１９は鋸歯状波発生器、
２０はトランス、Ｑ１〜Ｑ３はトランジスタ、Ｄ１〜Ｄ
４はダイオード、Ｌｌはチョークコイル、Ｃ１はコンデ
ンサ、Ｒ１，Ｒ２は入力電圧Ｖｉｎを分圧する抵抗であ
る。

Claims

【特許請求の範囲】入力電圧をスイッチングしてトランス（２）の一次巻線
に印加するスイッチング素子（１）と、前記トランス（
２）の二次巻線に誘起した電圧を整流平滑する整流平滑
回路（３）と、該整流平滑回路（３）の出力電圧と基準電圧とを比較し
て、該出力電圧が一定値となるように前記スイッチング
素子（１）のオン時間を制御する制御部（４）とを備え
、該制御部（４）に、前記出力電圧と基準電圧との比較に
よる前記スイッチング素子（１）のオン時間制御の最大
オン時間を、前記入力電圧が高くなる程短くなるように
設定する設定部（５）を設けたことを特徴とするスイッチング電源回路。