JP3427280B2 - 同期制流方式のリンギングチョークコンバータ - Google Patents
同期制流方式のリンギングチョークコンバータInfo
- Publication number
- JP3427280B2 JP3427280B2 JP15663295A JP15663295A JP3427280B2 JP 3427280 B2 JP3427280 B2 JP 3427280B2 JP 15663295 A JP15663295 A JP 15663295A JP 15663295 A JP15663295 A JP 15663295A JP 3427280 B2 JP3427280 B2 JP 3427280B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- current
- diode
- winding
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電源装置の１つの方式て
あるリンギングチョークコンバータに関する。
あるリンギングチョークコンバータに関する。
【０００２】
【従来の技術】一般的なリンギングチョークコンバータ
は、入出力電圧が一定の条件の下では、オン期間とオフ
期間の比は一定で、出力電流の変化に対して発振周期を
変えることにより出力電圧が一定に保たれている。出力
電流が小さければ発振周期も短くなり、従ってオン期間
もオフ期間も各々短くなる。
は、入出力電圧が一定の条件の下では、オン期間とオフ
期間の比は一定で、出力電流の変化に対して発振周期を
変えることにより出力電圧が一定に保たれている。出力
電流が小さければ発振周期も短くなり、従ってオン期間
もオフ期間も各々短くなる。
【０００３】出力電流が最大値からゼロまで変化する負
荷条件ではオン期間が広い範囲に渡って変化するが、出
力電流がゼロに近づくに従って短くなり制御不能となり
やすい。そのため間欠発振や過電圧発生の問題を起こす
ことがある。
荷条件ではオン期間が広い範囲に渡って変化するが、出
力電流がゼロに近づくに従って短くなり制御不能となり
やすい。そのため間欠発振や過電圧発生の問題を起こす
ことがある。
【０００４】そこで本出願人は先に２次巻線に逆方向に
電流を流すことができるリンギングチョークコンバータ
を提供した（特願平６−２９４０５１）。図３はこの回
路を示すものである。
電流を流すことができるリンギングチョークコンバータ
を提供した（特願平６−２９４０５１）。図３はこの回
路を示すものである。
【０００５】
【発明が解決しようとする課題】図３において巻線１１
ｃには出力電圧に比例する電圧が発生し、この電圧がＭ
ＯＳＦＥＴ１４のスレッショルド電圧を越すと、ＭＯＳ
ＦＥＴは２次巻線１１ｂによるフライバック電流が放出
した後も引き続きオン状態を保ち、逆にコンデンサ１３
の電圧が２次巻線１１ｂに加わる。そのため２次巻線１
１ｂにはフライバック電流の方向と反対向きの電流が流
れる。この電流はトランス１１を逆方向に励磁する電流
となる。
ｃには出力電圧に比例する電圧が発生し、この電圧がＭ
ＯＳＦＥＴ１４のスレッショルド電圧を越すと、ＭＯＳ
ＦＥＴは２次巻線１１ｂによるフライバック電流が放出
した後も引き続きオン状態を保ち、逆にコンデンサ１３
の電圧が２次巻線１１ｂに加わる。そのため２次巻線１
１ｂにはフライバック電流の方向と反対向きの電流が流
れる。この電流はトランス１１を逆方向に励磁する電流
となる。
【０００６】２次巻線１１ｂを流れる励磁電流によって
トランス１１に蓄積される励磁エネルギーは１次巻線１
１ａに直列に接続されているスイッチング素子２１が次
のサイクルでターンオンしたときに１次巻線１１ａを通
るフライバック電流となり、これがコンデンサ２０に充
電エネルギーとして戻るので損失はほとんどない。
トランス１１に蓄積される励磁エネルギーは１次巻線１
１ａに直列に接続されているスイッチング素子２１が次
のサイクルでターンオンしたときに１次巻線１１ａを通
るフライバック電流となり、これがコンデンサ２０に充
電エネルギーとして戻るので損失はほとんどない。
【０００７】また、２次巻線１１ｂに流れる励磁電流は
補助巻線１１ｃの電圧がＭＯＳＦＥＴ１４のスレッショ
ルド電圧より小さくなるまで続く。そのため、出力電圧
はこのスレッショルド電圧に巻線１１ｂと１１ｃの巻線
比をかけた値にほぼ等しくなる。
補助巻線１１ｃの電圧がＭＯＳＦＥＴ１４のスレッショ
ルド電圧より小さくなるまで続く。そのため、出力電圧
はこのスレッショルド電圧に巻線１１ｂと１１ｃの巻線
比をかけた値にほぼ等しくなる。
【０００８】このように図３に示した回路において、出
力電圧はＭＯＳＦＥＴ１４のスレッショルド電圧によっ
て決まる。そのため１次巻線１１ａに直列に接続されて
いるＭＯＳＦＥＴ２１の制御回路２２は１次巻線を流れ
る励磁電流の最大値またはＭＯＳＦＥＴ２１の最大オン
期間を制限するだけで良く出力電圧検出値によって帰還
制御機能を持つ必要はない。
力電圧はＭＯＳＦＥＴ１４のスレッショルド電圧によっ
て決まる。そのため１次巻線１１ａに直列に接続されて
いるＭＯＳＦＥＴ２１の制御回路２２は１次巻線を流れ
る励磁電流の最大値またはＭＯＳＦＥＴ２１の最大オン
期間を制限するだけで良く出力電圧検出値によって帰還
制御機能を持つ必要はない。
【０００９】しかし、ＭＯＳＦＥＴがスレッショルド電
圧のごく近くでオン状態を保つためＭＯＳＦＥＴのオン
抵抗を十分小さくすることができない。
圧のごく近くでオン状態を保つためＭＯＳＦＥＴのオン
抵抗を十分小さくすることができない。
【００１０】そこで本発明は、補助巻線１１ｃからＭＯ
ＳＦＥＴのゲートに加わるパルスの幅を制御することに
より、出力電圧を一定に保つと同時にＭＯＳＦＥＴのゲ
ートに加わるパルスの振幅をスレッショルド電圧より十
分高めに設定することを可能にしＭＯＳＦＥＴのオン期
間の抵抗値を小さくし効率を改善することを目的として
いる。
ＳＦＥＴのゲートに加わるパルスの幅を制御することに
より、出力電圧を一定に保つと同時にＭＯＳＦＥＴのゲ
ートに加わるパルスの振幅をスレッショルド電圧より十
分高めに設定することを可能にしＭＯＳＦＥＴのオン期
間の抵抗値を小さくし効率を改善することを目的として
いる。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１記載の発明において、補助巻線から２次側
整流ダイオードに並列接続されているＭＯＳＦＥＴのゲ
ート・ソース間に加わるパルスの幅を抵抗と可飽和イン
ダクタとリセット信号制御回路によって制御する。
め、請求項１記載の発明において、補助巻線から２次側
整流ダイオードに並列接続されているＭＯＳＦＥＴのゲ
ート・ソース間に加わるパルスの幅を抵抗と可飽和イン
ダクタとリセット信号制御回路によって制御する。
【００１２】
【作用】請求項１の発明において可飽和インダクタが飽
和するまでの期間がＭＯＳＦＥＴのオン期間にほぼ等し
く、またこのオン期間の間に２次巻線にはフライバック
電流と励磁電流が流れる。
和するまでの期間がＭＯＳＦＥＴのオン期間にほぼ等し
く、またこのオン期間の間に２次巻線にはフライバック
電流と励磁電流が流れる。
【００１３】可飽和インダクタに補助巻線から加わる電
圧は可飽和インダクタに直列に接続されているダイオー
ドによって一方向だけであるため、この可飽和インダク
タが一度飽和すると、他の回路によってリセット信号が
加えられない限り、ほぼ短絡に近い状態を維持し、補助
巻線にパルス電圧が発生しても、抵抗によって降圧し、
ＭＯＳＦＥＴのゲート・ソース間にスレッショルド電圧
を越える電圧は加わらず、ＭＯＳＦＥＴはオン状態にな
り得ない。
圧は可飽和インダクタに直列に接続されているダイオー
ドによって一方向だけであるため、この可飽和インダク
タが一度飽和すると、他の回路によってリセット信号が
加えられない限り、ほぼ短絡に近い状態を維持し、補助
巻線にパルス電圧が発生しても、抵抗によって降圧し、
ＭＯＳＦＥＴのゲート・ソース間にスレッショルド電圧
を越える電圧は加わらず、ＭＯＳＦＥＴはオン状態にな
り得ない。
【００１４】補助巻線に直列に接続されている抵抗は、
可飽和インダクタが飽和した直後にわずかな期間ではあ
るが補助巻線から可飽和インダクタに流れる突入電流を
制限する。
可飽和インダクタが飽和した直後にわずかな期間ではあ
るが補助巻線から可飽和インダクタに流れる突入電流を
制限する。
【００１５】次にこの可飽和インダクタに他の回路によ
ってリセット信号が加えられると、ＭＯＳＦＥＴもリセ
ット信号の強さに応じた期間だけオン状態を保つ。
ってリセット信号が加えられると、ＭＯＳＦＥＴもリセ
ット信号の強さに応じた期間だけオン状態を保つ。
【００１６】リセット信号の強さによってＭＯＳＦＥＴ
のオン期間が制御されるので、リセット信号の強さを出
力電圧検出値に応じて変えることにより出力電圧を一定
に保つことができる。
のオン期間が制御されるので、リセット信号の強さを出
力電圧検出値に応じて変えることにより出力電圧を一定
に保つことができる。
【００１７】請求項２の発明において、ＭＯＳＦＥＴの
オン抵抗が十分小さく、２次巻線の電流によるドロップ
電圧が整流ダイオードの順方向電圧より小さければ、こ
の整流ダイオードを除くことができる。そして、過負荷
時または短絡時において、補助巻線の電圧が下がった状
態でＭＯＳＦＥＴがオン状態にならない場合はＭＯＳＦ
ＥＴの寄生ダイオードが整流の働きをする。
オン抵抗が十分小さく、２次巻線の電流によるドロップ
電圧が整流ダイオードの順方向電圧より小さければ、こ
の整流ダイオードを除くことができる。そして、過負荷
時または短絡時において、補助巻線の電圧が下がった状
態でＭＯＳＦＥＴがオン状態にならない場合はＭＯＳＦ
ＥＴの寄生ダイオードが整流の働きをする。
【００１８】
【実施例】図１は請求項１記載の発明の実施例を示す回
路図である。従来の例を示す図３の回路と同一または同
等な部分には同一の符号を与えた。
路図である。従来の例を示す図３の回路と同一または同
等な部分には同一の符号を与えた。
【００１９】図２は請求項２記載の発明の実施例を示す
回路図である。従来の例を示す図３の回路と同一または
同等な部分には同一の符号を与えた。
回路図である。従来の例を示す図３の回路と同一または
同等な部分には同一の符号を与えた。
【００２０】図４は図１に示した回路の２次巻線１１ｂ
両端の電圧波形とＭＯＳＦＥＴ１４のドレイン電流とダ
イオード１２の電流の和の電流波形を同じ時間軸で測定
したものである。
両端の電圧波形とＭＯＳＦＥＴ１４のドレイン電流とダ
イオード１２の電流の和の電流波形を同じ時間軸で測定
したものである。
【００２１】図１の回路において、リセット信号制御回
路１５は出力電圧を検出し、その値が設定値より高い場
合はダイオード１５ｆより出力される電流を大きくし、
またその値が設定値より低い場合はダイオード１５ｆよ
り出力される電流を小さくする。ダイオード１５ｆより
出力される電流は補助巻線１１ｃの電圧がＭＯＳＦＥＴ
１４を逆バイアスする方向に変わったときに可飽和イン
ダクタ１７を通り、抵抗１６及び補助巻線１１ｃと２次
巻線１１ｂを通って流れる。この電流が可飽和インダク
タ１７をリセットする。すなわち、出力電圧が設定値よ
り高くなるとリセット電流が大きくなる。
路１５は出力電圧を検出し、その値が設定値より高い場
合はダイオード１５ｆより出力される電流を大きくし、
またその値が設定値より低い場合はダイオード１５ｆよ
り出力される電流を小さくする。ダイオード１５ｆより
出力される電流は補助巻線１１ｃの電圧がＭＯＳＦＥＴ
１４を逆バイアスする方向に変わったときに可飽和イン
ダクタ１７を通り、抵抗１６及び補助巻線１１ｃと２次
巻線１１ｂを通って流れる。この電流が可飽和インダク
タ１７をリセットする。すなわち、出力電圧が設定値よ
り高くなるとリセット電流が大きくなる。
【００２２】このリセット電流が大きいと、補助巻線１
１ｃの電圧がＭＯＳＦＥＴ１４を順バイアスする方向に
変わったときに、可飽和インダクタ１７が補助巻線１１
ｃの電圧によって飽和に達するまでの時間が長くなり、
ＭＯＳＦＥＴ１７のオン期間も長くなる。
１ｃの電圧がＭＯＳＦＥＴ１４を順バイアスする方向に
変わったときに、可飽和インダクタ１７が補助巻線１１
ｃの電圧によって飽和に達するまでの時間が長くなり、
ＭＯＳＦＥＴ１７のオン期間も長くなる。
【００２３】ＭＯＳＦＥＴ１７のオン期間が長くなった
分だけ２次巻線１１ｂを逆方向に流れる励磁電流が大き
くなる。この電流はコンデンサ１３の放電によってまか
なわれるため出力電圧は下がる。このようにして出力電
圧は一定に保たれる。
分だけ２次巻線１１ｂを逆方向に流れる励磁電流が大き
くなる。この電流はコンデンサ１３の放電によってまか
なわれるため出力電圧は下がる。このようにして出力電
圧は一定に保たれる。
【００２４】図４に示したＭＯＳＦＥＴ１４のドレイン
電流波形の正の部分はフライバック電流であり、負の部
分は励磁電流である。出力電流がゼロとき、これら２つ
の電流の面積はほぼ半々になり、出力電流が最大のとき
は、励磁電流の面積がほぼゼロになる。
電流波形の正の部分はフライバック電流であり、負の部
分は励磁電流である。出力電流がゼロとき、これら２つ
の電流の面積はほぼ半々になり、出力電流が最大のとき
は、励磁電流の面積がほぼゼロになる。
【００２５】フライバック電流と励磁電流の面積の合計
は出力電流がゼロから最大値まで変化する間は一定であ
り、各々の期間の合計も一定である。従って発振の周期
もほぼ一定となる。
は出力電流がゼロから最大値まで変化する間は一定であ
り、各々の期間の合計も一定である。従って発振の周期
もほぼ一定となる。
【００２６】発振の周期がほぼ一定であるという点は一
般的なリンギングチョークコンバータと異なる。
般的なリンギングチョークコンバータと異なる。
【００２７】図２の回路において、２次巻線に接続され
る整流回路はＭＯＳＦＥＴ１７だけである。ＭＯＳＦＥ
Ｔ１７のオン抵抗が十分小さければ、コンバータの効率
を上げることが可能である。
る整流回路はＭＯＳＦＥＴ１７だけである。ＭＯＳＦＥ
Ｔ１７のオン抵抗が十分小さければ、コンバータの効率
を上げることが可能である。
【００２８】また図２の回路において、可飽和インダク
タ１７に供給するリセット信号を検出電圧と異なる出力
電圧より得ているが、このような応用は検出電圧が比較
的高いときに、リセット電流による電力損失を節約する
ときに有効である。
タ１７に供給するリセット信号を検出電圧と異なる出力
電圧より得ているが、このような応用は検出電圧が比較
的高いときに、リセット電流による電力損失を節約する
ときに有効である。
【００２９】
【発明の効果】以上のようにこの発明によれば、発振周
波数がほぼ一定となる動作の安定した、かつ効率の高い
コンバータが簡素な構成でできた。
波数がほぼ一定となる動作の安定した、かつ効率の高い
コンバータが簡素な構成でできた。
【図１】請求項１記載の発明の実施例である。
【図２】請求項２記載の発明の実施例である。
【図３】従来の回路図である。
【図４】図１に示した回路の動作波形である。
１１ トランス
１２ ダイオード
１３ コンデンサ
１４ ＭＯＳＦＥＴ
１５ リセット信号制御回路
１６ 抵抗
１７ 可飽和インダクタ
１８ ダイオード
２０ コンデンサ
２１ ＭＯＳＦＥＴ
２２ ゲート制御回路
２３ ダイオード
２４ コンデンサ
１１ａ １次巻線
１１ｂ ２次巻線
１１ｃ 補助巻線
１１ｄ 正帰還巻線
１１ｅ 第２の２次巻線
１５ａ 電圧検出用ＩＣ
１５ｂ 抵抗
１５ｃ 抵抗
１５ｄ 抵抗
１５ｅ 抵抗
１５ｆ ダイオード
１５ｇ トランジスタ
Claims (2)
- 【請求項１】 １次巻線と２次巻線を有するトランス
と、前記トランスの２次巻線に直列に接続されたダイオ
ードを備えたリンギンクチョークコンバータにおいて、
前記ダイオードにＭＯＳＦＥＴを並列接続し、前記トラ
ンスに補助巻線を付加し端子を前記ＭＯＳＦＥＴのゲー
トとソースに各々接続し、前記補助巻線と前記ＭＯＳＦ
ＥＴのゲートとソースを結ぶ回路に抵抗を直列に挿入
し、前記ＭＯＳＦＥＴのゲート・ソース間に可飽和イン
ダクタとダイオードからなる直列回路を接続し、かつ出
力電圧検出値に応じたリセット信号を前記可飽和インダ
クタに供給するリセット信号制御回路を接続したことを
特徴とする同期整流方式のリンギングチョークコンバー
タ。 - 【請求項２】 前記２次巻線に直列に接続されたダイオ
ードを削除したことを特徴とする請求項１記載の同期整
流方式のリンギングチョークコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15663295A JP3427280B2 (ja) | 1995-05-19 | 1995-05-19 | 同期制流方式のリンギングチョークコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15663295A JP3427280B2 (ja) | 1995-05-19 | 1995-05-19 | 同期制流方式のリンギングチョークコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08317639A JPH08317639A (ja) | 1996-11-29 |
| JP3427280B2 true JP3427280B2 (ja) | 2003-07-14 |
Family
ID=15631931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15663295A Expired - Fee Related JP3427280B2 (ja) | 1995-05-19 | 1995-05-19 | 同期制流方式のリンギングチョークコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3427280B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60109504T2 (de) * | 2000-01-28 | 2006-03-16 | Densei-Lambda K.K. | Resonanter Leistungsumwandler |
| FI113916B (fi) * | 2000-10-06 | 2004-06-30 | Salcomp Oy | Tasasuuntauksen ohjauskytkentä |
| JP4270208B2 (ja) | 2003-09-30 | 2009-05-27 | サンケン電気株式会社 | スイッチング電源装置 |
| US10754366B2 (en) | 2018-06-06 | 2020-08-25 | L3 Cincinnati Electronics Corporation | Power switching circuits having a saturable inductor |
-
1995
- 1995-05-19 JP JP15663295A patent/JP3427280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08317639A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| US6690586B2 (en) | Switching power source device | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| JP3465673B2 (ja) | スイッチング電源装置 | |
| US7295449B2 (en) | Simple switched-mode power supply with current and voltage limitation | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| US6072702A (en) | Ringing choke converter | |
| JP3527636B2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP3427280B2 (ja) | 同期制流方式のリンギングチョークコンバータ | |
| US8564974B2 (en) | Switching power source apparatus | |
| CA2214217C (en) | Switching power supply apparatus | |
| JP2001008447A (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
| JP3223695B2 (ja) | スイッチング電源装置 | |
| JP2002305876A (ja) | スイッチング電源装置 | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JPH0315423B2 (ja) | ||
| JP3373194B2 (ja) | スイッチング電源装置 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPH09205768A (ja) | 同期整流回路 | |
| JP3261646B2 (ja) | 自励式スイッチング電源装置 | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH07106064B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR0119799B1 (ko) | 모스 트랜지스터를 이용한 링잉 쵸크 콘버터 | |
| JPH0670491U (ja) | リンギングチョークコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |