JPS6219104Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は直流変換装置等に於いてトランスの飽
和を防止するためのリセツト回路に関するもので
ある。

従来のトランジスタコンバータを第１図を参照
して説明すると、直流電源１に出力トランス２の
１次巻線３が接続され、この１次巻線３にスイツ
チング素子としてトランジスタ４が直列に接続さ
れ、トランジスタ２の２次巻線５には整流ダイオ
ード６から成る整流回路７が接続され、この整流
回路７の出力段にはダイオード８とリアクトル９
とコンデンサ１０とから成る平滑回路１１を介し
て負荷１２が接続されている。１３は直流出力電
圧を一定に制御するためのトランジスタ４の制御
回路であり、出力電圧と基準電圧源１４の基準電
圧との誤差出力電圧を得るための誤差増幅回路１
５と、トランジスタ４のオン・オフ周期と同一の
周期で三角波を発生する三角波発生回路１６と、
三角波と誤差出力電圧とを比較する電圧コンパレ
ータ１７と、コンパレータ１７の出力に対応する
トランジスタ４のベース駆動信号を発生する駆動
回路１８とから成る。トランス１次巻線３に整流
ダイオード１９を介して並列接続された抵抗２０
はトランス３のリセツトを行うものであり、この
抵抗２０に並列接続されたコンデンサ２１はスパ
イク電圧を除去するものである。

このように構成されたコンバータのトランジス
タ４を第２図のt₁〜t₂区間でオン駆動すると、電
源１の電圧が１次巻線３に印加され、これに対応
した電圧が２次巻線５に生じ、整流回路７及び平
滑回路１１を介して負荷１２に供給される。第２
図でt₂時点でトランジスタ４のベース駆動信号が
消滅してトランジスタ４がオフに転換すると、ト
ランジスタ４のオン期間にトランス２に蓄えられ
ていたエネルギが１次巻線３と整流ダイオード１
９と抵抗２０とから成る閉回路で消費され、第２
図Ａに示すトランジスタ４のコレクタエミツタ間
電圧Ｖ_BEが上昇するのが制限されると共に、トラ
ンス２が磁気的にリセツトされる。トランジスタ
４のオフ期間に於けるリセツト電圧Ｖ_Rの発生期
間はt₂〜t₃であり、トランス２がリセツトされた
後には電源１の電圧Ｖ_INがトランジスタ４に印加
される。

尚、定常動作状態でのリセツト電圧Ｖ_Rは次式
で表わすことが出来る。

但し、Ｌはトランス２の励磁インダクタンス、
Ｒはリセツト回路の抵抗、Ｔ_ONはトランジスタ４
のオン期間、Ｔ_OFFはトランジスタ４のオフ期
間、Ｖ_INは入力電圧（電源電圧）である。

そして、トランス２を飽和させないためには、
次の関係を満足させなければならない。

Ｖ_R×Ｔ_R＝Ｖ_IN×Ｔ_ON Ｔ_R≦Ｔ_OFF 但し、Ｔ_Rはリセツト電圧の印加時間である。

ところで、第１図の回路に於いて、負荷電流Ｉ
_Lの変動が少ない場合には、上記条件が満足さ
れ、１周期ごとにトランス２がリセツトされる。
従つて、トランス２の飽和が生じない。しかし、
トランジスタ４の耐圧を考慮してリセツト電圧が
低く制限されている場合に於いて、負荷電流Ｉ_L
が小さい状態から急激に大きい状態になると、十
分なリセツト電圧を得ることが不可能になり、ト
ランス２が飽和してトランジスタ４のコレクタ電
流Ｉ_Cが大きくなり、トランジスタ４の破壊又は
劣化が生じる。即ち、第２図Ｄに示す負荷電流Ｉ
_Lが小さいt₄〜t₉期間ではトランジスタ４のオン時
間（t₇〜t₈）が短かくなり、トランス２に蓄えられ
るエネルギも少なくなるので、リセツト電圧Ｖ_R
も低くなる。このため、コンデンサ２１の充電電
圧も当然低くなる。次に、t₉以後に於いて負荷電
流Ｉ_Lが増大したためにトランジスタ４のオン時
間Ｔ_ONがt₉〜t₁₀に示すように長くなると、トラン
ス２をリセツトするために高い電圧が要求され
る。t₉〜t₁₀時間でトランス２に比較的大きなエネ
ルギが蓄えられているが、スパイク電圧除去用コ
ンデンサ２１が設けられているために、オン時に
トランス２に蓄えられたエネルギがそのままリセ
ツト電圧として使用されず、コンデンサ２１の充
電に使用され、リセツト電圧は徐々に上昇する。
従つて、t₁₀〜t₁₁のオフ期間Ｔ_OFFにトランス２を
リセツトする電圧がこの時のコレクタ電流Ｉ_Cに
対応した全負荷時リセツト電圧レベルＶ_Aよりも
低くなり、トランス２のリセツトが不可能にな
る。即ち、第２図Ｃに示すＢ−Ｈ曲線から明らか
なように、t₉〜t₁₂区間ではＢ−Ｈ曲線が元に戻る
ことが不可能となり、次のt₁₁以後のサイクルで
はリセツトされない状態から動作が始まり、トラ
ンス２が飽和し、第２図Ｂに示す如くトランジス
タ４のコレクタ電流Ｉ_Cが過大になる。このた
め、従来は電力容量の大きなトランジスタ４を使
用してトランジスタ４の破壊又は劣化を防止する
か、又はトランス２の磁束密度を低く設計した。
従つて、装置が大型且つ高価になつた。

そこで、本考案の目的はトランスの飽和を阻止
することが可能なリセツト回路を提供することに
ある。

上記目的を達成するための本考案は、直流電圧
が断続的に印加されるトランスの巻線に並列接続
された整流ダイオードとコンデンサとから成る直
列回路と、前記コンデンサに並列接続され且つ全
負荷又は最大負荷時に要求されるリセツト電圧に
ほぼ等しい電圧を得るように設定された定電圧化
回路とから成るトランスのリセツト回路に係わる
ものである。

上記本考案によれば、巻線に対する直流電圧の
印加時間即ち負荷が変動しても、定電圧化回路の
働きで常にほぼ一定のリセツト電圧を得ることが
出来る。従つて、軽負荷時であつても、コンデン
サにほぼ一定の電圧が充電され、負荷が急激に増
大しても、リセツト電圧の低下が実質的に生じな
い。このため、リセツトを確実に行うことが可能
になる。また、リセツト電圧がほぼ一定に制限さ
れるため、巻線に接続される回路に印加される電
圧を制限され、トランスを含む装置の小型化、低
コスト化が可能になる。

以下、第３図を参照して本考案の実施例に係わ
る直流変換装置について述べる。但し、第３図で
符号１〜２１で示すものは第１図で同一符号で示
すものと実質的に同一であるので、その説明を省
略する。

本実施例の直流変換装置では、定電圧化回路２
２がスパイク電圧除去用コンデンサ２１に並列接
続されている。この定電圧化回路２２は、コンデ
ンサ２１に並列接続された、第１の抵抗R₁とツ
エナーダイオードZDと第２の抵抗R₂とから成る
直列回路と、同様にコンデンサ２１に第３の抵抗
を介して並列接続されたトランジスタQ₁とから
成る。尚トランジスタQ₁のベースは第１の抵抗
R₁とツエナーダイオードZDとの間に接続され、
エミツタは巻線３の一端に接続され、コレクタは
第３の抵抗R₃に接続されている。またツエナー
ダイオードZDは整流ダイオード１９の順方向導
通に応答して導通する方向性を有して接続されて
いる。また、定電圧化回路２２は、全負荷の時に
要求されるリセツト電圧とほぼ等しい電圧を得る
ように設定されている。

上述の回路に於いて、トランジスタ４のオン期
間Ｔ_ONが短い場合即ち軽負荷時には、巻線３のフ
ライバツク電圧が低いので、ツエナーダイオード
ZDが導通しない。このため、トランジスタQ₁が
オフに保たれ、トランジスタQ₁のコレクタエミ
ツタ間の抵抗Ｒ_CEが大きい。従つて、トランジス
タQ₁の抵抗Ｒ_CEと第３の抵抗R₃との和から成る
リセツト抵抗２０即ち(1)式のＲが大きくなり、全
負荷で要求されるリセツト電圧にほぼ等しい電圧
Ｖ_Rが発生する。この結果、軽負荷であつても、
コンデンサ２１に高い電圧を充電することが可能
になる。

一方、トランジスタ４のオン期間Ｔ_ONが長い場
合即ち重負荷時には、巻線３のフライバツク電圧
が上昇し、ツエナーダイオードZDが導通し、ト
ランジスタQ₁のベース電流が電圧に応じて増大
し、トランジスタQ₁のコレクタエミツタ間抵抗
Ｒ_CEは低下する。即ち、(1)式のリセツト抵抗Ｒが
低下する。この結果、トランジスタ４のオン期間
Ｔ_ONが長くなつてもリセツト電圧Ｖ_Rがほぼ全負
荷時リセツト電圧に制限される。

上述から明らかなように、本実施例によれば、
軽負荷時に於いても、定電圧化回路２２の働きで
ほぼ全負荷時リセツト電圧が得られているので、
コンデンサ２１も常にほぼ全負荷時リセツト電圧
に充電された状態に保たれる。従つて、軽負荷か
ら重負荷に急激に変化した場合に、過渡的にリセ
ツト電圧が低下し、リセツト不能になるような事
態が生じない。

また、リセツト電圧がほぼ一定に制限されるた
めに、トランジスタ４に高電圧が印加される恐れ
がなくなり、低耐圧のトランジスタ４を使用する
ことが可能になる。

以上、本考案の実施例について述べたが、本考
案はこれに限定されるものでなく、本考案の技術
的思想に基づいて更に変形可能なものである。例
えば、第４図に示すように、ツエナーダイオード
ZDと抵抗Ｒとから成る定電圧化回路２２を接続
しても、ほぼ一定のリセツト電圧を得ることが出
来る。また、直流変換装置以外のトランスのリセ
ツトにも適用可能である。また定電圧化回路２２
で設定するリセツト電圧を最大負荷時のリセツト
電圧に対応させてもよい。

【図面の簡単な説明】

第１図は従来の直流変換装置を示す回路図、第
２図は第１図の各部の状態を示す波形図、第３図
は本考案の実施例に係わる直流変換装置を示す回
路図である。第４図は変形例に係わるリセツト回
路を示す回路図である。 尚図面に用いられている符号に於いて、１は直
流電源、２はトランス、３は１次巻線、４はトラ
ンジスタ、１９は整流ダイオード、２０は抵抗、
２１はコンデンサ、２２は定電圧化回路である。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 直流電圧が断続的に印加されるトランスの巻
   線に並列接続された整流ダイオードとコンデン
   サとから成る直列回路と、 前記コンデンサに並列接続され且つ全負荷又
   は最大負荷時に要求されるリセツト電圧にほぼ
   等しい電圧を得るように設定された定電圧化回
   路とから成るトランスのリセツト回路。 (2) 前記定電圧化回路は、前記コンデンサに並列
   接続された第１の抵抗とツエナーダイオードと
   第２の抵抗とから成る直列回路と、前記コンデ
   ンサに第３の抵抗を介して並列接続され且つそ
   のベースが前記第１の抵抗と前記ツエナダイオ
   ードとの間に接続されたトランジスタとから成
   るトランジスタ定電圧化回路である実用新案登
   録請求の範囲第１項記載のトランスのリセツト
   回路。