JPH0237275Y2 - - Google Patents
Info
- Publication number
- JPH0237275Y2 JPH0237275Y2 JP2712885U JP2712885U JPH0237275Y2 JP H0237275 Y2 JPH0237275 Y2 JP H0237275Y2 JP 2712885 U JP2712885 U JP 2712885U JP 2712885 U JP2712885 U JP 2712885U JP H0237275 Y2 JPH0237275 Y2 JP H0237275Y2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- transistor
- diode
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000004907 flux Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は負荷電流の急激増加時にトランスの飽
和を防止できるスイツチングレギユレータに関す
るものである。
和を防止できるスイツチングレギユレータに関す
るものである。
従来の技術
従来のスイツチングレギユレータの回路を示す
第２図について説明する。直流電源１に出力トラ
ンス２の１次巻線３が接続され、この１次巻線３
にスイツチング素子としてトランジスタ４が直列
に接続される。トランス２の２次巻線５には整流
用ダイオード６が接続され、ダイオード６の出力
段には帰還用ダイオード７と、チヨークコイル８
及びコンデンサ９からなる平滑回路を介して負荷
１０が接続される。１１はトランジスタ４のベー
スへの駆動信号を制御して負荷１０への直流出力
電圧を一定にする制御回路である。この制御回路
１１には、負荷１０への出力電圧と基準電圧との
誤差出力を生ずる誤差増幅器、のこぎり波を発生
するのこぎり波発生回路、上記誤差出力とのこぎ
り波出力とを比較する比較回路等公知の回路が含
まれる。トランス２の１次巻線３の両端に接続さ
れたダイオード１２と抵抗１３とコンデンサ１４
とからなる回路は、トランス２に蓄積されたエネ
ルギを放出する回路である。
第２図について説明する。直流電源１に出力トラ
ンス２の１次巻線３が接続され、この１次巻線３
にスイツチング素子としてトランジスタ４が直列
に接続される。トランス２の２次巻線５には整流
用ダイオード６が接続され、ダイオード６の出力
段には帰還用ダイオード７と、チヨークコイル８
及びコンデンサ９からなる平滑回路を介して負荷
１０が接続される。１１はトランジスタ４のベー
スへの駆動信号を制御して負荷１０への直流出力
電圧を一定にする制御回路である。この制御回路
１１には、負荷１０への出力電圧と基準電圧との
誤差出力を生ずる誤差増幅器、のこぎり波を発生
するのこぎり波発生回路、上記誤差出力とのこぎ
り波出力とを比較する比較回路等公知の回路が含
まれる。トランス２の１次巻線３の両端に接続さ
れたダイオード１２と抵抗１３とコンデンサ１４
とからなる回路は、トランス２に蓄積されたエネ
ルギを放出する回路である。
ここで第３図Ａはトランジスタ４のコレクタ−
エミツタ間電圧VCE，Ｂはこのトランジスタ４の
コレクタ電流IC，Ｃはトランスの磁束密度Ｂを示
す。
エミツタ間電圧VCE，Ｂはこのトランジスタ４の
コレクタ電流IC，Ｃはトランスの磁束密度Ｂを示
す。
このように構成されたスイツチングレギユレー
タにおいてトランジスタ４を第３図のt1〜t2期間
でオンすると、電源１の電圧が１次巻線３に印加
され、これに対応した電圧が２次巻線５に生じ、
ダイオード６及び平滑用のコイル８、コンデンサ
９を介し負荷１０に供給される。t2時点でトラン
ジスタ４のベース駆動信号が消滅し、トランジス
タ４がオフになると、トランジスタ４のオン期間
にトランス２に蓄積されたエネルギは１次巻線
３、ダイオード１２、抵抗１３、コンデンサ１４
のエネルギ放出回路に流れてスパイク電圧を吸収
するとともに、第３図Ａに示すように抵抗１３の
両端に電圧VRを発生し、トランス２がリセツト
される。リセツト電圧VRの発生期間はt2〜t3であ
り、トランス２がリセツトされた後、電源１の電
圧VSがトランジスタ４に印加される。なお、ト
ランジスタ４のオフ期間に、コイル８に蓄積され
たエネルギはダイオード７を通じ負荷１０に放出
される。
タにおいてトランジスタ４を第３図のt1〜t2期間
でオンすると、電源１の電圧が１次巻線３に印加
され、これに対応した電圧が２次巻線５に生じ、
ダイオード６及び平滑用のコイル８、コンデンサ
９を介し負荷１０に供給される。t2時点でトラン
ジスタ４のベース駆動信号が消滅し、トランジス
タ４がオフになると、トランジスタ４のオン期間
にトランス２に蓄積されたエネルギは１次巻線
３、ダイオード１２、抵抗１３、コンデンサ１４
のエネルギ放出回路に流れてスパイク電圧を吸収
するとともに、第３図Ａに示すように抵抗１３の
両端に電圧VRを発生し、トランス２がリセツト
される。リセツト電圧VRの発生期間はt2〜t3であ
り、トランス２がリセツトされた後、電源１の電
圧VSがトランジスタ４に印加される。なお、ト
ランジスタ４のオフ期間に、コイル８に蓄積され
たエネルギはダイオード７を通じ負荷１０に放出
される。
考案が解決しようとする問題点
負荷電流の変動が少ない場合には、１周期ごと
にトランス２がリセツトされるためトランス２の
飽和は生じない。しかし、負荷電流が小さい状態
から急激に大きい状態になると、トランス２は飽
和する。すなわち、第３図Ｂに示すようにトラン
ジスタ４のコレクタ電流が減小するt4〜t5の期間
では、コンデンサ１４が前サイクルの電流値に対
応した大きさで充電されており、トランス２が前
サイクルよりも低い磁束密度で磁化されるので、
トランス２に蓄えられるエネルギが少なくてもト
ランス２のリセツトは可能である。しかし、トラ
ンジスタ４のコレクタ電流が急激に増大し、トラ
ンジスタ４のオン時間が長くなるt5以後では、コ
ンデンサ１４が前サイクルで低電圧で充電されて
おり、しかも後のサイクルではトランス２は前サ
イクルより高い磁束密度で磁化される。したがつ
て、トランジスタ４のオン時にトランス２に蓄え
られたエネルギはほとんどこのコンデンサ１４の
充電に使用され、十分なリセツト電圧VRが得ら
れず、第３図Ｃに示すようにトランス鉄心の磁束
密度が元の状態に戻らなくなる。このめ、t6時点
以後、トランス２がリセツトされなくなり、飽和
して１次巻線３が短絡状態となりトランジスタ４
が破壊することがあつた。
にトランス２がリセツトされるためトランス２の
飽和は生じない。しかし、負荷電流が小さい状態
から急激に大きい状態になると、トランス２は飽
和する。すなわち、第３図Ｂに示すようにトラン
ジスタ４のコレクタ電流が減小するt4〜t5の期間
では、コンデンサ１４が前サイクルの電流値に対
応した大きさで充電されており、トランス２が前
サイクルよりも低い磁束密度で磁化されるので、
トランス２に蓄えられるエネルギが少なくてもト
ランス２のリセツトは可能である。しかし、トラ
ンジスタ４のコレクタ電流が急激に増大し、トラ
ンジスタ４のオン時間が長くなるt5以後では、コ
ンデンサ１４が前サイクルで低電圧で充電されて
おり、しかも後のサイクルではトランス２は前サ
イクルより高い磁束密度で磁化される。したがつ
て、トランジスタ４のオン時にトランス２に蓄え
られたエネルギはほとんどこのコンデンサ１４の
充電に使用され、十分なリセツト電圧VRが得ら
れず、第３図Ｃに示すようにトランス鉄心の磁束
密度が元の状態に戻らなくなる。このめ、t6時点
以後、トランス２がリセツトされなくなり、飽和
して１次巻線３が短絡状態となりトランジスタ４
が破壊することがあつた。
考案の目的
本考案は以上の欠点を解決したものであり、そ
の目的は負荷電流の急激増加時にトランス２の飽
和を防止できるスイツチングレギユレータを提供
することを目的とする。
の目的は負荷電流の急激増加時にトランス２の飽
和を防止できるスイツチングレギユレータを提供
することを目的とする。
問題を解決するための手段
前記問題点を解決するための手段である本考案
の実施例を第１図について説明する。
の実施例を第１図について説明する。
本考案のスイツチングレギユレータでは、トラ
ンス２の１次巻線３とトランジスタ４を直列に接
続し、トランス２の１次巻線３の両端にダイオー
ド１２と直列に抵抗１３及びコンデンサ１４から
なる並列回路が接続される。そして、コンデンサ
１４の両端にトランス２の３次巻線１５がダイオ
ード１６を介して接続され、トランス２の２次巻
線５から出力が送出される。
ンス２の１次巻線３とトランジスタ４を直列に接
続し、トランス２の１次巻線３の両端にダイオー
ド１２と直列に抵抗１３及びコンデンサ１４から
なる並列回路が接続される。そして、コンデンサ
１４の両端にトランス２の３次巻線１５がダイオ
ード１６を介して接続され、トランス２の２次巻
線５から出力が送出される。
トランジスタ４がオンし、負荷に電流を供給し
ている期間、３次巻線１５から巻数に応じた電圧
がダイオード１６を通じてコンデンサ１４に印加
されるので、トランジスタ４のオフ期間、トラン
ス２に蓄積されたエネルギによつて、抵抗１３及
びコンデンサ１４の両端にトランス２をリセツト
するのに十分な電圧を得ることができる。しがつ
て、負荷電流が急激に増大する場合でも、トラン
ス２の飽和を完全に防止することができる。
ている期間、３次巻線１５から巻数に応じた電圧
がダイオード１６を通じてコンデンサ１４に印加
されるので、トランジスタ４のオフ期間、トラン
ス２に蓄積されたエネルギによつて、抵抗１３及
びコンデンサ１４の両端にトランス２をリセツト
するのに十分な電圧を得ることができる。しがつ
て、負荷電流が急激に増大する場合でも、トラン
ス２の飽和を完全に防止することができる。
考案の効果
本考案によるスイツチングレギユレータでは、
コンデンサ１４の両端にトランス２の３次巻線１
５がダイオード１６を介して接続されるので、負
荷電流の急激増加時でもトランス２が飽和するこ
とはない。したがつて１次巻線３は短絡状態とな
ることはなく、トランジスタ４が過電流により破
壊することはない。
コンデンサ１４の両端にトランス２の３次巻線１
５がダイオード１６を介して接続されるので、負
荷電流の急激増加時でもトランス２が飽和するこ
とはない。したがつて１次巻線３は短絡状態とな
ることはなく、トランジスタ４が過電流により破
壊することはない。
第１図は、本考案によるスイツチングレギユレ
ータの回路図；第２図は従来のスイツチングレギ
ユレータの回路図で；第３図は、第２図の回路の
説明に使用されるタイムチヤートで、Ａはトラン
ジスタのコレクタ−エミツタ間電圧、Ｂはトラン
ジスタのコレクタ電流、Ｃはトランスの磁束密度
を示す。 １……直流電源、２……トランス、３……１次
巻線、４……トランジスタ、５……２次巻線、１
２，１６……ダイオード、１３……抵抗、１４…
…コンデンサ、１５……３次巻線。
ータの回路図；第２図は従来のスイツチングレギ
ユレータの回路図で；第３図は、第２図の回路の
説明に使用されるタイムチヤートで、Ａはトラン
ジスタのコレクタ−エミツタ間電圧、Ｂはトラン
ジスタのコレクタ電流、Ｃはトランスの磁束密度
を示す。 １……直流電源、２……トランス、３……１次
巻線、４……トランジスタ、５……２次巻線、１
２，１６……ダイオード、１３……抵抗、１４…
…コンデンサ、１５……３次巻線。
Claims (1)
- 直流電源にトランスの１次巻線とスイツチング
素子とを直列に接続し、前記１次巻線の両端に、
第１ダイオードと直列に抵抗及びコンデンサから
なる並列回路を接続して、前記トランスの２次巻
線から出力を取り出すスイツチングレギユレータ
において、前記コンデンサの両端に第２ダイオー
ドを介して前記トランスの３次巻線を接続したこ
とを特徴とするスイツチングレギユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2712885U JPH0237275Y2 (ja) | 1985-02-28 | 1985-02-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2712885U JPH0237275Y2 (ja) | 1985-02-28 | 1985-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144791U JPS61144791U (ja) | 1986-09-06 |
| JPH0237275Y2 true JPH0237275Y2 (ja) | 1990-10-09 |
Family
ID=30523784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2712885U Expired JPH0237275Y2 (ja) | 1985-02-28 | 1985-02-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0237275Y2 (ja) |
-
1985
- 1985-02-28 JP JP2712885U patent/JPH0237275Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61144791U (ja) | 1986-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3935526A (en) | DC-to-DC converter | |
| JPH0237275Y2 (ja) | ||
| JPS6219104Y2 (ja) | ||
| JPS627368A (ja) | 電源回路 | |
| JPS6213432Y2 (ja) | ||
| JPH0150187B2 (ja) | ||
| JPS6326626B2 (ja) | ||
| JPH0237273Y2 (ja) | ||
| JPH062472Y2 (ja) | 磁気増幅器制御型スイツチング電源 | |
| JP2857794B2 (ja) | 安定化電源装置 | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JPH043595Y2 (ja) | ||
| JP2566145B2 (ja) | スイッチング電源回路 | |
| JPS645992Y2 (ja) | ||
| JPH0312066Y2 (ja) | ||
| JPH0221231B2 (ja) | ||
| JPH0246236Y2 (ja) | ||
| JPS5911440Y2 (ja) | 閃光放電発光器用電源回路 | |
| JPH0250715B2 (ja) | ||
| JPH07101990B2 (ja) | フライバックコンバ−タ | |
| JPS631024B2 (ja) | ||
| JPS6132787U (ja) | フライバツクコンバ−タ | |
| JPH0245433B2 (ja) | Dccdckonbaatanojikianpuseigyosochi | |
| JPS6093492U (ja) | スイツチング電源の制御回路 | |
| JPS6367430B2 (ja) |