JP2004208379A

JP2004208379A - 多出力スイッチング電源装置

Info

Publication number: JP2004208379A
Application number: JP2002373098A
Authority: JP
Inventors: Masayasu Tomiyama; 正康富山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2002-12-24
Filing date: 2002-12-24
Publication date: 2004-07-22

Abstract

【課題】製造コストを削減しつつ、周辺部品の温度上昇、部品の実装面積の増大などを抑制することが可能となる多出力スイッチング電源装置を提供する。
【解決手段】３端子レギュレータ２３，２４によって生成された３．３Ｖ，５Ｖのいずれかの電圧が、たとえば過負荷によって低下すると、ＯＰアンプ４０の出力電圧がＯＰアンプ４０の電源電圧まで上昇する。ＯＰアンプ４０の出力電圧が上昇することにより、フォトカプラ３３の発光側に電流が流れ、受光側に電流が伝達されることで、サイリスタ３５が導通状態となり、ＭＯＳ−ＦＥＴ２がオフとなる。この一連の動作によって、スイッチング素子の発振を停止させ、シリーズレギュレータに直流電圧が入力されるのを防止する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の直流出力を生成する多出力スイッチング電源装置において、降圧安定化回路より出力される直流出力に過負荷等が発生した場合に、回路素子を保護するために付加する保護回路に関する。
【０００２】
【従来の技術】
（多出力スイッチング電源装置の基本動作）
従来の多出力電源装置を、図９に示した自励型フライバックコンバータ（ＲＣＣ：リンギングチョークコンバータ）を基本回路として説明する。
【０００３】
同図において、絶縁トランス１は、入力側の１次巻線Ｎｐと出力側の２次巻線Ｎｓ１，Ｎｓ２，Ｎｓ３および１次側の補助巻線Ｎｂによって構成されている。補助巻線Ｎｂは、スイッチング素子であるＭＯＳ−ＦＥＴ２のゲート電圧制御トランジスタ３の駆動用巻線である。
【０００４】
入力電圧Ｅは、ＡＣ（交流）入力電圧をブリッジダイオード（図示せず）で整流し、アルミ電界コンデンサ（図示せず）にて平滑された直流電圧である。入力電圧Ｅは、１次巻線Ｎｐの一端とＭＯＳ−ＦＥＴ２のソース端子の間に印加され、入力電圧Ｅの（＋）側は１次巻線Ｎｐの巻き始めに接続され、入力電圧Ｅの（−）側はＭＯＳ−ＦＥＴ２のソース端子に接続されている。また、補助巻き線Ｎｂは１次巻き線Ｎｐと同極に、２次巻線Ｎｓ１，Ｎｓ２，Ｎｓ３は異極に接続されている。２次巻線は、Ｎｓ１からＮｓ２，Ｎｓ３と順番に巻き上げられている。
【０００５】
入力電圧Ｅの（＋）側とＭＯＳ−ＦＥＴ２のゲート間には、起動抵抗４，５が接続されている。また、ＭＯＳ−ＦＥＴ２のゲートと補助巻線Ｎｂの巻き始めとの間には、コンデンサ６とゲート抵抗７，８が接続されている。ゲート抵抗８の両端には、補助巻線Ｎｂ側をカソードの向きにしたダイオード９が接続されており、ＭＯＳ−ＦＥＴ２のターンオン／ターンオフのスピードを調整することで高効率化を実現している。
【０００６】
トランジスタ３のベースには、補助巻線Ｎｂと入力電圧Ｅの（−）側との間にコンデンサ１０が接続されている。補助巻線Ｎｂとトランジスタ３のベースとの間には、抵抗１１が接続され、コンデンサ１０との間で時定数回路を構成している。
【０００７】
フォトカプラ１２のコレクタとＭＯＳ−ＦＥＴ２のゲートとの間には、抵抗１３が接続され、フォトカプラ１２に流れる電流を制限している。フォトカプラ１２のエミッタは、トランジスタ３のベースに接続されている。
【０００８】
絶縁トランス１の２次巻線Ｎｓ１，Ｎｓ２，Ｎｓ３の巻き終わりには、整流用のダイオード１４，１５，１６のアノード側が接続されている。ダイオード１４，１５，１６のカソード側と２次巻線Ｎｓ１，Ｎｓ２，Ｎｓ３の巻き始めとの間には、電界コンデンサ１７，１８，１９が接続され、平滑を行っている。
【０００９】
出力電圧２４Ｖは、抵抗２０，２１によって分圧され、分圧された電圧は、シャントレギュレータ２２のｒｅｆ端子に接続され、基準電圧と比較することでフォトカプラ１２のダイオードに流れる電流を制御している。
【００１０】
コンデンサ１７，１８の出力側には、３端子レギュレータ２３，２４が接続され、たとえば３.３Ｖ，５Ｖ等を生成し、降圧安定化回路を形成している。コンデンサ２５，２６は、３端子レギュレータ２３，２４の出力側に接続された電解コンデンサである。３端子レギュレータ２３，２４は、ＩＣ化されたものを例に挙げているが、個々のディスクリート部品で構成されたシリーズドロッパ回路であってもよい。
【００１１】
次に、多出力スイッチング電源装置の動作について説明する。
【００１２】
ＭＯＳ−ＦＥＴ２は、起動抵抗４，５によりゲートにバイアスが印加され、導通状態となる。ＭＯＳ−ＦＥＴ２が導通状態になると、１次巻線Ｎｐに入力電圧Ｅが印加され、補助巻線Ｎｂに巻き始め側を（＋）とする電圧が誘起される。このとき、２次巻線Ｎｓ１，Ｎｓ２，Ｎｓ３にも電圧が誘起されるが、整流ダイオード１４，１５，１６のアノード側を（−）とする電圧であるため、２次側には電圧は伝達されない。
【００１３】
したがって、１次巻線Ｎｐを流れる電流は絶縁トランス１の励磁電流だけで、絶縁トランス１には励磁電流の２乗に比例したエネルギーが蓄積される。この励磁電流は、時間に比例して増大する。補助巻線Ｎｂに誘起された電圧により、コンデンサ６および抵抗７，８を介してＭＯＳ−ＦＥＴ２のゲートが充電され、さらに導通状態が継続される。
【００１４】
時定数回路を構成している抵抗１１およびコンデンサ１０には、補助巻線Ｎｂから電荷が充電され、コンデンサ１０の両端の電圧がトランジスタ３のベース−エミッタ間電圧Ｖｂｅより高くなると、トランジスタ３が導通状態となり、ＭＯＳ−ＦＥＴ２のゲート電圧が低下することで、ＭＯＳ−ＦＥＴ２は非導通状態となる。このとき、絶縁トランスの各巻線には起動時と逆向きの電圧が発生し、２次巻線には整流ダイオード１４，１５，１６のアノード側を（＋）とする電圧が発生するため、絶縁トランス１に蓄積されたエネルギーが整流・平滑され、２次側に伝達される。
【００１５】
絶縁トランス１に蓄えられているエネルギーが２次側にすべて伝達されると、ＭＯＳ−ＦＥＴ２は再び導通状態となる。これは、ＭＯＳ−ＦＥＴ２のドレイン−ソース間の電圧に比例した電圧が補助巻線ＮＢに発生し、ＭＯＳ−ＦＥＴ２が非導通状態になった直後はゲートが（−）にバイアスされているが、２次側にエネルギーの伝達が終わると（−）のバイアスが徐徐に低下するため、Ｃカップリングしているコンデンサ６から再びＭＯＳ−ＦＥＴ２のゲートが（＋）方向にバイアスされるからである。
【００１６】
図示例では、２４Ｖの直流出力を生成するシングルフィードバックを例に取って説明する。
【００１７】
フォトカプラ１２からの電流は、出力電圧２４Ｖが高いときに多く流れるので、それによってコンデンサ１０に電流が供給され、充電時間が短くなる。これは、ＭＯＳ−ＦＥＴ２の導通時間が短くなることを示しており、これによって絶縁トランス１に蓄積されるエネルギーが減少することで出力電圧２４Ｖが下がり、定電圧動作を行っている。出力電圧が低い場合は逆の動作となる。
【００１８】
図１０は、ＲＣＣ方式における各部の波形を示している。
【００１９】
同図において、ＶＧはＭＯＳ−ＦＥＴ２のゲート電圧を、ＶＤＳはＭＯＳ−ＦＥＴ２のドレイン−ソース電圧を、ＩＤはドレイン電流を、ＩＳは２次側の整流ダイオード１６に流れる電流をそれぞれ示している。整流ダイオード１４，１５に流れる電流も巻線比に応じて流れる。
【００２０】
まず、ＭＯＳ−ＦＥＴ２のオン期間について説明する。起動抵抗４，５によりゲートにバイアスが印加され、ＶＧの電位が上昇することによってＭＯＳ−ＦＥＴ２は導通状態となり、ＩＤは時間とともに正の傾きで直線的に増加し、絶縁トランス１にエネルギーが蓄積される。このとき、ＭＯＳ−ＦＥＴ２が導通状態であるため、ＶＤＳはほぼ零になっており、２次側の整流ダイオード１６は逆バイアスされているため、ＩＳは流れない。
【００２１】
コンデンサ１０が充電され、トランジスタ３が導通状態になると、ＭＯＳ−ＦＥＴ２のゲート電圧ＶＧは零になり、ＭＯＳ−ＦＥＴ２は非導通状態となるため、ＩＤは零になり、ＶＤＳは入力電圧Ｅと２次側の出力電圧の巻線比倍の電圧、およびサージ電圧を重畳したものとなる。このとき、２次側の整流ダイオード１６は導通状態となり、絶縁トランス１に蓄積されたエネルギーが２次側に伝達される。ＩＳは負の傾きで直線的に減少する。
【００２２】
このような動作を繰り返すことでスイッチング動作を継続し、２次側に電力を供給している。
【００２３】
なお、図示例では、ＲＣＣ方式を例に挙げて説明したが、フォワード方式、電流共振等のその他の方式であってもよい。
【００２４】
（過電流保護回路の動作）
３.３Ｖ，５Ｖの降圧安定化回路の出力には、検出抵抗２７，２８、ＰＮＰトランジスタ２９，３０およびコレクタ抵抗３１，３２で構成される過電流検知回路が付加されている。過電流検知回路の出力には、フォトカプラ３３のアノード端子が接続されている。フォトカプラ３３のカソードは、ＧＮＤに接続されている。フォトカプラ３３の受光側のコレクタには、ＭＯＳ−ＦＥＴ２のゲートが抵抗３４を介して接続されている。この抵抗３４は、フォトカプラ３３に流れる電流を制限するためのものである。また、フォトカプラ３３の受光側のエミッタは、サイリスタ３５のゲートに接続され、サイリスタ３５のアノードは、ＭＯＳ−ＦＥＴ２のゲートに接続され、カソードは、ＭＯＳ−ＦＥＴ２のソースに接続されている。
【００２５】
フォトカプラ３３に電流が流れることで、サイリスタ３５のゲートに電流が供給され、サイリスタ３５のアノードおよびカソード間がほぼ同電位になることで、ＭＯＳ−ＦＥＴ２のゲートの電位が下がり、ＭＯＳ−ＦＥＴ２の発振が停止する。この状態は、起動抵抗４から供給される電流によってサイリスタがリセットされるまで継続される。
【００２６】
検出抵抗２７，２８に電流が流れることによって、検出抵抗２７，２８の両端には電位差が生じる。この電位差がＰＮＰトランジスタ２９，３０のベースエミッタ間電圧（約０.７Ｖ）に達すると、ＰＮＰトランジスタ２９，３０のエミッタおよびコレクタ間が導通状態となり、抵抗３１，３２を介してフォトカプラ３３のアノードにそれぞれの直流出力電圧（３.３Ｖ，５Ｖ）が印加され、フォトカプラ３３に電流が流れる。フォトカプラの発光側に電流が流れることで、受光側のトランジスタにもコレクタ電流が流れ、サイリスタ３５のゲートにも電流が供給される。ゲートに電流が供給されることでサイリスタのアノードおよびカソード間が同電位となり、ＭＯＳ−ＦＥＴ２のゲートの電位が下がり、ＭＯＦ−ＦＥＴ２はオフとなる。
【００２７】
この一連の動作によって、３.３Ｖ，５Ｖ出力のいずれかが過電流状態となったときに、降圧安定化回路を構成するシリーズレギュレータ等が破壊等をしてしまうのを防止する役割を担っている。過電流による降圧安定化回路の保護は、３.３Ｖ，５Ｖのいずれかの出力が過電流状態となったときに動作するようになっている。
【００２８】
なお、図示例では、過電流検出回路を降圧安定化回路の出力側に設けたが、降圧安定化回路の入力側に設けてもよい。
【００２９】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、抵抗等を追加し、この抵抗等を介して出力電圧から直接過電流状態を検知するため、高価な電力抵抗を採用しなければならず、また、電力抵抗が発熱することによって周辺部品の温度が上昇したり、部品の実装面積が増大したりするなどの問題があった。
【００３０】
本発明は、この点に着目してなされたものであり、製造コストを削減しつつ、周辺部品の温度上昇、部品の実装面積の増大などを抑制することが可能となる多出力スイッチング電源装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、直流電源と、１次巻線および複数の２次巻線を備えたトランスと、前記１次巻線と前記直流電源との間に接続され、スイッチングを行うスイッチング素子と、前記複数の２次巻線に発生した各交流電圧をそれぞれ整流・平滑する整流平滑部と、該整流平滑部から出力される複数の直流電圧出力のうち、第１の直流電圧出力に応じて前記スイッチング素子を制御する制御部と、前記第１の直流電圧出力より低い複数の直流電圧出力を生成する降圧安定化回路とを有する多出力スイッチング電源装置において、前記降圧安定化回路から出力される複数の直流電圧出力のうち、少なくとも１つ以上の直流電圧出力が低下したことを検知する検知回路と、該検知回路からの検知出力に応じて、前記スイッチング素子の発振を停止させる停止回路とを有することを特徴とする。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３３】
（第１の実施の形態）
図１は、本発明の実施の形態に係る多出力スイッチング電源装置の構成を示す回路図である。同図中、前記図９と同様の機能の要素に関しては同一符号を付し、その説明を省略する。
【００３４】
フィードバック制御されている出力Ｖ３（本実施の形態では、２４Ｖ）には、ＧＮＤとの間に抵抗３６を介してツェナーダイオード３７が接続されており、ツェナーダイオード３７のカソード端子は、ＯＰアンプ（operational amplifier）４０の非反転（＋）入力端子に基準電圧として印加されている。また、ＯＰアンプ４０の反転（−）入力端子には、降圧安定化回路の直流出力電圧Ｖ１，Ｖ２（３.３Ｖ，５Ｖ）がそれぞれ抵抗３８，３９を介して接続されている。また、ＯＰアンプ４０の出力端子には、抵抗４１が接続され、抵抗４１の一端にはフォトカプラ３３の発光側のアノード端子が接続されている。
【００３５】
ＯＰアンプ４０の反転入力端子には、
Ｖ１２＝（Ｖ１（＝３.３Ｖ）×Ｒ３９＋Ｖ２（＝５Ｖ）×Ｒ３８）／（Ｒ３８＋Ｒ３９） …（１）
で決定される電圧が印加されることになる。
【００３６】
また、ＯＰアンプ４０の非反転入力端子には、ツェナーダイオード３７で決定される電圧が基準電圧として印加されるが、ツェナー電圧は、（１）式にて決定される電圧Ｖ１２よりも低い電圧に設定されている。ツェナーダイオードの電圧を（１）式で決定される電圧Ｖ１２よりも低く設定することにより、直流出力電圧Ｖ１，Ｖ２（３.３Ｖ，５Ｖ）のいずれかが過負荷状態になることによって低下したときに、ＯＰアンプ４０の出力電圧がＯＰアンプ４０の電源電圧まで上昇する。ＯＰアンプ４０の出力電圧が上昇することにより、フォトカプラ３３の発光側に電流が流れ、受光側に電流が伝達されることで、サイリスタ３５が導通状態となり、ＭＯＳ−ＦＥＴ２がオフとなる。この一連の動作によって、スイッチング素子の発振を停止させ、シリーズレギュレータに直流電圧が入力されるのを防止することで、３.３Ｖ，５Ｖ出力のいずれかが過電流状態となったときに降圧安定化回路を構成するシリーズレギュレータ等が破壊等をしてしまうのを防止する役割を担っている。
【００３７】
図２は、本実施の形態の過電流検知回路の動作を説明するためのものであり、３.３Ｖあるいは５Ｖが過負荷により出力電圧が垂下していくと、あるポイントで過電流検知回路が動作し、スイッチングが停止することで入力電圧がゼロとなり、強いては出力電圧もゼロになる様子を示している。
【００３８】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る多出力スイッチング電源装置の構成を示す回路図であり、上記第１の実施の形態との違いは、ＯＰアンプ４０の出力にツェナーダイオード４２を設けたことにある。
【００３９】
図４は、本実施の形態の多出力スイッチング電源装置の各直流出力電圧の立ち上がりの関係を示したものである。
【００４０】
同図に示すように、各出力Ｖ１〜Ｖ３は、コンデンサの充電に従って、徐々に上昇しているのがわかる。また、前記（１）式で決まる３.３Ｖ，５Ｖの中間電圧Ｖ１２もほぼ同様な立ち上がり特性を示している。ツェナーダイオード３７で決まるＯＰアンプ４０の非反転入力端子の電圧は、２４Ｖ出力Ｖ３がツェナー電圧以上になったときにツェナー電圧が生成される。ＯＰアンプ４０は、２４Ｖ出力Ｖ３が立ち上がりはじめてすぐに動作を開始する。
【００４１】
３.３Ｖあるいは５Ｖの直流出力Ｖ１，Ｖ２に負荷が接続されている場合、ツェナーダイオード３７にて生成される非反転入力端子の電圧が３.３Ｖ，５Ｖの中間電圧Ｖ１２よりも速く立ち上がり、そのときすでにＯＰアンプ４０は動作できる状態にあるため、２４Ｖ出力Ｖ３の立ち上がり特性に合わせる形でＯＰアンプ４０の出力に図４の下図に示すような電圧が発生する。そのため、起動時あるいは電源オフ時にフォトカプラ３３が導通状態となり、サイリスタ３５のゲートに電流が供給され、サイリスタ３５が導通状態へと移行してしまう。そのため、多出力スイッチング電源装置の各直流出力が立ち上がりかけたところでスイッチング素子がオフ状態となり、多出力スイッチング装置は停止状態になってしまう。
【００４２】
ツェナーダイオード４２は、この起動時、あるいは電源オフ時の停止状態を回避するために設けたものであり、図５は、ツェナーダイオードを設けたときの立ち上がり特性を示したものである。このツェナーダイオード４２の動作電圧は過電流回路を動作させるため、２４Ｖ以下に設定しなければならないが、このツェナーダイオード４２があることで、ＯＰアンプ４０の非反転入力端子の電圧が反転入力端子の電圧よりも高い状態が存在したとしても、その高い状態ではまだツェナーダイオード４２が動作していないために、フォトカプラ３３が導通状態となり、サイリスタ３５が導通状態となってしまうことはない。
【００４３】
以上の動作により、電源起動時のサイリスタ３５が導通状態となってしまうのを防止することができ、多出力スイッチング電源装置において安定した起動特性を得ることができる。
【００４４】
（第３の実施の形態）
図６は、本発明の第３の実施の形態に係る多出力スイッチング電源装置の構成を示す回路図であり、上記第２の実施の形態との違いは、サイリスタ３５のゲートに抵抗４３とコンデンサ４４との並列回路で構成される時定数回路を付加したことにある。
【００４５】
図７は、多出力スイッチング電源装置の各直流出力の立ち上がり特性を示したものである。上記第２の実施の形態で示した図４との違いは、３.３Ｖ，５Ｖの降圧安定化回路の直流出力電圧Ｖ１，Ｖ２の立ち上がりが、３．５Ｖ，５Ｖの各出力端子に接続された負荷がさらに多いために、立ち上がり時間が伸びていることである。３.３Ｖ，５Ｖの降圧安定化回路の直流出力電圧Ｖ１，Ｖ２の立ち上がりが遅いために、２４Ｖの直流出力Ｖ３が立ち上がり、ツェナーダイオード４２が動作しているにも拘わらず、３.３Ｖ，５Ｖの中間電圧Ｖ１２がツェナーダイオード３７にて生成されるＯＰアンプ４０の非反転入力端子電圧よりも低いために、ＯＰアンプ４０の出力に２４Ｖの直流出力Ｖ３に応じた出力が現れてしまっている。この出力により、フォトカプラ３３が導通状態となり、サイリスタ３５のゲートに電流が供給され、サイリスタ３５が導通状態へと移行してしまう。そのため、多出力スイッチング電源装置の各直流出力が立ち上がりかけたところでスイッチング素子がオフ状態となり、多出力スイッチング装置は停止状態になってしまう。
【００４６】
時定数回路を構成する抵抗４３とコンデンサ４４は、この問題を解決するために付加されたものであり、この時定数回路を付加することにより、図８に示したように多出力スイッチング電源装置の各直流出力が立ち上がりかけたところでスイッチング素子がオフ状態となることはなくなる。これは、サイリスタ３５のゲートに付加されたコンデンサ４４によりサイリスタ３５のゲート電圧の立ち上がりが遅れるためである。
【００４７】
また、抵抗４３がコンデンサ４４に対して並列に付加されているため、コンデンサ４４に蓄積された電荷はすぐに放電され、起動を繰り返したときでもサイリスタ３５が導通するのを防止することができる。
【００４８】
以上に示した抵抗４３とコンデンサ４４で構成される並列回路をサイリスタ３５のゲートに付加することにより、負荷条件により３.３Ｖ，５Ｖの降圧安定化回路の直流出力電圧の立ち上がりが遅れたとしても、起動時あるいは電源オフ時にフォトカプラ３３が導通状態となり、サイリスタ３５が導通状態となってしまうのを防止することができる。
【００４９】
以下、本発明の実施態様の例を列挙する。
【００５０】
（実施態様１）直流電源と、１次巻線および複数の２次巻線を備えたトランスと、前記１次巻線と前記直流電源との間に接続され、スイッチングを行うスイッチング素子と、前記複数の２次巻線に発生した各交流電圧をそれぞれ整流・平滑する整流平滑部と、該整流平滑部から出力される複数の直流電圧出力のうち、第１の直流電圧出力に応じて前記スイッチング素子を制御する制御部と、前記第１の直流電圧出力より低い複数の直流電圧出力を生成する降圧安定化回路とを有する多出力スイッチング電源装置において、
前記降圧安定化回路から出力される複数の直流電圧出力のうち、少なくとも１つ以上の直流電圧出力が低下したことを検知する検知回路と、
該検知回路からの検知出力に応じて、前記スイッチング素子の発振を停止させる停止回路と
を有することを特徴とする多出力スイッチング電源装置。
【００５１】
（実施態様２）前記第１の直流電圧出力より低い電圧で動作するツェナーダイオードをさらに有し、
前記ツェナーダイオードは、前記検知回路の出力側に接続されることを特徴とする請求項１に記載の多出力スイッチング電源装置。
【００５２】
（実施態様３）抵抗とコンデンサとを並列接続して構成された時定数回路をさらに有し、
前記時定数回路は、前記停止回路の入力側に接続されることを特徴とする請求項１または２に記載の多出力スイッチング電源装置。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、降圧安定化回路の出力側あるいは入力側に検出抵抗を設ける必要がなくなるため、高価な電力抵抗の採用しなければならなくなることによるコストアップ、電力抵抗の発熱による周辺部品の温度上昇、部品の実装面積の増大等の問題を解決することができる。
【００５４】
また、電源オン／オフ時に過電流検知回路が動作してしまうのを防止することができる。
【００５５】
さらに、負荷条件により降圧安定化回路の直流出力電圧の立ち上がりが遅れたとしても、電源オン／オフ時に過電流検知回路が動作してしまうのを防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多出力スイッチング電源装置の構成を示す回路図である。
【図２】図１の多出力スイッチング電源装置の降圧安定化回路の出力−負荷特性を示す図である。
【図３】本発明の第２の実施の形態に係る多出力スイッチング電源装置の構成を示す回路図である。
【図４】図３の多出力スイッチング電源装置の各直流出力の立ち上がり特性を示す図である。
【図５】図３の多出力スイッチング電源装置の各直流出力の立ち上がり特性を示す図である。
【図６】本発明の第３の実施の形態に係る多出力スイッチング電源の構成を示す回路図である。
【図７】図６の多出力スイッチング電源装置の各直流出力の立ち上がり特性を示す図である。
【図８】図６の多出力スイッチング電源装置の各直流出力の立ち上がり特性を示す図である。
【図９】従来の多出力スイッチング電源装置の構成を示す回路図である。
【図１０】図９の多出力スイッチング電源装置の各部の動作波形を示す図である。
【符号の説明】
２ＭＯＳ−ＦＥＴ
２３，２４３端子レギュレータ
３３フォトカプラ
３５サイリスタ
３７ＯＰアンプの非反転入力端子電圧を決めるためのツェナーダイオード
３８，３９中間電圧を決めるための抵抗
４０ＯＰアンプ
４２過電流検知回路の起動時等の誤動作を防止するためのツェナーダイオード
４３停止回路の入力に付加された時定数回路を形成する抵抗
４４同じく時定数回路を構成するコンデンサ

Claims

直流電源と、１次巻線および複数の２次巻線を備えたトランスと、前記１次巻線と前記直流電源との間に接続され、スイッチングを行うスイッチング素子と、前記複数の２次巻線に発生した各交流電圧をそれぞれ整流・平滑する整流平滑部と、該整流平滑部から出力される複数の直流電圧出力のうち、第１の直流電圧出力に応じて前記スイッチング素子を制御する制御部と、前記第１の直流電圧出力より低い複数の直流電圧出力を生成する降圧安定化回路とを有する多出力スイッチング電源装置において、
前記降圧安定化回路から出力される複数の直流電圧出力のうち、少なくとも１つ以上の直流電圧出力が低下したことを検知する検知回路と、
該検知回路からの検知出力に応じて、前記スイッチング素子の発振を停止させる停止回路と
を有することを特徴とする多出力スイッチング電源装置。