CN110620557A - 高电压输出放大器 - Google Patents

高电压输出放大器 Download PDF

Info

Publication number
CN110620557A
CN110620557A CN201910195907.0A CN201910195907A CN110620557A CN 110620557 A CN110620557 A CN 110620557A CN 201910195907 A CN201910195907 A CN 201910195907A CN 110620557 A CN110620557 A CN 110620557A
Authority
CN
China
Prior art keywords
voltage
nch mos
mos fet
gate
stage circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910195907.0A
Other languages
English (en)
Other versions
CN110620557B (zh
Inventor
小仓静雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kosho Masaki
Original Assignee
Kosho Masaki
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kosho Masaki filed Critical Kosho Masaki
Publication of CN110620557A publication Critical patent/CN110620557A/zh
Application granted granted Critical
Publication of CN110620557B publication Critical patent/CN110620557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/085—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light using opto-couplers between stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3011—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage
    • H03F3/3015—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage using a common source driving stage, i.e. inverting stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45032—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are multiple paralleled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45142—At least one diode being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45148—At least one reactive element being added at the input of a dif amp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

提供一种高电压输出放大器，正侧输出级电路的高电压放大器具备Nch MOS FET和Nch MOS FET，负侧输出级电路的高电压放大器具备Nch MOS FET和Nch MOS FET，连接Nch MOS FET的源极和Nch MOS FET的漏极，连接Nch MOS FET的源极和Nch MOS FET的漏极，分别对Nch MOS FET的源极、Nch MOS FET的源极进行电流控制，通过负侧光电耦合器对Nch MOS FET的源极进行电流控制，经过电容器连接了Nch MOS FET的栅极和Nch MOS FET的栅极。

Description

高电压输出放大器
技术领域
本发明涉及输出级使用了负沟道金属氧化膜半导体场效应晶体管(以下记为“NchMOS FET”)的高电压输出放大器，由于正沟道金属氧化膜半导体场效应晶体管无法制造出高耐压品，故涉及由Nch MOS FET构成输出级的高电压电路的高电压输出放大器。
背景技术
图1是表示现有技术中的这种旁路型正电压输出的高电压输出放大器的电路结构例的图。该高电压输出放大器的输出级在图1的上侧具备源极与漏极被连接的一对Nch MOSFETQ101和Nch MOS FETQ102，在图1的下侧具备源极与漏极被连接的一对Nch MOS FETQ201和Nch MOS FETQ202。在上侧的Nch MOS FETQ102的源极和下侧的Nch MOS FETQ201的漏极之间，串联地连接着电阻器R103、模拟用的电阻器R105和电阻器R205。
再有，上侧的Nch MOS FETQ101的漏极经过模拟用的电阻器R104而与高压正电源+HVps连接，在该Nch MOS FETQ101的漏极与栅极之间连接电阻器R101，在该Nch MOSFETQ101的栅极和Nch MOS FETQ102的栅极之间连接有电阻器R102。在Nch MOS FETQ102的栅极和所述电阻器R103的反Nch MOS FETQ102的端部并联地连接着齐纳二极管D102与电容器C101的并联电路。
还有，在下侧的Nch MOS FETQ201的漏极与栅极之间连接电阻器R201，在被连接到该Nch MOS FETQ201的栅极与Nch MOS FETQ202的源极的电阻器R203的反Nch MOS FETQ202侧的端部，并联地连接着电阻器R202。在该电阻器R202与电阻器R203的连接点经过模拟用的电阻器R204而连接有低电压负电源-V。在所述模拟用的电阻器R105和模拟用的电阻器R205的连接点连接输出线lout，从而成为高电压输出放大器的输出部。
上述高电压输出放大器的输入部具备运算放大器U1，其输出信号经由电阻器R9与电容器C1的串联电路后被反馈至输入端，并且经过电阻器R5后被导入输出级的下侧的NchMOS FETQ202的栅极。再者，来自上述高电压输出放大器的输出部的输出信号经过串联地连接了电阻器R2与电容器C2的并联电路、电阻器R3与电容器C3的并联电路及电阻器R4与电容器C4的并联电路的电路后，被反馈至运算放大器U1的输入端。
【专利文献1】JP特表2016-532339号公报
在上述图1所示的结构的旁路型正电压输出的高电压输出放大器中，由输出级的上侧的Nch MOS FETQ101与Nch MOS FETQ102构成恒流源电路(源极恒流源电路)，该恒流源电路的电流成为能供给给具备电阻器R501及电容器C501的负载L的最大输出电流。上述高电压输出放大器中，由于上侧的Nch MOS FETQ101、Nch MOS FETQ102不进行源极电流控制，故效率较差。再有，上侧的Nch MOS FETQ101、Nch MOS FETQ102虽然也能构成为被运算放大器U1控制，但为了对Nch MOS FETQ102进行栅极控制，需要高价的高耐压(图1中为6100V以上)DC/DC电源。
运算放大器U1对Nch MOS FETQ202的栅极进行控制，使得吸收从下侧的Nch MOSFETQ201的源极与Nch MOS FETQ202的漏极被连接的源极恒流源电路减去输出电流后余下的电流，与输入电压Vin成比例(图1中，例如将R1的电阻值设为5kΩ，将R2、R3、R4的电阻值分别设为1000kΩ，运算放大器U1的放大率G＝{1+(R2+R3+R4)/R1}＝601倍)，从而成为输出电压Vout。由此，在上述高电压输出放大器中，高电压正电源+HVps(+6100V)与输出电流或输出电压无关地始终供给最大的电力。
因此，在无负载时利用Nch MOS FETQ101与Nch MOS FETQ102及Nch MOS FETQ201与Nch MOS FETQ202来消耗该最大的电力。例如，从由Nch MOS FETQ101与Nch MOS FETQ102构成的源极恒流源电路供给的电流为30mA的情况下，在该源极恒流源电路中将30mA×6100V＝183W的电力作为热来消耗。因此，大多数情况下，设置仅在想要输出时使源极恒流源电路工作的电路，从而抑制不工作时的功耗。
另外，图1所示的高电压输出放大器中，随着输入Vin的频率升高，Nch MOSFETQ101与Nch MOS FETQ102的电压分配及Nch MOS FETQ201与Nch MOS FETQ202的电压分配会产生不平衡，因此必须使这些Nch MOS FET的耐压具有足够的富余，存在Nch MOS FET变得高价的问题。
此外，因为Nch MOS FETQ101与Nch MOS FETQ201的栅极的阻抗高，Nch MOSFETQ101与Nch MOS FETQ201的动作延迟，所以也存在高电压输出放大器的频带变窄的问题。
发明内容
本发明是鉴于上述的情况而完成的，其目的在于，提供一种解决上述问题且效率优异、不需要用于对Nch MOS FET进行栅极控制的高价的高耐压DC/DC电源且可抑制功耗，在Nch MOS FETQ101与Nch MOS FETQ102的电压分配及Nch MOS FETQ201与Nch MOSFETQ202的电压分配中不会产生不平衡且耐压较低的能使用Nch MOS FET的宽频带的高电压输出放大器。
为了解决上述课题，本发明是一种高电压输出放大器，具备：具备低电压放大器的输入级电路；具备高电压放大器的输出级电路；以及介于输入级电路与输出级电路之间的光电耦合器，通过低电压放大器将输入信号放大，将放大后的信号经过所述光电耦合器后导入至高电压放大器并进行放大且从输出端输出放大后的信号，该高电压输出放大器的特征在于，高电压放大器具备至少一个Nch MOS FET，从高电压源向Nch MOS FET的漏极导入高电压，并且向栅极施加规定电压值的偏置电压，通过光电耦合器对源极进行电流控制。
再有，本发明的特征在于，在上述高电压输出放大器中，输出级电路具备正侧输出级电路和负侧输出级电路，光电耦合器也具备正侧光电耦合器和负侧光电耦合器，正侧输出级电路的高电压放大器从高电压源将正高电压导入至Nch MOS FET的漏极，并且向栅极施加规定电压值的正偏置电压，通过正侧光电耦合器对源极进行电流控制，负侧输出级电路的高电压放大器从高电压源将负高电压导入至Nch MOS FET的源极，并且向栅极施加规定电压值的负偏置电压，通过负侧光电耦合器对源极进行电流控制。
还有，本发明的特征在于，正侧输出级电路的高电压放大器与负侧输出级电路的高电压放大器分别将所述Nch MOS FET作为第一Nch MOS FET，设置第二Nch MOS FET，并将该第二Nch MOS FET的漏极连接于第一Nch MOS FET的源极，向正侧的第二Nch MOS FET的栅极施加正的规定电压值的偏置电压，向负侧的第二Nch MOS FET的栅极施加负的规定电压值的偏置电压，通过正侧光电耦合器对正侧的第二Nch MOSFET的源极进行电流控制，通过负侧光电耦合器对负侧的第二Nch MOSFET的源极进行电流控制。
再者，本发明的特征在于，在上述高电压输出放大器中，设置降低正侧输出级电路的第一Nch MOS FET的栅极和负侧输出级电路的第一NchMOS FET的栅极的阻抗使得这些Nch MOS FET虚拟地通过栅极接地进行动作的单元。
另外，本发明的特征在于，在上述高电压输出放大器中，作为使Nch MOS FET虚拟地通过栅极接地进行动作的单元，在正侧输出级电路的第一Nch MOS FET的栅极和负侧输出级电路的第一Nch MOS FET的栅极之间，连接了规定电容值的电容器与规定电阻值的电阻器的串联电路。
此外，本发明的特征在于，在上述高电压输出放大器中，光电耦合器根据输出电流值的大小而设置多个，使该多个光电耦合器的受光侧的输出电流合流，通过合流后的输出电流对第二Nch MOS FET的源极进行电流控制。
再有，本发明是一种高电压输出放大器，具备：具备低电压放大器的输入级电路；具备高电压放大器的输出级电路；以及介于输入级电路与输出级电路之间的光电耦合器，通过低电压放大器将输入信号放大，使放大后的信号经过光电耦合器后导入至高电压放大器并进行放大且从输出端输出放大后的信号，高电压输出放大器的特征在于，输出级电路具备正侧输出级电路和负侧输出级电路，并且光电耦合器也具备正侧光电耦合器和负侧光电耦合器，各个输出级电路的高电压放大器具备N级的Nch MOS FET，对某一级的Nch MOSFET的源极和次级的Nch MOS FET的漏极进行连接使得将第一级的Nch MOS FET的源极与第二级的Nch MOS FET的漏极连接，正侧输出级电路的高电压放大器的N级的Nch MOS FET的源极经过电阻器后连接于负侧输出级电路的高电压放大器的第一级的Nch MOS FET的漏极，从正高压电源将规定的正高电压值的电压导入至正侧输出级电路的高电压放大器的第一级的Nch MOS FET的漏极，并且向各级Nch MOS FET的栅极施加规定的正电压值的栅极电压，从负高压电源将规定的负高压值的电压导入至负侧输出级电路的高电压放大器的第N级的Nch MOS FET的源极，并且向各级Nch MOS FET的栅极施加规定的负电压值的栅极电压，通过正侧光电耦合器对正侧输出级电路的第N级的Nch MOS FET的源极进行电流控制，通过负侧光电耦合器对负侧输出级电路的第N级的Nch MOS FET的源极进行电流控制。
还有，本发明的特征在于，在上述高电压输出放大器中，按照正侧输出级电路的高电压放大器的第一级的Nch MOS FET的栅极和负侧输出级电路的高电压放大器的第N-1级的Nch MOS FET的栅极、正侧输出级电路的高电压放大器的第二级的Nch MOS FET的栅极和负侧输出级电路的高电压放大器的第N-2级的Nch MOS FET的栅极、……正侧输出级电路的高电压放大器的第N-1级的Nch MOS FET的栅极和负侧输出级电路的高电压放大器的第一级的Nch MOS FET的栅极的顺序，经过规定电容值的电容器连接了正侧输出级电路的高电压放大器的各Nch MOS FET的栅极和负侧输出级电路的高电压放大器的各Nch MOS FET的栅极。
再者，本发明的特征在于，在上述高电压输出放大器中，将电阻器串联地连接到对正侧输出级电路的高电压放大器的Nch MOS FET的栅极和所述负侧输出级电路的高电压放大器的Nch MOS FET的栅极进行连接的电容器。
另外，本发明是一种一种高电压输出放大器，具备：具备低电压放大器的输入级电路；具备高电压放大器的输出级电路；以及介于输入级电路与输出级电路之间的光电耦合器，通过低电压放大器将输入信号放大，并将放大后的信号经过光电耦合器后导入至高电压放大器并进行放大且从输出端输出放大后的信号，高电压输出放大器的特征在于，输出级电路具备配置在正侧的一个或者多个正侧输出级电路和配置在负侧的一个或者多个负侧输出级电路，正侧输出级电路与负侧输出级电路的高电压放大器至少具备第一Nch MOSFET和第二Nch MOS FET，该第一Nch MOS FET的源极连接于第二Nch MOS FET的漏极，正侧输出级电路的高电压放大器的第二Nch MOS FET的源极经过电阻器后连接于负侧输出级电路的高电压放大器的第一Nch MOS FET的漏极，从高压电源将正的规定电压值的电压导入至正侧输出级电路的高电压放大器的第一Nch MOS FET的漏极，并且向第一Nch MOS FET的栅极和第二Nch MOS FET的栅极分别施加正的规定电压值的偏置电压，从高压电源将负的规定电压值的电压导入至负侧输出级电路的高电压放大器的第二Nch MOS FET的源极，并且向第一Nch MOS FET的栅极和第二Nch MOS FET的栅极分别施加负的规定电压值的偏置电压，通过正侧光电耦合器对正侧输出级电路的高电压放大器的第二Nch MOS FET的源极进行电流控制，通过负侧光电耦合器对负侧输出级电路的第二Nch MOS FET的源极进行电流控制。
此外，本发明的特征在于，在上述高电压输出放大器中，至少经过规定电容值的电容器连接了所述正侧输出级电路的高电压放大器的第一Nch MOS FET的栅极和所述负侧输出级电路的高电压放大器的第一NchMOS FET的栅极。
再有，本发明的特征在于，在上述高电压输出放大器中，将规定电阻值的电阻器串联地连接到被连接在正侧输出级电路的第一Nch MOS FET的栅极与负侧输出级电路的第一Nch MOS FET的栅极之间的电容器。
根据本发明，因为通过光电耦合器对Nch MOS FET的源极进行电流控制，所以不同于现有技术中的那种高电压输出放大器那样对栅极进行控制的方式，在该部分不需要高价且高耐压的DC/DC变换器，可获得高电压输出放大器的电路结构被简化且可实现低价的效果。
还有，根据本发明，输出级电路具备正侧输出级电路和负侧输出级电路，光电耦合器也具备正侧光电耦合器和负侧光电耦合器，正侧输出级电路的高电压放大器通过正侧光电耦合器对Nch MOS FET的源极进行电流控制，负侧输出级电路的高电压放大器通过负侧光电耦合器对Nch MOSFET的源极进行电流控制，因此能提供一种能输出正电压、负电压、正负电压的电路结构简单且能大幅地抑制功耗的高电压输出放大器。
另外，根据本发明，正侧输出级电路的高电压放大器与负侧输出级电路的高电压放大器将第二Nch MOS FET的漏极连接于第一Nch MOS FET的源极，分别通过正侧光电耦合器或者负侧光电耦合器对第二Nch MOS FET的源极进行电流控制，因此能提供一种光电耦合器对低阻抗的Nch MOS FET的源极进行电流控制、与光电耦合器的组合被优化并且宽频带的高电压输出放大器。
此外，根据本发明，由于经过规定电容值的电容器来连接正侧输出级电路的第一Nch MOS FET的栅极和负侧输出级电路的第一Nch MOSFET的栅极，故这些正负侧的第一NchMOS FET虚拟地被栅极接地，如后面所详述的那样其性能得到大幅地改善。
再者，根据本发明，根据输出电流值的大小而设置多个光电耦合器，使该多个光电耦合器的受光侧的输出电流合流，利用合流后的输出电流对第二Nch MOS FET的源极进行电流控制，从而能提供容易应对输出电流的增加的高电压输出放大器。
附图说明
图1是表示现有技术中的旁路型正电压输出的高电压输出放大器的电路结构的图。
图2是表示本发明所涉及的高电压输出放大器的电路结构例的图。
图3是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图4是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图5是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图6是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图7是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图8是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图9是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图10是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图11是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图12是表示本发明所涉及的高电压输出放大器的正弦波的响应波形的图。
图13是表示本发明所涉及的高电压输出放大器的电路结构例的图。
图14是表示本发明所涉及的高电压输出放大器的电路结构例的图。
图15是表示本发明所涉及的高电压输出放大器的电路结构例的图。
图16是表示本发明所涉及的高电压输出放大器的电路结构例的图。
图17是表示本发明所涉及的高电压输出放大器的电路结构例的图。
图18是表示本发明所涉及的高电压输出放大器的电路结构例的图。
符号说明
C1，C2，C3，C4，C101，C151，C152，C201，C301，C351，C401，C501：电容器
D1，D2，D3，D4：二极管
D101，D102，D103，D201，D202，D203，D301，D302，D303，D401，D402，D403：齐纳二极管
+HVps：高电压正电源
-HVps：高电压负电源
Q101，Q102，Q103，Q201，Q202，Q203，Q301，Q302，Q401，Q402：Nch MOS FET(负沟道金属氧化膜半导体场效应晶体管)
R1，R2，R3，R4，R5，R6，R7，R8，R9，R10，R11，R12，R13，R101，R102，R103，R104，R105，R106，R107，R108，R151，R152，R201，R202，R203，R204，R205，R206，R207，R208，R301，R302，R303，R304，R305，R307，R308，R351，R352，R401，R402，R403，R404，R405，R407，R408，R501：电阻器
L：负载
lout：输出线
U1：运算放大器
U101，U102，U103，U201，U202，U203，U301，U401：光电耦合器
+V：低电压正电源
-V：低电压负电源
具体实施方式
以下，对本发明的实施方式进行说明。图2是表示本发明所涉及的高电压输出放大器的电路结构的图。该高电压输出放大器是能够实现高电压正输出与高电压负输出的高电压输出放大器，在输出级的正侧(图2的上侧)具备源极与漏极被连接的一对Nch MOSFETQ101和Nch MOS FETQ102，在输出级的负侧(图2的下侧)具备源极与漏极被连接的一对Nch MOS FETQ201和Nch MOS FETQ202，且输出级仅由Nch MOS FET的半导体元件构成。通过光电耦合器U10I与光电耦合器U201，对输出级的Nch MOS FETQ102和Nch MOS FETQ202各自的源极(非栅极)进行电流控制。另外，+HVps表示正的高电压正电源(例如+3100V)，-HVps表示负的高电压负电源(例如-3100V)，+V表示正的低电压正电源(例如+15V)，-V表示负的低电压负电源(例如-15V)。
输出级的正侧的Nch MOS FETQ101的漏极经过模拟用的电阻器R105(例如1Ω)后与高电压正电源+HVps连接，其源极与Nch MOS FETQ102的漏极连接。在Nch MOS FETQ101的源极与栅极之间连接有齐纳二极管D101(阴极为栅极，阳极为源极)。Nch MOS FETQ102的源极经过电阻器R103(例如100Ω)后被连接于连接了光电耦合器U101的两输出端的电阻器R104的一端，该电阻器R104(例如7.5kΩ)的另一端与输出线lout连接。输出线lout经过模拟用的电阻器R152(例如1Ω)后与作为负载L的电阻量的电阻器R501及作为电容量的电容器C501连接。
输出级的负侧的Nch MOS FETQ201的漏极与所述输出线lout连接，其源极与NchMOS FETQ202的漏极连接。Nch MOS FETQ202的源极与电阻器R203(例如100Ω)的一端连接，该电阻器R203的另一端与连接了光电耦合器U201的两输出端的电阻器R204(例如7.5kΩ)的一端连接。该电阻器R204的另一端经过模拟用的电阻器R205(例如1Ω)后与高电压负电源-HVps连接。
电阻器R101(例如3000kΩ)的一端与所述Nch MOS FETQ101的漏极连接，另一端连接于一端被连接到Nch MOS FETQ101的栅极的模拟用的电阻器106(例如1Ω)的另一端和电阻器R102(例如3000kΩ)的一端。电阻器R102的另一端、Nch MOS FETQ102的栅极以及电容器C101(例如10μF)的一端与齐纳二极管D102的阴极端相互连接。再有，电容器C101的另一端、齐纳二极管D102的阳极端、Nch MOS FETQ201的漏极和电阻器R201(例如3000kΩ)的一端被连接于所述输出线lout。
电阻器R201的另一端、一端被连接到Nch MOS FETQ201的栅极的模拟用的电阻器R206(例如1Ω)的另一端以及电阻器R202(例如3000kΩ)的一端相互被连接。电阻器R202的另一端、Nch MOS FETQ202的栅极、齐纳二极管D202的阴极端和电容器C201(例如10μF)的一端相互被连接。齐纳二极管D202的阳极端和电容器C201的另一端经过所述模拟用的电阻器R205(例如1Ω)后与高压负电源-HVps连接。在Nch MOS FETQ201的源极与栅极之间连接有齐纳二极管D201(阴极为栅极，阳极为源极)。
另外，电容器C201的另一端与齐纳二极管D202的阳极如上述那样经过电阻器R205后与高压负电源-HVps连接。Nch MOS FETQ101的栅极和Nch MOS FETQ201的栅极经过电容器C151(例如1000pF)与电阻器R151(例如100Ω)的串联电路后相互被连接。
在高电压输出放大器的输入级具备运算放大器U1、光电耦合器U101、光电耦合器U201。该运算放大器U1的输出端经过电阻器R5(例如470Ω)后与光电耦合器U101的输入端连接，并且经过电阻器R6(例如470Ω)后与光电耦合器U201的输入端连接。光电耦合器U101的两输出端(光电晶体管的集电极与发射极)被连接于所述输出级的电阻器R104(例如7.5kΩ)的两端，光电耦合器U201的两输出端(光电晶体管的集电极与发射极)被连接于所述输出级的电阻器R204(例如7.5kΩ)的两端。再有，高电压输出放大器的输出经过将电阻器R4与电容器C4的并联电路、电阻器R3与电容器C3的并联电路以及电阻器R2与电容器C2的并联电路串联地连接而成的串联电路后被反馈至运算放大器U1的输入部(-)。
上述Nch MOS FETQ101、Q102、Q201、Q202是高耐压Nch MOS FET，若将高电压正负电源±HVps例如设为±3100V，则该高耐压Nch MOS FET至少耐压3100V以上，从富余的角度来看需要4000V左右。齐纳二极管D102从输出电压中始终将其齐纳电压(例如10V)提供给Nch MOS FETQ102的栅极。电容器C101(例如10μF)起到消除该10V的脉动来使之稳定的作用，起到将Nch MOS FETQ102的栅极保持成低阻抗的作用。
电阻器R101与电阻器R102具有相同的电阻值(例如3000kΩ)，将高电压正电源+HVps的电压(例如+3100V)与输出线lout的输出电压(例如+10V)的差电压(例如3090V)进行分割，向Nch MOS FETQ101的栅极提供栅极电压。Nch MOS FETQ101的漏极与源极间和NchMOS FETQ102的漏极与源极间的电压分配大致相等。在输出-3000V的情况下，Nch MOSFETQ101与Nch MOS FETQ102的漏极与源极间的电压变得最大，分别约有3050V的电压。
齐纳电压约为10V的齐纳二极管D202将比高电压负电源-HVps的电压(例如-3100V)始终高齐纳电压(10V)的电压提供给Nch MOS FETQ202的栅极。电容器C201用于消除齐纳电压10V的脉动使之稳定，因此起到将Nch MOS FETQ202的栅极保持为低阻抗的作用。电阻器R201与电阻器R202为相同的电阻值(例如3000kΩ)，利用电阻器R201与电阻器R202来分割高电压负电源-HVps的电压(严格来说是在高电压负电源-HVps的电压-3100V上相加+10V而得到的电压-3090V)和输出的差电压，向Nch MOS FETQ201的栅极提供电位。Nch MOSFETQ201的漏极与源极间以及Nch MOS FETQ202的漏极与源极间的电压分配大致相等。在输出+3000V的情况下，Nch MOS FETQ201与Nch MOS FETQ202的漏极及源极间的电压变得最大，分别约有3050V。
对于电阻器R103与电阻器R104而言，在光电耦合器U101的输出电流为0的情况下，因为将从齐纳二极管D102的齐纳电压10V减去Nch MOS FETQ102的源极与栅极之间的电压Vgs(在此设为4V)而得到的电压值6V施加在该电阻器R103与电阻器R104的串联电路的两端，所以例如，若将电阻器R103的电阻值设为100Ω，将电阻器R104的电阻值设为7.5kΩ，则在电阻器R103中流动的电流是6V/7.6kΩ≈0.8mA。该电流值成为无负载时的Nch MOSFETQ101与Nch MOS FETQ102的最少漏极电流。
对于电阻器R203与电阻器R204而言，在光电耦合器U201的输出电流为0的情况下，关于电阻器R203内流动的电流，因为将从齐纳二极管D202的齐纳电压10V中减去Nch MOSFETQ202的源极与栅极之间的电压Vgs(在此设为4V)而得到的电压值6V施加于该电阻器R203与电阻器R204的串联电路的两端，所以在该串联电路中有6V/7.6kΩ≈0.8mA的电流流动，该电流值成为Nch MOS FETQ201与Nch MOS FETQ202的最少漏极电流。
运算放大器U1的DC增益为{(R2+R3+R4)/R1}+1，例如，若设R1＝10kΩ，R2＝1000kΩ，R3＝1000kΩ，R4＝1000kΩ，则DC增益为301倍。在此利用电阻器R2、R3、R4这三个电阻器将反馈电压分割是因为利用三个电阻器，使高压的反馈电压逐渐下降。由与各电阻器R2、R3、R4并联地连接的电容器C2、C3、C4来决定本放大器的频带，在此若设为C2＝10pF，C3＝10pF，C4＝10pF，则频带是1/(2π·1000kΩ·10pF)≈16kHz。
运算放大器U1的输出经由电阻器R5后输入至光电耦合器U101，且经由电阻器R6后输入至光电耦合器U201。光电耦合器U101的受光侧的光电晶体管的集电极输出驱动(电流控制)Nch MOS FETQ102的源极，光电耦合器U201的受光侧的光电晶体管的集电极输出驱动(电流控制)Nch MOS FETQ202的源极。在此，光电耦合器U101起到分离在高电压正电源+HVps的高压正电压(+3100V以上)下工作的高电压电路和在低压正电源+V的低正电压(+15V)下工作的低压电路的作用，光电耦合器U201起到分离在高电压负电源-HVps的高电压负电压(-3100V以下)下工作的高压电路和在低电压负电源-V的低负电压(-15V)下工作的低压电路的作用。
本高电压输出放大器的耐压在输入输出间需要高压正电源+HVps的高压正电压(在此为+3100V)以上或高电压负电源-HVps的高压负电压(在此为-3100V)以下。在此，光电耦合器U101的受光侧的光电晶体管的集电极输出驱动Nch MOS FETQ102的低阻抗的源极，光电耦合器U201的受光侧的光电晶体管的集电极输出驱动Nch MOS FETQ202的低阻抗的源极。由此，光电耦合器U101或光电耦合器U201不会使数据表单所记载的性能降低，而是能直接反映。
在向运算放大器U1的+输入端子例如输入了+5V的电压Vin的情况下，输出为+1505V。如果将负载L的电阻器R501的电阻值例如设为100kΩ，则在该电阻器R501中流动的电流为+15.05mA。运算放大器U1的输出驱动光电耦合器U101的发光侧的发光二极管，NchMOS FETQ101与Nch MOS FETQ102进行动作，使得从高压正电源+HVps向负载L的电阻器R501供给该+15.05mA的电流。再有，在向运算放大器U1的+输入端子输入了例如-5V的电压的情况下，输出变为-1505V，在负载L的电阻器R501中流动的电流为-15.05mA。运算放大器U1驱动光电耦合器U201的发光侧的发光二极管，Nch MOS FETQ201与Nch MOS FETQ202进行动作，使得从高压负电源-HVps将该-15.05mA吸收到负载L的电阻器R501中。
另外，连接在光电耦合器U101及U201的输入的二极管D1及D2分别用于保护光电耦合器U101及U201的发光侧的发光二极管不受相反方向的输入电压的影响，而且不会通过施加在相反方向上的电压使发光二极管发光。还有，连接在运算放大器U1的(-)输入端子上的二极管D3、D4用于保护(-)输入端子不受过电压输入的影响。再有，连接在Nch MOS FETQ101及Nch MOS FETQ201的源极与栅极之间的齐纳二极管D101及D201用于在分别向Nch MOSFETQ101及Nch MOS FETQ201输入了过电压时保护栅极。另外，电阻器R7及电阻器R8是减小零交叉的失真的元件。
连接在Nch MOS FETQ101的栅极与Nch MOS FETQ201的栅极之间的电容器C151是用于引出本高电压输出放大器的特性的重要的电容器。在输出电压下降的情况下，Nch MOSFETQ101进行动作使得漏极中流动的电流减少，栅极与源极之间的电压变小。也就是说，释放Nch MOS FETQ101的栅极所蓄积的电荷。另一方面，Nch MOS FETQ201进行动作使得漏极中流动的电流增加，栅极与源极之间的电压增大。也就是说，进行吸收使得在Nch MOSFETQ201的栅极蓄积电荷。在输出电压上升的情况下，上述的动作相反。
上述高电压输出放大器中，例如在高压正电源+HVps的电压为3100V、高压负电源-HVps的电压为-3100V，输出电压为+1000V的情况下，
Nch MOS FETQ101的栅极电压VQ101-G为：
(3100V-1000V-10V)/2+1000V+10V＝2055V
Nch MOS FETQ201的栅极电压VQ201-G为：
1000V-(3100V+1000V-10V)/2＝-1045V。
因此，电容器C151的两端的电压VC151为：
2055V-(-1045)＝3100V。
再有，输出电压为-1000V的情况下，
Nch MOS FETQ101的栅极电压VQ101-G为：
3100V-{3100V-(-1000V)-10V}/2＝1055V
Nch MOS FETQ201的栅极电压VQ201-G为：
-1000V-(3100V-1000V-10V)/2＝-2045V。
因此，电容器C151的两端的电压VC151为：
1055V-(-2045V)＝3100V。
根据上述结果可知，电容器C151的两端电压与输出电压无关地始终恒定。电容器C151由于对该高电压输出放大器的电路理想地工作时的电压分布未造成影响，因此将电容器C151插入Nch MOS FETQ101的栅极与Nch MOS FETQ201的栅极之间完全没有问题。相反，电容器C151起到用于抑制两端的电压变动使得本高电压输出放大器的电路接近理想的工作状态的重要作用。在此，电容器C151的电容值的目标为Nch MOS FETQ101与Nch MOSFETQ201的栅极的输入电容的数倍程度以上。
进一步进行说明的话，在图2所示的电路理想地工作的情况下，相对于任意的输出电压，Nch MOS FETQ101的栅极电压VQ101-G为：
VQ101-G＝(+HVps-VOUT-VD102)/2+VOUT+VD102
＝(+HVps+VOUT+VD102)/2
Nch MOS FETQ201的栅极电压VQ201-G为：
VQ201-G＝VOUT-{VOUT-(-HVps)-VD202}/2
＝{(-HVps)+VOUT+VD202}/2
因此，C151的两端的电压+VC151为：
VC151＝VQ101-G-VQ201-G
＝(+HVps+VOUT+VD102)/2-{(-HVps)+VOUT+VD202}/2
＝+HVps/2-(-HVps)/2＝3100V。
根据该结果也可知，电容器C151的两端电压与输出电压无关地始终恒定。
根据以上事实，Nch MOS FETQ101与Nch MOS FETQ201的电荷的移动相耳相反。也就是说，Nch MOS FETQ101的栅极与Nch MOS FETQ201的栅极相互满足电荷的供需关系。连接在Nch MOS FETQ101的栅极与Nch MOS FETQ201的栅极之间的电容器C151实现该目的。即，电容器C151降低Nch MOS FETQ101的栅极和Nch MOS FETQ201的栅极的阻抗，使这些NchMOS FET虚拟地通过栅极接地而工作。另外，对于如上述那样连接在Nch MOS FETQ101的栅极与Nch MOS FETQ201的栅极之间的电容器C151而言，Nch MOS FETQ101的栅极和Nch MOSFETQ201的栅极相互满足电荷的供需关系。这样，如果Nch MOS FETQ101的栅极和Nch MOSFETQ201的栅极相互满足电荷的供需关系，那么也可以是其他单元。也就是说，只要是降低Nch MOS FETQ101的栅极和Nch MOS FETQ201的栅极的阻抗且使这些Nch MOS FET虚拟地通过栅极接地而工作的单元即可。
如上所述，因为Nch MOS FETQ101和Nch MOS FETQ201通过栅极接地而工作，所以Nch MOS FETQ101与Nch MOS FETQ102以及Nch MOS FETQ201与Nch MOS FETQ202的动作一致，在电路动作上平衡非常好。另外，串联地与电容器C151连接的电阻器R151是用于防止Nch MOS FETQ101和Nch MOS FETQ201的栅极的不必要的振动的产生的电阻器。
另外，模拟用的电阻器R105、电阻器R205及电阻器R152在电路特性上没有特别的含义，是为了确认此处流动的电流而配置的部件。再有，二极管D1、D2用于保护光电耦合器U101、U201的发光侧二极管(LED)不受相反方向的输入电压的影响，还用于起到不会使发光二极管在施加到相反方向的电压下发光的作用。
图3～图10是表示本发明所涉及的高电压输出放大器(图2所示的电路结构的高电压输出放大器)的正弦波的响应波形的图，将输入频率设为1Hz、10Hz、100Hz、1000Hz。在此，电容器C151＝0.01pF，实质上和没有电容器C151是相同的。图中，VC151表示电容器C151的两端间的电压波形，VOUT表示输出电压波形，VQ101-G表示Nch MOS FETQ101的栅极电压波形，VQ201-G表示Nch MOS FETQ201的栅极电压波形。
图3表示将图2所示的高电压输出放大器的电容器C151的电容值设为0.01pF时的输入频率1Hz的正弦波的响应波形。在此可知：电容器C151的两端间的电压VC151大致恒定，在频率1Hz的正弦波输入下，即便在Nch MOS FETQ201的栅极和Nch MOS FETQ101的栅极之间没有电容器C151，也能大体维持高电压输出放大器的理想的动作。
图4表示电容器C151＝1000pF、频率1Hz的正弦波输入下的响应波形。在此，电容器C151的两端间的电压VC151大致恒定，在Nch MOS FETQ101的栅极电压波形VQ101-G、Nch MOSFETQ201的栅极电压波形VQ201-G中分别看不到异常。由此可知对高电压输出放大器的动作无障碍。
图5表示电容器C151＝0.01pF、频率10Hz的正弦波输入下的响应波形。在此，能看到电容器C151的两端间的电压VC151有少许的变动，但在Nch MOS FETQ101的栅极电压波形VQ101-G、Nch MOS FETQ201的栅极电压波形VQ201-G中分别都看不到异常。由此可知能大体维持高电压输出放大器的理想性的动作。
图6表示电容器C151＝1000pF、频率10Hz的正弦波输入下的响应波形。在此，能看到电容器C151的两端间的电压VC151有少许的变动，但在Nch MOS FETQ101的栅极电压波形VQ101-G、Nch MOS FETQ201的栅极电压波形VQ201-G中分别都看不到异常。由此可知能大体维持高电压输出放大器的理想性的动作。
图7表示电容器C151＝0.01pF、频率100Hz的正弦波输入下的响应波形。在此，能看到电容器C151的两端间的电压VC151有少许的变动，但可知Nch MOS FETQ101的栅极电压VQ101G和Nch MOS FETQ201的栅极电压VQ201G的相位自输出电压VOUT的相位起开始有一些偏离。
图8表示电容器C151＝1000pF、频率100Hz的正弦波输入下的响应波形。在此，能看到电容器C151的两端间的电压VC151的变动稍大。这表示，经过电容器C151后，在Nch MOSFETQ101的栅极与Nch MOS FETQ201的栅极之间有电荷的移动。如果增大电容器C151的电容值，那么该变动会变小。在此可知，即便是频率100Hz的输入，Nch MOS FETQ101的栅极电压VQ101G与Nch MOS FETQ201的栅极电压VQ201G的相位也和输出电压VOUT的相位大致一致。
图9表示电容器C151＝0.01pF、频率1000Hz的正弦波输入的响应波形。在此，能看到电容器C151的两端间的电压VC151有大的变动。这是因为，由于电容器C151的电容值是0.01pF(实质上与未安装电容器C151相同)，所以在Nch MOS FETQ101的栅极与Nch MOSFETQ201的栅极之间，电荷向栅极输入电容的移动(充电/放电)无法顺畅地进行。再有，在频率1000Hz的输入下，可知Nch MOS FETQ101的栅极电压VQ101G和Nch MOS FETQ201的栅极电压VQ201G的相位从输出电压VOUT的相位起有较大程度的偏离。
图10表示电容器C151＝1000pF、频率1000Hz的正弦波输入下的响应波形。在此，能看到电容器C151的两端间的电压VC151有少许的变动，但与电容器C151＝0.01pF时相比，变动幅度大幅地减少。还有，在频率1000Hz下，也可知Nch MOS FETQ101的栅极电压VQ101G与NchMOS FETQ201的栅极电压VQ201G的相位和输出电压VOUT的相位大致一致。
接下来，对Nch MOS FETQ101的栅极电流IQ101G和Nch MOS FETQ201的栅极电流IQ201G进行说明。图11、图12是表示图2所示的电路结构的高电压输出放大器的Nch MOSFETQ101的栅极电流IQ101G的波形和Nch MOS FETQ201的栅极电流IQ201G的波形的图，表示频率1000Hz的正弦波输入下输出电压VOUT为±3000V时的情况。另外，栅极电流IQ101G、IQ201G是右刻度，输出电压VOUT是左刻度。
图11表示电容器C151＝0.1pF的情况。在此，对于Nch MOS FETQ101的栅极电流IQ101G的路径而言，由于从图2的Nch MOS FETQ101的栅极观察电阻器R101、R102侧时的值为高阻抗，高达1500kΩ，故栅极电流IQ101G的电流波形的失真较大。再者，对于Nch MOSFETQ201的栅极电流IQ201G的路径而言，由于从Nch MOS FETQ201的栅极观察电阻器R201、R202侧时的值为高阻抗，高达1500kΩ，故栅极电流IQ201G的电流波形的失真较大。还有，输出电压VOUT的波形也没有出现失真±3000V的振幅幅度。
图12表示电容器C151＝1000pF的情况。在此，对于Nch MOSFETQ101的栅极电流IQ101G和Nch MOS FETQ201的栅极电流IQ201G的电流方向来说，流入栅极的方向为正。Nch MOSFETQ101的栅极电流IQ101G比输出电压VOUT超前90度相位，但这是正常的，Nch MOS FETQ201的栅极电流IQ201G比输出电压VOUT滞后90度相位，但这是正常的。另外，Nch MOS FETQ101的栅极电流IQ101G和Nch MOS FETQ201的栅极电流IQ201G的振幅幅度相同，相位差为180度(反转关系)。
在Nch MOS FETQ101的栅极电流IQ101G为正的半周期(向栅极的输入电容充电电荷)时，Nch MOS FETQ201的栅极电流IQ201G处于负的半周期(从栅极的输入电容对电荷进行放电)。在Nch MOS FETQ101的栅极电流IQ101G处于负的半周期时，电流的流动(电荷的移动)相反。这表示电荷经过电容器C151后在Nch MOS FETQ101的栅极与Nch MOS FETQ201的栅极之间移动。
在Nch MOS FETQ101的栅极电流IQ101G和Nch MOS FETQ201的栅极电流IQ201G交叉并变为0时，输出电压VOUT的值(绝对值)达到最大。也就是说，在Nch MOS FETQ101与Nch MOSFETQ201的栅极间的电荷的移动结束了的时间点，输出电压VOUT的绝对值变为最大。在进行动作使得Nch MOS FETQ101的电流增加的情况下，向Nch MOS FETQ101的栅极的输入电容充电电荷(电流为正)。此时，因为Nch MOS FETQ201工作使得电流减少，所以进行动作使得向Nch MOS FETQ201的输入电容对电荷进行放电(电流为负)。连接在Nch MOS FETQ101的栅极与Nch MOS FETQ201的栅极之间的电容器C151起到用于进行电荷的收放的沟道的作用，使Nch MOS FETQ101与Nch MOS FETQ201的共生关系成立。
图13是表示本发明所涉及的高电压输出放大器的变形例的正输出高电压放大器的电路结构例的图。在该图中，与图2相同的符号所表示的部分表示相同部件。另外，在之后说明的图14至图18中也是同样的。图13所示的正输出高电压放大器的电路结构和图2的不同之处在于，将图2的高电压正电源+HVps的电压换为+6100V，将高电压负电源-HVps换为低电压负电源-V(-15V)。并且，在图2的高电压放大器中，正电压、负电压及正负电压的输出电压VOUT都是可能的，相对于此在图13的高电压输出放大器中，只有正的输出电压VOUT。其他电路结构及动作等和图2的电路大致相同，因此省略其说明。
图14是表示本发明所涉及的高电压输出放大器的变形例的负输出高电压放大器的电路结构例的图。图14所示的负输出高电压放大器的电路结构和图2的不同之处在于，将图2的高电压正电源+HVps换为低电压正电源+V(+15V)，将高电压负电源-HVps换为-6100V，输出电压VOUT只有负。其他电路结构及动作等和图2的电路大致相同，因此省略其说明。
图15是本发明所涉及的高电压输出放大器的变形例。图15所示的高电压输出放大器的电路结构和图2的不同之处在于，将正侧及负侧的Nch MOS FET设为三级结构。即，在正侧配置Nch MOS FETQ101、Nch MOS FETQ102及Nch MOS FETQ103，在负侧配置Nch MOSFETQ201、Nch MOS FETQ202及Nch MOS FETQ203。并且，将正侧的Nch MOS FETQ101的源极和Nch MOS FETQ102的漏极连接，将Nch MOS FETQ102的源极和Nch MOS FETQ103的漏极连接，进一步将负侧的Nch MOS FETQ201的源极和Nch MOS FETQ202的漏极连接，将Nch MOSFETQ202的源极和Nch MOS FETQ203的漏极连接。
再者，在正侧的Nch MOS FETQ102的栅极和Nch MOS FETQ103的栅极之间连接电阻器R103，将Nch MOS FETQ103的源极经过电阻器R104后连接于电阻器R105的一端，将电阻器R105的另一端连接于输出线lout，并且该电阻器R105被连接在光电耦合器U101的两输出端。进一步，将齐纳二极管D103的阴极端、电容器C101的一端和Nch MOS FETQ103的栅极连接，将电阻器R105的另一端、齐纳二极管D103的阳极端和电容器C101的另一端连接于输出线lout。
另外，在负侧的Nch MOS FETQ202的栅极和Nch MOS FETQ203的栅极之间连接电阻器R203，将Nch MOS FETQ203的源极经过电阻器R204后连接于电阻器R205的一端，该电阻器R205被连接在光电耦合器U201的两输出端。此外，将齐纳二极管D203的阴极与电容器C201的一端连接于Nch MOS FETQ203的栅极，将电阻器R205的另一端、齐纳二极管D203的阳极和电容器C201的另一端经过模拟用的电阻器R206(例如1Ω)后连接于高电压负电源-HVps。
将电容器C151与电阻器R151的串联电路连接于正侧的Nch MOS FETQ102的栅极和负侧的Nch MOS FETQ201(不是Q202)的栅极之间，将电容器C152与电阻器R152的串联电路连接于正侧的Nch MOS FETQ101的栅极和负侧的Nch MOS FETQ202(不是Q201)的栅极之间。由此，被连接在Nch MOS FETQ102的栅极和Nch MOS FETQ201的栅极之间的电容器C151及被连接在Nch MOS FETQ101的栅极和Nch MOS FETQ202的栅极之间的电容器C152起到用于进行电荷的收放的沟道的作用，使Nch MOS FETQ102与Q201、Nch MOS FETQ101与Q202的共生关系成立。并且，将图2的高电压正电源+HVps的电压换为+5300V，将高电压负电源-HVps的电压换为-5300V。通过采用上述那样的结构，能进一步实现高压的高电压输出放大器。另外，通过将Nch MOS FET的级数设为四级以上，从而也能进一步实现高压的高电压输出放大器。
例如，在将Nch MOS FET设为五级，在正侧配置Nch MOS FETQ101、Q102、Q103、Q104、Q105，在负侧配置Nch MOS FETQ201、Q202、Q203、Q204、Q205的情况下，与图15对应地，在正侧相对于Nch MOS FETQ101、Q102、Q103、Q104的栅极，在负侧使Nch MOS FETQ204、Q203、Q202、Q201对应，在其栅极与栅极之间连接电容器C与电阻器R的串联电路，从而还能够实现超高电压输出放大器。
图16是本发明所涉及的高电压输出放大器的变形例。图16所示的高电压放大器的电路结构和图2的不同之处在于，将正侧及负侧的Nch MOS FET设为一级结构，即在正侧设置一个Nch MOS FETQ102，在负侧设置一个Nch MOS FETQ202。并且，将图2的高电压正电源+HVps的电压换为+1600V，将高电压负电源-HVps的电压换为-1600V。
将Nch MOS FETQ102的漏极经过模拟用的电阻器R104后连接于高电压正电源+HVps，并在Nch MOS FETQ102的漏极与栅极之间连接电阻器R101。将Nch MOS FETQ102的源极经过电阻器R102(例如100Ω)后连接于电阻器R103(例如7.5kΩ)的一端，该电阻器R103被连接在光电耦合器U101的输出的两端。将齐纳二极管D101的阴极与电容器C101的一端连接，并将齐纳二极管D101的阳极、电容器C101的另一端和电阻器R103的另一端连接于输出线lout。
将Nch MOS FETQ202的源极经过电阻器R202(例如100Ω)后连接于电阻器R203(例如7.5kΩ)的一端，该电阻器R203被连接在光电耦合器U201的输出端。Nch MOS FETQ202的栅极经过电阻器R201后连接于所述输出线lout，齐纳二极管D201的阴极和电容器C201的一端连接于Nch MOS FETQ202的栅极。齐纳二极管D201的阳极端、电容器C201的另一端和所述电阻器R203的另一端经过模拟用的电阻器R204后连接于负高压电源-HVps。
图17是本发明所涉及的高电压输出放大器的变形例。图17所示的高电压输出放大器的电路结构和图2的不同之处在于，为了使正侧及负侧的输出电流增加，将正侧的光电耦合器设为光电耦合器U101、U102、U103这三个，将负侧的光电耦合器设为光电耦合器U201、U202、U203这三个。将运算放大器U1的输出经过电阻器R5(例如470Ω)后串联地输入至正侧的光电耦合器U103、U102的发光侧的发光二极管，并且经过电阻器R10(例如100Ω)后输入至光电耦合器U101的发光侧的发光二极管。另外，将运算放大器U1的输出经过电阻器R6(例如470Ω)后串联地输入至负侧的光电耦合器U203、U202的发光侧的发光二极管，并且经过电阻器R11后输入至光电耦合器U201的发光侧的发光二极管。
并且，使正侧的光电耦合器U101、U102、U103的各个受光侧的光电晶体管的集电极电流合流后导入至电阻器R104，并且使负侧的光电晶体管的集电极电流合流后导入至电阻器R204。由此，能够使正侧及负侧的输出电流增加。另外，当然光电耦合器的个数并不限于此。
图18是本发明所涉及的高电压输出放大器的变形例。图18所示的高电压输出放大器的电路结构和图2的不同之处在于，为了使正侧及负侧的输出电流增加，在正侧与负侧分别设置了两个包括图2的光电耦合器在内的输出级的Nch MOS FET的放大电路。即，在正侧并联地配置具备光电耦合器U101、Nch MOS FETQ101及Nch MOS FETQ102的放大电路MP1和具备光电耦合器U301、Nch MOS FETQ301及Nch MOS FETQ302的放大电路MP2，在负侧并联地配置具备光电耦合器U201、Nch MOS FETQ201及Nch MOS FETQ202的放大电路MN1和具备光电耦合器U401、Nch MOS FETQ401及Nch MOS FETQ402的放大电路MN2。
输入级的运算放大器U1的输出经过电阻器R107(例如470Ω)及电阻器R307(例如470Ω)后被输入至正侧的光电耦合器U101及U301的发光侧的发光二极管，并且经过电阻器R207(例如470Ω)及电阻器R407(例如470Ω)后被输入至负侧的光电耦合器U201及U401的发光二极管。光电耦合器U101及U301的受光侧的光电晶体管的集电极电流分别被导入至电阻器R104及电阻器R304，且分别经过电阻器R103及电阻器R303后对放大电路MP1的Nch MOSFETQ102及放大电路MP2的Nch MOS FETQ302的源极进行电流控制。同样地，光电耦合器U201及U401的受光侧的光电晶体管的集电极电流分别经过电阻器R204及电阻器R404后对放大电路MN1的Nch MOS FETQ202及放大电路MN2的Nch MOS FETQ402的源极进行电流控制。
上述正侧的放大电路MP1和负侧的放大电路MN1的输出经过模拟用的电阻器R152后从输出线lout被供给到负载L。再有，正侧的放大电路MP2与负侧的放大电路MN2的输出经过模拟用的电阻器R352后从输出线lout被供给到负载L。这样，通过将与图2所示的电路结构大致相同的高电压输出放大器设为在正侧与负侧分别各配置了两个的结构的高电压输出放大器，从而能够增加输出电流，并且损耗被分散，因此散热处理变得容易。
由此，能够使正侧及负侧的输出电流增加。另外，由正侧及负侧的输出级的NchMOS FET构成的电路并不限于两个电路，当然也可以是两个以上的多级。由此，能够进一步分散损耗，并且散热处理变得容易。
以上，虽然对本发明的实施方式的例子进行了说明，但本发明并不限于上述实施例，能够在权利要求书及说明书与附图所记载的技术思想的范围内实施各种变形。

Claims (12)

1.一种高电压输出放大器，具备：具备低电压放大器的输入级电路；具备高电压放大器的输出级电路；以及介于所述输入级电路与所述输出级电路之间的光电耦合器，通过所述低电压放大器将输入信号放大，将放大后的信号经过所述光电耦合器后导入至所述高电压放大器并进行放大且从输出端输出放大后的信号，所述高电压输出放大器的特征在于，
所述高电压放大器具备至少一个Nch MOS FET，
从高电压源向所述Nch MOS FET的漏极导入高电压，并且向栅极施加规定电压值的偏置电压，通过所述光电耦合器对源极进行电流控制。
2.根据权利要求1所述的高电压输出放大器，其特征在于，
所述输出级电路具备正侧输出级电路和负侧输出级电路，所述光电耦合器也具备正侧光电耦合器和负侧光电耦合器，
所述正侧输出级电路的高电压放大器从所述高电压源将正高电压导入至所述Nch MOSFET的漏极，并且向栅极施加规定电压值的正偏置电压，通过所述正侧光电耦合器对源极进行电流控制，
所述负侧输出级电路的高电压放大器从所述高电压源将负高电压导入至所述Nch MOSFET的源极，并且向栅极施加规定电压值的负偏置电压，通过所述负侧光电耦合器对源极进行电流控制。
3.根据权利要求2所述的高电压输出放大器，其特征在于，
所述正侧输出级电路的高电压放大器与所述负侧输出级电路的高电压放大器分别将所述Nch MOS FET作为第一Nch MOS FET，设置第二Nch MOS FET，并将该第二Nch MOS FET的漏极连接于所述第一Nch MOS FET的源极，
向正侧的所述第二Nch MOS FET的栅极施加正的规定电压值的偏置电压，向负侧的所述第二Nch MOS FET的栅极施加负的规定电压值的偏置电压，
通过所述正侧光电耦合器对正侧的所述第二Nch MOS FET的源极进行电流控制，通过所述负侧光电耦合器对负侧的所述第二Nch MOS FET的源极进行电流控制。
4.根据权利要求3所述的高电压输出放大器，其特征在于，
设置降低所述正侧输出级电路的第一Nch MOS FET的栅极和所述负侧输出级电路的第一Nch MOS FET的栅极的阻抗使得这些Nch MOS FET虚拟地通过栅极接地进行动作的单元。
5.根据权利要求4所述的高电压输出放大器，其特征在于，
作为使所述Nch MOS FET虚拟地通过栅极接地进行动作的单元，在所述正侧输出级电路的第一Nch MOS FET的栅极和所述负侧输出级电路的第一Nch MOS FET的栅极之间，连接了规定电容值的电容器与规定电阻值的电阻器的串联电路。
6.根据权利要求1至5中任一项所述的高电压输出放大器，其特征在于，
所述光电耦合器根据所述输出电流值的大小而设置多个，使该多个光电耦合器的受光侧的输出电流合流，通过合流后的输出电流对所述第二Nch MOS FET的源极进行电流控制。
7.一种高电压输出放大器，具备：具备低电压放大器的输入级电路；具备高电压放大器的输出级电路；以及介于所述输入级电路与所述输出级电路之间的光电耦合器，通过所述低电压放大器将输入信号放大，使放大后的信号经过所述光电耦合器后导入至所述高电压放大器并进行放大且从输出端输出放大后的信号，所述高电压输出放大器的特征在于，
所述输出级电路具备正侧输出级电路和负侧输出级电路，并且所述光电耦合器也具备正侧光电耦合器和负侧光电耦合器，
各个所述输出级电路的所述高电压放大器具备N级的Nch MOS FET，对某一级的NchMOS FET的源极和次级的Nch MOS FET的漏极进行连接使得将第一级的Nch MOS FET的源极与第二级的Nch MOS FET的漏极连接，
所述正侧输出级电路的高电压放大器的N级的Nch MOS FET的源极经过电阻器后连接于所述负侧输出级电路的高电压放大器的第一级的Nch MOS FET的漏极，
从正高压电源将规定的正高电压值的电压导入至所述正侧输出级电路的高电压放大器的第一级的Nch MOS FET的漏极，并且向各级Nch MOS FET的栅极施加规定的正电压值的栅极电压，
从负高压电源将规定的负高压值的电压导入至所述负侧输出级电路的高电压放大器的第N级的Nch MOS FET的源极，并且向各级Nch MOS FET的栅极施加规定的负电压值的栅极电压，
通过所述正侧光电耦合器对所述正侧输出级电路的第N级的Nch MOS FET的源极进行电流控制，通过所述负侧光电耦合器对所述负侧输出级电路的第N级的Nch MOS FET的源极进行电流控制。
8.根据权利要求7所述的高电压输出放大器，其特征在于，
按照所述正侧输出级电路的高电压放大器的第一级的Nch MOS FET的栅极和所述负侧输出级电路的高电压放大器的第N-1级的Nch MOS FET的栅极、所述正侧输出级电路的高电压放大器的第二级的Nch MOS FET的栅极和所述负侧输出级电路的高电压放大器的第N-2级的Nch MOS FET的栅极、……所述正侧输出级电路的高电压放大器的第N-1级的Nch MOSFET的栅极和所述负侧输出级电路的高电压放大器的第一级的Nch MOS FET的栅极的顺序，经过规定电容值的电容器连接了所述正侧输出级电路的高电压放大器的各Nch MOS FET的栅极和所述负侧输出级电路的高电压放大器的各Nch MOS FET的栅极。
9.根据权利要求8所述的高电压输出放大器，其特征在于，
将电阻器串联地连接到对所述正侧输出级电路的高电压放大器的Nch MOS FET的栅极和所述负侧输出级电路的高电压放大器的Nch MOS FET的栅极进行连接的电容器。
10.一种高电压输出放大器，具备：具备低电压放大器的输入级电路；具备高电压放大器的输出级电路；以及介于所述输入级电路与所述输出级电路之间的光电耦合器，通过所述低电压放大器将输入信号放大，并将放大后的信号经过所述光电耦合器后导入至所述高电压放大器并进行放大且从输出端输出放大后的信号，所述高电压输出放大器的特征在于，
所述输出级电路具备配置在正侧的一个或者多个正侧输出级电路和配置在负侧的一个或者多个负侧输出级电路，
所述正侧输出级电路与所述负侧输出级电路的高电压放大器至少具备第一Nch MOSFET和第二Nch MOS FET，该第一Nch MOS FET的源极连接于所述第二Nch MOS FET的漏极，
所述正侧输出级电路的高电压放大器的第二Nch MOS FET的源极经过电阻器后连接于所述负侧输出级电路的高电压放大器的第一Nch MOS FET的漏极，
从高压电源将正的规定电压值的电压导入至所述正侧输出级电路的高电压放大器的第一Nch MOS FET的漏极，并且向第一Nch MOS FET的栅极和第二Nch MOS FET的栅极分别施加正的规定电压值的偏置电压，
从高压电源将负的规定电压值的电压导入至所述负侧输出级电路的高电压放大器的第二Nch MOS FET的源极，并且向第一Nch MOS FET的栅极和第二Nch MOS FET的栅极分别施加负的规定电压值的偏置电压，
通过所述正侧光电耦合器对所述正侧输出级电路的高电压放大器的第二Nch MOS FET的源极进行电流控制，通过所述负侧光电耦合器对所述负侧输出级电路的第二Nch MOSFET的源极进行电流控制。
11.根据权利要求10所述的高电压输出放大器，其特征在于，
至少经过规定电容值的电容器连接了所述正侧输出级电路的高电压放大器的第一NchMOS FET的栅极和所述负侧输出级电路的高电压放大器的第一Nch MOS FET的栅极。
12.根据权利要求11所述的高电压输出放大器，其特征在于，
将规定电阻值的电阻器串联地连接到被连接在所述正侧输出级电路的第一Nch MOSFET的栅极与所述负侧输出级电路的第一Nch MOS FET的栅极之间的所述电容器。
CN201910195907.0A 2018-06-20 2019-03-14 高电压输出放大器 Active CN110620557B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018117264A JP6420017B1 (ja) 2018-06-20 2018-06-20 高電圧出力増幅器
JP2018-117264 2018-06-20

Publications (2)

Publication Number Publication Date
CN110620557A true CN110620557A (zh) 2019-12-27
CN110620557B CN110620557B (zh) 2023-07-28

Family

ID=64098829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910195907.0A Active CN110620557B (zh) 2018-06-20 2019-03-14 高电压输出放大器

Country Status (3)

Country Link
US (1) US10804852B2 (zh)
JP (1) JP6420017B1 (zh)
CN (1) CN110620557B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202101918D0 (en) * 2021-02-11 2021-03-31 Micromass Ltd Power supply systems and methods
JP7440475B2 (ja) * 2021-11-05 2024-02-28 日本電子株式会社 高電圧増幅回路、及び分析装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547711A (en) * 1978-10-02 1980-04-04 Hitachi Ltd Amplifying circuit
JPH04337919A (ja) * 1991-05-15 1992-11-25 Mitsubishi Electric Corp パワー素子の過電流保護装置
US6297600B1 (en) * 1999-06-30 2001-10-02 Thomson Licensing, S.A. Blanked dynamic focus power supply transient elimination
CN2540065Y (zh) * 2001-07-21 2003-03-12 李向前 光电耦合自动恒流偏置功率放大器
JP2003114705A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd プログラマブルコントローラ
JP2004208379A (ja) * 2002-12-24 2004-07-22 Canon Inc 多出力スイッチング電源装置
CN201830210U (zh) * 2010-10-27 2011-05-11 湖南科技大学 模拟信号线性隔离放大装置
CN102195570A (zh) * 2010-02-24 2011-09-21 瑞萨电子株式会社 光放大电路和光电耦合器
US20130265110A1 (en) * 2012-04-09 2013-10-10 Keithley Instruments, Inc. High gain, high voltage power amplifier
JP2016532339A (ja) * 2013-09-30 2016-10-13 レイセオン カンパニー 高電圧広帯域幅の増幅器
CN205754222U (zh) * 2016-06-25 2016-11-30 温州亿科电子有限公司 多路放大电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418248Y2 (zh) * 1985-09-06 1992-04-23
US6307660B1 (en) * 1997-01-28 2001-10-23 Tellium, Inc. Optical receiver particularly useful for a multi-wavelength receiver array
US7454190B2 (en) * 2004-10-28 2008-11-18 Infineon Technologies Ag Receiver circuit for a receiving element
US7319220B2 (en) * 2006-03-29 2008-01-15 Mindspeed Technologies, Inc. Trans-impedance amplifier with offset current

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547711A (en) * 1978-10-02 1980-04-04 Hitachi Ltd Amplifying circuit
JPH04337919A (ja) * 1991-05-15 1992-11-25 Mitsubishi Electric Corp パワー素子の過電流保護装置
US6297600B1 (en) * 1999-06-30 2001-10-02 Thomson Licensing, S.A. Blanked dynamic focus power supply transient elimination
CN2540065Y (zh) * 2001-07-21 2003-03-12 李向前 光电耦合自动恒流偏置功率放大器
JP2003114705A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd プログラマブルコントローラ
JP2004208379A (ja) * 2002-12-24 2004-07-22 Canon Inc 多出力スイッチング電源装置
CN102195570A (zh) * 2010-02-24 2011-09-21 瑞萨电子株式会社 光放大电路和光电耦合器
CN201830210U (zh) * 2010-10-27 2011-05-11 湖南科技大学 模拟信号线性隔离放大装置
US20130265110A1 (en) * 2012-04-09 2013-10-10 Keithley Instruments, Inc. High gain, high voltage power amplifier
JP2016532339A (ja) * 2013-09-30 2016-10-13 レイセオン カンパニー 高電圧広帯域幅の増幅器
CN205754222U (zh) * 2016-06-25 2016-11-30 温州亿科电子有限公司 多路放大电路

Also Published As

Publication number Publication date
US10804852B2 (en) 2020-10-13
US20190393839A1 (en) 2019-12-26
CN110620557B (zh) 2023-07-28
JP6420017B1 (ja) 2018-11-07
JP2019220857A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
DE102007038959A1 (de) Wechselrichter
CN110620557A (zh) 高电压输出放大器
Elserougi et al. Conceptual study of a bipolar modular high voltage pulse generator with sequential charging
US4736286A (en) Switching power supply
US20090046491A1 (en) Inverter
Elgenedy et al. A modular multilevel generic pulse-waveform generator for pulsed electric field applications
RU172182U1 (ru) Импульсный преобразователь напряжения
US20030042939A1 (en) Semiconductor power converting apparatus
JP4939752B2 (ja) 多相インピーダンス変換増幅器
US10511262B2 (en) High speed, high voltage, amplifier output stage using linear or class D topology
CN105490537B (zh) 一种电源管理电路
JPH0212050B2 (zh)
CN104753475B (zh) X类放大器
Canacsinh et al. PWM voltage droop compensation for bipolar solid-state Marx generator topologies
CN105871181A (zh) 功率变换器及其功率级电路
Yue et al. Implementation of a self-balancing control for series igbts
SE412670B (sv) Elektrisk forsterkare
Retegui et al. Comparative analysis of interleaved methods for parallel full-bridge structures used in particle accelerator power supplies
CN110311550B (zh) 一种两模块isop直直变换器均压控制方法
Gräwer A multi-waveform pulsed current generator for slow kicker magnets
Biradar et al. Single Phase Hybrid Cascaded H-Bridge and Flying Capacitor Multilevel Inverter with Capacitor Voltage Balancing
US20230065567A1 (en) Current limit for charge pump boost driven class d audio amplifier
Vinh et al. Highly Efficient step-up Boost-Flyback coupled magnetic integrated converter for photovoltaic energy
Elserougi et al. A buck-boost converter-based bipolar pulse generator
WO2018200379A1 (en) Power converter predriver system with multiple power modes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant