JP2006129547A - スイッチング電源装置 - Google Patents

Abstract

【課題】 簡単な構成で、待機時における電力変換効率の向上を実現できるスイッチング電源装置を提供する。
【解決手段】 スイッチング電源装置は、供給される電圧を平滑する入力平滑コンデンサＣ１と、入力平滑コンデンサＣ１の電圧をスイッチングする主スイッチング素子１と、入力平滑コンデンサＣ１への電圧の供給のオン／オフをスイッチングするスイッチ素子１８と、出力電圧Ｖｏに応じて主スイッチング素子１を制御することにより、出力電圧Ｖｏを所定の電圧に安定化させる出力電圧制御回路２と、を備えている。通常動作時においては、スイッチ素子１８を常時オンとする一方、負荷１９の消費電力が小さくなる待機時においては、スイッチ素子のオン期間を制限して入力平滑コンデンサＣ１の電圧を小さくする。
【選択図】 図１

Description

本発明は、ＡＣ−ＤＣコンバータ等のスイッチング電源装置に関する。

複写機、プリンタ、ファックス等、待機時間の比較的長い電気機器に用いられるスイッチング電源装置において、商用交流電源を整流・平滑化して得られた直流電圧を、例えば１００ｋＨｚ（キロヘルツ）程度の高周波でスイッチングし、小型の変圧器を用いて所望の電圧に高効率で変換するようにしたスイッチング電源装置が広く用いられている。

このようなスイッチング電源装置の代表的な構成として、二次側出力電圧を電圧検出回路で検出し、その検出結果に応じて制御回路が主スイッチング素子のスイッチングパルス幅を制御することにより、所望の二次側出力電圧を得るようにしたパルス幅変調（ＰＷＭ）方式のスイッチング電源装置がある。

また、スイッチング電源装置の他の代表的な構成として、リンギングチョークコンバータ（ＲＣＣ）方式のスイッチング電源装置も広く用いられている。ＲＣＣ方式のスイッチング電源装置においては、主スイッチング素子のオン期間中に変圧器内に蓄積された励磁エネルギを、オフ期間に二次側回路に出力し、その出力終了後に変圧器の制御巻線に発生するリンギングパルスを、直流カットコンデンサを介して上記主スイッチング素子の制御端子に帰還する。この帰還電圧によって再び上記主スイッチング素子がオン起動される。

図１４は、従来の典型的なスイッチング電源装置の回路構成図である。このスイッチング電源装置は、フライバック方式のスイッチング電源装置であり、ブリッジダイオード１０４および入力平滑コンデンサＣ１０１から成る主電源回路によって、入力端子１０５ａ、１０５ｂを介して供給される商用交流電圧が整流される。この整流によって得られた直流電圧は、ハイレベル側の主電源ライン１０６とローレベル側の主電源ライン１０７との間に入力される。主電源ライン１０６、１０７間には、変圧器１０８の１次巻線Ｎ１と主スイッチング素子１０１との直列回路が接続されている。主スイッチング素子１０１は、たとえばバイポーラトランジスタや電界効果型トランジスタなどから成り、図１４の例では、電界効果型トランジスタで示している。主スイッチング素子１は、出力電圧制御回路１０２によってオン／オフ制御される。

主スイッチング素子１０１がオンすると、一次巻線Ｎ１に励磁エネルギが蓄積される。この励磁エネルギは主スイッチング素子１０１のオフ時に二次巻線Ｎ２側に誘起され、ダイオード１０９および出力平滑コンデンサＣ１０２で平滑化された後、出力端子１１１ａ、１１１ｂを介して負荷（不図示）へ出力される。

出力端子１１１ａ、１１１ｂ間の出力電圧は、分圧抵抗１１２、１１３によって分圧され、比較回路１１４の一方の入力に入力される。比較回路１１４の他方の入力には記載を省略しているが基準電圧が入力されおり、上記出力電圧の分圧値と基準電圧との比較結果が、出力電圧制御回路１０２にフィードバックされる。出力電圧制御回路１０２は、出力電圧情報を基に、主スイッチング素子１０１へ駆動信号を出力し、スイッチング電源装置の出力電圧が一定値になるよう主スイッチング素子１０１のスイッチングを制御する。

ここで、主スイッチング素子１０１のドレイン電圧を図１５（ａ）の実線２００に、主スイッチング素子１０１のドレイン電流を破線２０１に示す。主スイッチング素子１０１のゲート電圧がローレベルからハイレベルに切り換えられてから、完全に主スイッチング素子１０１がオンするまでの時間や、主スイッチング素子１０１のゲート電圧がハイレベルからローレベルに切り換えられてから、完全に主スイッチング素子１０１がオフするまでの時間はゼロではなく、オン／オフの切り換えは有限な時間をもって行われる。

従って、主スイッチング素子１０１がオン／オフ切り換えが行われる度にスイッチング損失が生じる。図１５（ｂ）の破線２０２は、主スイッチング素子１０１にて生じる電力損失の量を示している。

このようなスイッチング損失を低減して待機時の電力変換効率を改善するべく、図１４のスイッチング電源装置には発振制御回路１０３が設けられている。発振制御回路１０３は、待機時に、主スイッチング素子１０１が間欠的に、又は低周波でスイッチングするように出力電圧制御回路１０２を制御する。これにより、単位時間当たりのスイッチングの回数が減少するため、待機時の電力変換効率が改善される。

また、下記特許文献１に開示されているスイッチング電源装置においては、商用交流電源を整流した脈流電圧を、軽負荷状態には平滑しないままコンバータに供給する一方、定格負荷状態には十分な容量のコンデンサにて平滑してからコンバータに供給している。

特開平７−２８４２６９号公報

上記のように、図１４のスイッチング電源装置においては、単位時間当たりのスイッチングの回数を低減させることにより、待機時の電力変換効率が改善されている。しかしながら、スイッチング１回当たりの電力損失量は低減されていないため、待機時の電力変換効率の改善は十分とは言えない。

また、上記特許文献１に記載のスイッチング電源装置においては、待機時に上記コンバータへ印加される電圧が商用交流電圧を整流した脈流電圧であるため、コンバータへの印加電圧は部分的にしか低下しない。従って、待機時における電力変換効率の改善は十分とは言えない。

本発明は、上記の点に鑑み、簡単な構成で、待機時等の軽負荷時における電力変換効率の向上を実現するスイッチング電源装置を提供することを目的とする。

上記目的を達成するために本発明に係るスイッチング電源装置は、供給される電圧を平滑する入力平滑コンデンサと、該入力平滑コンデンサの電圧をスイッチングする主スイッチング素子と、二次側の出力電圧に応じて前記主スイッチング素子を制御することにより、前記出力電圧を所定の電圧に安定化させる出力電圧制御手段と、を備え、第１の状態と該第１の状態よりも出力電力が小さい第２の状態とを含む複数の状態にて動作するスイッチング電源装置であって、前記第２の状態にて動作するとき、前記入力平滑コンデンサの電圧を前記第１の状態にて動作するときよりも小さくする入力制御を行う入力制御手段を備えたことを特徴とする。

スイッチング電源装置においては、主スイッチング素子のオン／オフ切り換えを行う度にスイッチング損失が発生するが、上記のように構成すれば、出力電力が比較的小さい第２の状態においては、入力平滑コンデンサの電圧が第１の状態におけるものより小さくなる。これにより、スイッチング毎に発生するスイッチング損失が低減され、待機時等の軽負荷時における電力変換効率が向上する。

また、上記構成において、「入力制御」とは、“当該装置が前記第２の状態にて動作するとき、前記入力平滑コンデンサの電圧を前記第１の状態にて動作するときよりも小さくする”制御を指す。

具体的には、例えば、前記入力平滑コンデンサへの電圧の供給のオン／オフをスイッチングするスイッチ素子を更に備え、前記入力制御手段は、当該装置が前記第２の状態にて動作する場合、前記スイッチ素子のオンする時間的割合を当該装置が前記第１の状態にて動作する場合よりも小さくすることによって、前記入力制御を行うようにすればよい。

このように、スイッチ素子を設け、スイッチング電源装置の動作状態に応じてスイッチ素子のオンする時間的割合を調整するだけですむため、極めて簡単な構成で上記入力制御が可能である。

また、例えば、前記入力平滑コンデンサへの電圧の供給のオン／オフをスイッチングするスイッチ素子を更に備え、前記スイッチ素子の入力側には、交流電圧を整流した脈流電圧が与えられており、前記入力制御手段は、当該装置が前記第２の状態にて動作する場合、前記脈流電圧が所定の電圧より大きい時に前記スイッチ素子をオフとすることにより、前記スイッチ素子のオンする時間的割合を当該装置が前記第１の状態にて動作する場合よりも小さくし、これによって前記入力制御を行うようにしてもよい。

このように、スイッチ素子を設け、スイッチング電源装置の動作状態に応じてスイッチ素子のオンする時間的割合を調整するだけですむため、極めて簡単な構成で上記入力制御が可能である。また、脈流電圧が所定の電圧より大きい時には、スイッチ素子はオンとならないため、スイッチ素子に加わるストレスが軽減される。

また、例えば、前記スイッチ素子と前記入力平滑コンデンサとの間に、チョークコイルと転流ダイオードとから成る平滑化回路を介在させ、前記スイッチ素子によりスイッチングされた電圧を該平滑化回路によって平滑するようにしてもよい。これにより、スイッチ素子に加わるストレスが軽減される。

また、例えば、当該装置が前記第２の状態にて動作する場合、前記主スイッチング素子が間欠発振するように、前記出力電圧制御手段を制御する発振制御手段を更に備えるようにしてもよい。

間欠発振動作においては、主スイッチング素子がスイッチング動作を行う発振期間と、該スイッチング動作が行なわれない停止期間とが交互に繰返される。停止期間ではスイッチング動作が行なわれないため、スイッチング損失が全く発生しない。このため、単位時間当りのスイッチング損失が更に低減され、待機時における電力変換効率が更に向上する。

また、例えば、当該装置が前記第２の状態にて動作する場合、当該装置が前記第１の状態にて動作する場合よりも前記主スイッチング素子の発振周波数が低くなるように、前記出力電圧制御手段を制御する発振制御手段を更に備えるようにしてもよい。

これにより、単位時間当たりのスイッチング回数が減少するため、単位時間当りのスイッチング損失が更に低減され、待機時における電力変換効率が更に向上する。

上述した通り、本発明に係るスイッチング電源装置によれば、簡単な構成で、待機時等の軽負荷時における電力変換効率を向上することができる。

＜＜第１実施形態＞＞
以下、本発明に係るスイッチング電源装置の第１実施形態につき、図面を参照して詳細に説明する。図１は、第１実施形態に係るスイッチング電源装置１０の回路構成図である。

（接続関係）
一対の入力端子５ａ、５ｂの間には、商用交流電圧（例えば、ＡＣ１００Ｖ。商用交流電圧源は不図示）が印加される。入力端子５ａは、ダイオード４ａのカソードとダイオード４ｂのアノードに共通接続されており、入力端子５ｂは、ダイオード４ｃのカソードとダイオード４ｄのアノードに共通接続されている。

ダイオード４ａのアノードとダイオード４ｃのアノードは、ローレベル側の主電源ライン（負の主電源ライン）７に共通接続され、ダイオード４ｂのカソードとダイオード４ｄのカソードは、Ｐチャンネル（Ｐ形半導体）の絶縁ゲート形電界効果トランジスタから成るスイッチ素子１８のソースに共通接続されている。ダイオード４ａ、４ｂ、４ｃ及び４ｄは、商用交流電圧を全波整流して、ローレベル側の主電源ライン７とスイッチ素子１８のソースとの間に脈流電圧を出力するブリッジダイオード（ブリッジ整流回路）４を構成する。

スイッチ素子１８のドレインは、ハイレベル側の主電源ライン（正の負電源ライン）６に接続されており、ハイレベル側の主電源ライン６とローレベル側の主電源ライン７は、分圧抵抗１５及び１６から成る直列回路を介して接続されていると共に、入力平滑コンデンサＣ１を介しても接続されている。また、ハイレベル側の主電源ライン６は、変圧器（変圧トランス）８の一次巻線ｎ１を介して、Ｎチャンネル（Ｎ形半導体）の絶縁ゲート形電界効果トランジスタから成る主スイッチング素子１のドレインに接続されている。主スイッチング素子１のソースは、ローレベル側の主電源ライン７に接続されており、ゲートは出力電圧制御回路２に接続されている。主スイッチング素子１として、絶縁ゲート形電界効果トランジスタを採用したものを例示しているが、これに代えて接合形電界効果トランジスタやバイポーラトランジスタを採用しても構わない。スイッチ素子１８についても、同様である。

変圧器８の二次巻線ｎ２の一端は、ダイオード９のアノードに接続されており、ダイオード９のカソードは、出力平滑コンデンサＣ２を介して二次巻線ｎ２の他端に接続されていると共に、分圧抵抗１２と１３とから成る直列回路を介して二次巻線ｎ２の他端に接続されている。また、ダイオード９のカソードは、出力端子１１ａに接続されており、二次巻線ｎ２の他端は、出力端子１１ｂに接続されている。負荷１９は、スイッチング電源装置１０の外部に配置され、出力端子１１ａ、１１ｂに接続される。

（動作説明）
図１のスイッチング電源装置１０は、フライバック方式のスイッチング電源装置である。ブリッジダイオード４と入力平滑コンデンサＣ１とから成る主電源回路によって商用交流電圧が整流され、その整流により得られた直流電圧が、ハイレベル側の主電源ライン６とローレベル側の主電源ライン７との間に入力される。

主スイッチング素子１は、出力電圧制御回路２によってオン／オフ制御され、出力電圧制御回路２が出力するハイレベルのゲート電圧（例えば、５Ｖ）を受けることにより、主スイッチング素子１がオンとなると、一次巻線ｎ１に励磁エネルギが蓄積される。この励磁エネルギは、主スイッチング素子１のオフ時に（即ち、ゲート電圧が０Ｖ等のローレベルの時に）二次巻線ｎ２側に誘起される。この誘起による電圧（誘起電圧）は、ダイオード９及び出力平滑コンデンサＣ２で平滑化された後、一対の出力端子１１ａ、１１ｂを介して負荷１９に出力される。出力端子１１ａ、１１ｂ間の電圧は、図１のスイッチング電源装置１０の出力電圧Ｖｏに相当する。

この出力端子１１ａ、１１ｂ間の出力電圧Ｖｏは、分圧抵抗１２、１３によって分圧され、コンパレータ等からなる比較回路１４の一方の入力に与えられる。比較回路１４の他方の入力（不図示）には、予め定められた基準電圧Ｖｒｅｆ１（不図示）が与えられており、比較回路１４は、その基準電圧Ｖｒｅｆ１と出力電圧Ｖｏの分圧値との比較結果を出力電圧制御回路（出力電圧制御手段）２にフィードバックする。そして、出力電圧制御回路２は、そのフィードバックされた比較結果を基に、スイッチング電源装置１０の出力電圧Ｖｏが一定値で安定化されるように、主スイッチング素子１のゲートに対してゲート電圧（駆動信号）を出力する。つまり、出力電圧Ｖｏが一定値で安定化されるように、主スイッチング素子１のスイッチングパルス幅を制御するのである。尚、分圧抵抗１２、１３の抵抗値を、夫々Ｒ１２、Ｒ１３とすれば、出力電圧Ｖｏは、例えば、Ｖｒｅｆ１×（Ｒ１２＋Ｒ１３）／Ｒ１３に安定化されることになる。

ハイレベル側の主電源ライン６とローレベル側の主電源ライン７との間の電圧、即ち入力平滑コンデンサＣ１の電圧（両極間電圧）は、分圧抵抗１５、１６によって分圧され、入力制御回路１７の入力に与えられる。入力制御回路１７は、その分圧された電圧Ｖａと予め定められた基準電圧Ｖｒｅｆ２（図１において不図示）との比較結果に応じてスイッチ素子１８のゲートにゲート電圧を供給する。スイッチ素子１８をオンとする場合には、ローレベルのゲート電圧を、オフとする場合にはハイレベルのゲート電圧を、スイッチ素子１８のゲートに供給する。分圧抵抗１５及び１６、並びに入力制御回路１７は、入力平滑コンデンサＣ１の電圧を検出する電圧検出回路としての機能をも有している。

（通常動作時と待機時）
ところで、出力端子１１ａ、１１ｂに接続される負荷１９の消費電力は負荷１９の動作状態に応じて変動する。説明の簡略化上、負荷１９が、ＣＰＵ（Central Processing Unit）とヒータ（双方不図示）とから成るものとして、説明をする。

負荷１９のＣＰＵとヒータの双方が動作する場合、消費電力が比較的大きくなるため（例えば、数１０ワット）、これに伴ってスイッチング電源装置１０の出力電力も比較的大きくする必要がある（例えば、数１０ワット）。この出力電力が比較的大きくなるスイッチング電源装置１０の動作状態を、通常動作状態（第１の状態）と呼び、通常動作状態にて動作するタイミングを通常動作時という。

一方、負荷１９に含まれるヒータが停止し、ＣＰＵのみが動作する場合は、消費電力が比較的小さくなるため（例えば、数１００ミリワット）、これに伴ってスイッチング電源装置１０の出力電力も比較的小さくなる（例えば、数１００ミリワット）。この出力電力が比較的小さくなるスイッチング電源装置１０の動作状態を、待機状態（第２の状態；軽負荷状態）と呼び、待機状態にて動作するタイミングを待機時という。

説明の簡略化上、スイッチング電源装置１０が、通常動作状態又は待機状態で動作するものとして説明を行うが、スイッチング電源装置１０が他の状態でも動作し得ることは言うまでもない。

入力制御回路１７には、負荷１９の動作を制御する主制御回路２０から負荷１９の状態を表す信号が与えられている。例えば、通常動作時にはハイレベルの信号が、待機時にはローレベルの信号が、主制御回路２０から入力制御回路１７に与えられる。この主制御回路２０は、図１中では、負荷１９と別個に示されているが、主制御回路２０を負荷１９に含まれる上記のＣＰＵそのものとしても構わない。この場合、負荷１９自身から負荷１９の状態を表す信号が入力制御回路１７に与えられることになる。尚、主制御回路２０は、スイッチング電源装置１０の外部に設けられているものである。

スイッチング電源装置１０の一次側の各部の電圧波形及びスイッチ素子１８のオン期間を示す図９を参照して、通常動作時と、待機時におけるスイッチング電源装置１０の動作を説明する。図９において、一点鎖線４１は、スイッチ素子１８をオフとした場合におけるスイッチ素子１８のソースの電圧であり、図示の如く、該電圧は商用交流電圧を全波整流した脈流電圧となっている。

通常動作時において、入力制御回路１７は、電圧Ｖａと基準電圧Ｖｒｅｆ２との比較結果に依らず、常にスイッチ素子１８をオン状態に保つ。従って、通常動作時の入力平滑コンデンサＣ１の電圧は、破線４２のようになる。

一方、待機時において、入力制御回路１７は、スイッチ素子１８がオンする時間的割合を制限する。具体的には、待機時における入力制御回路１７は、スイッチ素子１８がオフの状態において、電圧Ｖａが基準電圧Ｖｒｅｆ２から電圧αを差し引いた電圧（即ち、Ｖｒｅｆ２−α）を下回ろうとした時点でスイッチ素子１８をオンとし、電圧Ｖａが基準電圧Ｖｒｅｆ２に達した時点でスイッチ素子１８をオフとする。そして、次回、電圧Ｖａが電圧（Ｖｒｅｆ２−α）を下回ろうとするまで、スイッチ素子１８をオフに維持する。

このような入力制御回路１７の動作によって、スイッチ素子１８のオン期間を表す実線４３に示される如く、スイッチ素子１８のオン期間が一部の期間に制限され、入力平滑コンデンサＣ１の充電期間が制限される。これにより、待機時における入力平滑コンデンサＣ１の電圧は実線４４のようになる。即ち、待機時における入力平滑コンデンサＣ１の電圧（実効電圧）は、通常動作時における入力平滑コンデンサＣ１の電圧（実効電圧）よりも小さくなる（低くなる）。

ここで、主スイッチング素子１のドレイン電圧を図１３（ａ）の実線８０に、主スイッチング素子１のドレイン電流を破線８１に示す。主スイッチング素子１のゲート電圧がローレベルからハイレベルに切り換えられてから、完全に主スイッチング素子１がオンするまでの時間や、主スイッチング素子１のゲート電圧がハイレベルからローレベルに切り換えられてから、完全に主スイッチング素子１がオフするまでの時間はゼロではなく、オン／オフの切り換えは有限な時間をもって行われる。

従って、主スイッチング素子１のオン／オフ切り換えが行われる度にスイッチング損失が生じる。しかしながら、待機時においては、上述のように入力平滑コンデンサＣ１の電圧が通常動作時におけるものよりも小さくなっているため、主スイッチング素子１にて生じる電力損失量を示す実線８２（図１３（ｂ））と、図１４の主スイッチング素子１０１にて生じる電力損失量を示す破線２０２との関係で表されるように、１回当たりのスイッチング損失は、主スイッチング素子１の方が図１４の主スイッチング素子１０１よりも小さい。

つまり、主スイッチング素子１のオンからオフへの切り換え時（オフ切り換え時）のピーク電流値が低下することにより、オフ切り換え時のスイッチング損失が低減されると共に、主スイッチング素子１のオフからオンへの切り換え時（オン切り換え時）の主スイッチング素子１のドレイン電圧が小さくなることにより、オン切り換え時のスイッチング損失が低減されるため、待機時の電力変換効率が向上する。

尚、待機時においても、負荷１９の必要とする電力を問題なく出力できるように、待機時における入力平滑コンデンサＣ１の電圧が設定されるのは勿論である。

＜＜第２実施形態＞＞
次に、本発明に係るスイッチング電源装置の第２実施形態につき、図面を参照して詳細に説明する。図２は、第２実施形態に係るスイッチング電源装置１０ａの回路構成図である。図２において、図１と同一の部分には同一の符号を付して、その説明を省略する。

本実施形態に係るスイッチング電源装置１０ａが、第１実施形態に係るスイッチング電源装置１０と相違する点は、転流ダイオード２１とチョークコイル２２とが、一次側の回路に追加された点であり、その他の点における接続関係及び動作は、第１実施形態に係るスイッチング電源装置１０と共通している。

転流ダイオード２１のアノード、カソードは、夫々ローレベル側の主電源ライン７、スイッチ素子１８のドレインに接続されている。チョークコイル２２は、ハイレベル側の主電源ライン６上に介在している。チョークコイル２２の一端は、スイッチ素子１８のドレインに接続され、他端は、分圧抵抗１５と入力平滑コンデンサＣ１と変圧器８との接続点に接続されている。チョークコイル２２と転流ダイオード２１は、スイッチ素子１８によりスイッチングされた電圧を平滑する平滑化回路２３を構成しており、この平滑化回路２３により平滑された電圧が、入力平滑コンデンサＣ１に供給されることになる。

スイッチング電源装置１０ａの一次側の各部の電圧波形及びスイッチ素子１８のオン期間を示す図１０を参照して、通常動作時と、待機時におけるスイッチング電源装置１０ａの動作を説明する。図１０において、一点鎖線４１及び破線４２は、図９におけるものと同一のものであり、通常動作時におけるスイッチング電源装置１０ａの動作は、スイッチング電源装置１０（図１）と同様である。

待機時においては、第１実施形態のスイッチング電源装置１０と同様に、スイッチ素子１８がオンする時間的割合が制限される。これにより、待機時における入力平滑コンデンサＣ１の電圧は実線５４のようになる。このように、待機時における入力平滑コンデンサＣ１の電圧（実効電圧）は、通常動作時における入力平滑コンデンサＣ１の電圧（実効電圧）よりも小さくなる（低くなる）ため、第１実施形態と同様、待機時の電力変換効率が向上する。

但し、スイッチ素子１８がオンする期間を表す実線５３に示されるように、スイッチ素子１８がオンする期間が、平滑化回路２３の機能により、第１実施形態におけるものよりも長くなっている。これに伴って、スイッチ素子１８に流れる電流のピーク値が比較的小さくなり、スイッチ素子１８に加わるストレスが軽減される。

＜＜第３実施形態＞＞
次に、本発明に係るスイッチング電源装置の第３実施形態につき、図面を参照して詳細に説明する。図３は、第３実施形態に係るスイッチング電源装置１０ｂの回路構成図である。図３において、図１と同一の部分には同一の符号を付して、その説明を省略する。

本実施形態に係るスイッチング電源装置１０ｂが、第１実施形態に係るスイッチング電源装置１０と相違する点は、分圧抵抗２４及び２５、ツェナーダイオード２６、抵抗２７、並びにＮＰＮトランジスタ２８が、一次側の回路に追加された点と、入力制御回路１７が入力制御回路３０に置換された点であり、その他の点における接続関係及び動作は、第１実施形態に係るスイッチング電源装置１０と共通している。

分圧抵抗２４の一端は、スイッチ素子１８のソースとダイオード４ｂのカソードとの接続点（以下、ノードＮａという）に接続され、他端は分圧抵抗２５の一端とツェナーダイオード２６のカソードに共通接続されている。分圧抵抗２５の他端は、ローレベル側の主電源ライン７に接続されている。トランジスタ２８において、ベースはツェナーダイオード２６のアノードは接続され、コレクタは抵抗２７を介してノードＮａに接続され、エミッタはローレベル側の主電源ライン７に接続されている。

また、トランジスタ２８のコレクタは、入力制御回路３０にも接続され、トランジスタ２８のコレクタ電圧が入力制御回路３０に与えられている。尚、ツェナーダイオード２６のアノードとトランジスタ２８のベースとの間、トランジスタ２８のベース−エミッタ間には、夫々抵抗が介在している。また、分圧抵抗１５と１６との接続点は入力制御回路３０に接続され、その接続点の電圧Ｖａは入力制御回路３０に与えられている。

ローレベル側の主電源ライン７の電位を基準としたノードＮａの電圧が、予め定められた閾値電圧（例えば、２０Ｖ）より小さい場合、トランジスタ２８はオフとなって、トランジスタ２８のコレクタ電圧はハイレベルとなる。このハイレベルのコレクタ電圧は、ノードＮａの電圧と等しい。一方、ノードＮａの電圧が上記閾値電圧以上の場合、トランジスタ２８がオンとなって、トランジスタ２８のコレクタ電圧はローレベル（例えば、０．２Ｖ）となる。

このように、分圧抵抗２４及び２５、ツェナーダイオード２６、抵抗２７、並びにトランジスタ２８は、ノードＮａに印加される脈流電圧の電圧値を検出して、その検出結果をトランジスタ２８のコレクタから出力する脈流電圧検出回路２９として機能する。脈流電圧検出回路２９を構成する各抵抗の抵抗値や、ツェナーダイオード２６のツェナー電圧は、上記の動作が達成されるように、適宜定められる。

スイッチング電源装置１０ｂの一次側の各部の電圧波形及びスイッチ素子１８のオン期間を示す図１１を参照して、通常動作時と、待機時におけるスイッチング電源装置１０ｂの動作を説明する。図１１において、一点鎖線４１及び破線４２は、図９におけるものと同一のものであり、通常動作時におけるスイッチング電源装置１０ｂの動作は、スイッチング電源装置１０（図１）と同様である。即ち、通常動作時において、入力制御回路３０は、常にスイッチ素子１８をオン状態に保つ。

一方、待機時において、入力制御回路３０は、トランジスタ２８のコレクタ電圧に応じてスイッチ素子１８をオン／オフ制御する。具体的には、トランジスタ２８のコレクタ電圧がハイレベルの場合、即ち、ノードＮａの電圧が上記閾値電圧未満となっている場合には、スイッチ素子１８をオンとし、トランジスタ２８のコレクタ電圧がローレベルの場合、即ち、ノードＮａの電圧が上記閾値電圧以上となっている場合には、スイッチ素子１８をオフとする。つまり、待機時においては、ノードＮａに印加されている脈流電圧が上記閾値電圧より小さいときに時に限って、スイッチ素子１８がオンとするのである。これにより、スイッチ素子１８に加わるストレスが軽減される。

そうすると、スイッチ素子１８のオン期間を表す実線６３に示される如く、スイッチ素子１８のオン期間が一部の期間に制限されることになるので、入力平滑コンデンサＣ１の充電期間が制限される。

これにより、待機時における入力平滑コンデンサＣ１の電圧は実線６４のようになり、待機時における入力平滑コンデンサＣ１の電圧（実効電圧）は、通常動作時における入力平滑コンデンサＣ１の電圧（実効電圧）よりも小さくなる（低くなる）ため、第１実施形態と同様、待機時の電力変換効率が向上する。

尚、トランジスタ２８のコレクタ電圧がローレベルの場合であっても、電圧Ｖａが基準電圧Ｖｒｅｆ２から電圧αを差し引いた電圧を下回ろうとしたときは、入力制御回路３０はスイッチ素子１８をオンとする。そして、電圧Ｖａが基準電圧Ｖｒｅｆ２に達した時点でスイッチ素子１８をオフとする。これにより、主電源ライン７、６間の電圧は、（Ｖｒｅｆ２−α）×Ｒ１６／（Ｒ１５＋Ｒ１６）を下回ることはない（但し、Ｒ１５、Ｒ１６は、それぞれ分圧抵抗１５、１６の抵抗値）。

＜＜第４実施形態＞＞
次に、本発明に係るスイッチング電源装置の第４実施形態につき、図面を参照して詳細に説明する。図４は、第４実施形態に係るスイッチング電源装置１０ｃの回路構成図である。図４において、図２及び図３と同一の部分には同一の符号を付して、その説明を省略する。

本実施形態に係るスイッチング電源装置１０ｃは、第２実施形態に係るスイッチング電源装置１０ａと第２実施形態に係るスイッチング電源装置１０ｂとを組み合わせたものに相当している。本実施形態に係るスイッチング電源装置１０ｃが、第３実施形態に係るスイッチング電源装置１０ｂと相違する点は、転流ダイオード２１とチョークコイル２２とが、一次側の回路に追加された点であり、その他の点における接続関係及び動作は、第３実施形態に係るスイッチング電源装置１０ｂと共通している。

スイッチング電源装置１０ｃの一次側の各部の電圧波形及びスイッチ素子１８のオン期間を示す図１２を参照して、通常動作時と、待機時におけるスイッチング電源装置１０ｃの動作を説明する。図１２において、一点鎖線４１及び破線４２は、図９におけるものと同一のものであり、通常動作時におけるスイッチング電源装置１０ｃの動作は、スイッチング電源装置１０（図１）と同様である。

待機時においては、第３実施形態のスイッチング電源装置１０ｂと同様に、スイッチ素子１８がオンする時間的割合が制限される。これにより、待機時における入力平滑コンデンサＣ１の電圧は実線７４のようになる。このように、待機時における入力平滑コンデンサＣ１の電圧（実効電圧）は、通常動作時における入力平滑コンデンサＣ１の電圧（実効電圧）よりも小さくなる（低くなる）ため、第１実施形態と同様、待機時の電力変換効率が向上する。

但し、スイッチ素子１８がオンする期間を表す実線７３に示されるように、スイッチ素子１８がオンする期間が、平滑化回路２３の機能により、第３実施形態におけるものよりも長くなっている。

＜＜第５実施形態＞＞
次に、本発明に係るスイッチング電源装置の第５実施形態につき、図面を参照して詳細に説明する。図５は、第５実施形態に係るスイッチング電源装置１０ｄの回路構成図である。図５において、図１と同一の部分には同一の符号を付して、その説明を省略する。

本実施形態に係るスイッチング電源装置１０ｄは、第１実施形態に係るスイッチング電源装置１０に類似している。本実施形態に係るスイッチング電源装置１０ｄが、第１実施形態に係るスイッチング電源装置１０と相違する点は、発振制御回路（発振制御手段）３が追加された点であり、その他の点における接続関係及び動作は、第１実施形態に係るスイッチング電源装置１０と共通している。

発振制御回路３には、負荷１９の動作を制御する主制御回路２０から負荷１９の状態を表す信号が与えられている。例えば、通常動作時にはハイレベルの信号が、待機時にはローレベルの信号が、主制御回路２０から発振制御回路３に与えられる。通常動作時におけるスイッチング電源装置１０ｄの動作は、第１実施形態に係るスイッチング電源装置１０と同じである。

しかしながら、待機時を示す信号が主制御回路２０から発振制御回路３に与えられている場合、すなわち待機時において、発振制御回路３は、出力電圧制御回路２を制御することにより、以下の２つの発振制御（第１の発振制御、第２の発振制御）の内、少なくとも一方の発振制御を行う。

第１の発振制御は、主スイッチング素子１がスイッチング動作を行う発振期間と、該スイッチング動作が行なわれない停止期間とが交互に繰返される間欠発振動作を、主スイッチング素子１に行わせる制御である。間欠発振動作における停止期間ではスイッチング動作が行なわれないため、スイッチング損失が全く発生しない。このため、単位時間当りのスイッチング損失が更に低減され、待機時における電力変換効率が更に向上する。

第２の発振制御は、主スイッチング素子１のスイッチングの発振周波数を、通常動作時におけるものより低くする制御である。例えば、通常動作時のおける発振周波数が１００キロヘルツの場合、待機時における発振周波数を５０キロヘルツとするのである。これにより、単位時間当たりのスイッチング回数が減少するため、単位時間当りのスイッチング損失が更に低減され、待機時における電力変換効率が更に向上する。

尚、待機時において、負荷１９の必要とする電力を問題なく出力できるように、主スイッチング素子１の間欠発振の状態や、発振周波数が定められるのは勿論である。

＜＜第６実施形態＞＞
次に、本発明に係るスイッチング電源装置の第６実施形態につき、図面を参照して詳細に説明する。図６は、第６実施形態に係るスイッチング電源装置１０ｅの回路構成図である。図６において、図２と同一の部分には同一の符号を付して、その説明を省略する。

本実施形態に係るスイッチング電源装置１０ｅは、第２実施形態に係るスイッチング電源装置１０ａに類似している。本実施形態に係るスイッチング電源装置１０ｅが、第２実施形態に係るスイッチング電源装置１０ａと相違する点は、発振制御回路（発振制御手段）３が追加された点であり、その他の点における接続関係及び動作は、第２実施形態に係るスイッチング電源装置１０ａと共通している。

また、発振制御回路３は、第５実施形態（図５）におけるものと同一のものである。従って、第５実施形態と同様、待機時において、上記第１の発振制御または第２の発振制御が行われ、待機時における電力変換効率が更に向上することとなる。

＜＜第７実施形態＞＞
次に、本発明に係るスイッチング電源装置の第７実施形態につき、図面を参照して詳細に説明する。図７は、第７実施形態に係るスイッチング電源装置１０ｆの回路構成図である。図７において、図３と同一の部分には同一の符号を付して、その説明を省略する。

本実施形態に係るスイッチング電源装置１０ｆは、第３実施形態に係るスイッチング電源装置１０ｂに類似している。本実施形態に係るスイッチング電源装置１０ｆが、第３実施形態に係るスイッチング電源装置１０ｂと相違する点は、発振制御回路（発振制御手段）３が追加された点であり、その他の点における接続関係及び動作は、第３実施形態に係るスイッチング電源装置１０ｂと共通している。

また、発振制御回路３は、第５実施形態（図５）におけるものと同一のものである。従って、第５実施形態と同様、待機時において、上記第１の発振制御または第２の発振制御が行われ、待機時における電力変換効率が更に向上することとなる。

＜＜第８実施形態＞＞
次に、本発明に係るスイッチング電源装置の第８実施形態につき、図面を参照して詳細に説明する。図８は、第８実施形態に係るスイッチング電源装置１０ｇの回路構成図である。図８において、図４と同一の部分には同一の符号を付して、その説明を省略する。

本実施形態に係るスイッチング電源装置１０ｇは、第４実施形態に係るスイッチング電源装置１０ｃに類似している。本実施形態に係るスイッチング電源装置１０ｇが、第４実施形態に係るスイッチング電源装置１０ｃと相違する点は、発振制御回路（発振制御手段）３が追加された点であり、その他の点における接続関係及び動作は、第４実施形態に係るスイッチング電源装置１０ｃと共通している。

また、発振制御回路３は、第５実施形態（図５）におけるものと同一のものである。従って、第５実施形態と同様、待機時において、上記第１の発振制御または第２の発振制御が行われ、待機時における電力変換効率が更に向上することとなる。

＜＜変形例＞＞
第１実施形態及び第５実施形態の、待機時における入力制御回路１７の動作は、以下のようにしてもよい。待機時における入力制御回路１７は、スイッチ素子１８がオフの状態において、電圧Ｖａが基準電圧Ｖｒｅｆ２から電圧αを差し引いた電圧（即ち、Ｖｒｅｆ２−α）を下回ろうとした時点でスイッチ素子１８をオンとし、予め定められた時間（例えば、１００マイクロ秒）経過した時点で、スイッチ素子１８をオフとする。そして、次回、電圧Ｖａが電圧（Ｖｒｅｆ２−α）を下回ろうとするまで、スイッチ素子１８をオフに維持する。これによっても、スイッチ素子１８のオンする時間的割合が制限される。

本発明に係るスイッチング電源装置によれば、待機時等の軽負荷時における電力変換効率の向上が実現できる。従って、消費電力の異なる複数の動作状態にて動作する負荷を駆動するスイッチング電源として好適である。特に、複写機、プリンタ、ファックス、携帯電話、コンピュータ等、待機時間の比較的長い電気機器を駆動するスイッチング電源として好適である。

本発明の第１実施形態に係るスイッチング電源装置の回路構成図である。 本発明の第２実施形態に係るスイッチング電源装置の回路構成図である。 本発明の第３実施形態に係るスイッチング電源装置の回路構成図である。 本発明の第４実施形態に係るスイッチング電源装置の回路構成図である。 本発明の第５実施形態に係るスイッチング電源装置の回路構成図である。 本発明の第６実施形態に係るスイッチング電源装置の回路構成図である。 本発明の第７実施形態に係るスイッチング電源装置の回路構成図である。 本発明の第８実施形態に係るスイッチング電源装置の回路構成図である。 図１のスイッチング電源装置の動作を説明するための図である。 図２のスイッチング電源装置の動作を説明するための図である。 図３のスイッチング電源装置の動作を説明するための図である。 図４のスイッチング電源装置の動作を説明するための図である。 図１の主スイッチング素子のスイッチング損失を説明するための図である。 従来のスイッチング電源装置の回路構成図である。 図１４の主スイッチング素子のスイッチング損失を説明するための図である。

符号の説明

１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ スイッチング電源装置
１ 主スイッチング素子
２ 出力電圧制御回路
３ 発振制御回路
４ ブリッジダイオード
５ａ、５ｂ 入力端子
６ ハイレベル側の主電源ライン
７ ローレベル側の主電源ライン
８ 変圧器
９ ダイオード
１１ａ、１１ｂ 出力端子
１２、１３、１５、１６ 分圧抵抗
１４ 比較回路
１７、３０ 入力制御回路
１８ スイッチ素子
１９ 負荷
２０ 主制御回路
２１ 転流ダイオード
２２ チョークコイル
２３ 平滑化回路
２９ 脈流電圧検出回路
Ｃ１ 入力平滑コンデンサ
Ｃ２ 出力平滑コンデンサ
ｎ１ 一次巻線
ｎ２ 二次巻線

Claims (6)

1. 供給される電圧を平滑する入力平滑コンデンサと、
   該入力平滑コンデンサの電圧をスイッチングする主スイッチング素子と、
   二次側の出力電圧に応じて前記主スイッチング素子を制御することにより、前記出力電圧を所定の電圧に安定化させる出力電圧制御手段と、を備え、
   第１の状態と該第１の状態よりも出力電力が小さい第２の状態とを含む複数の状態にて動作するスイッチング電源装置であって、
   前記第２の状態にて動作するとき、前記入力平滑コンデンサの電圧を前記第１の状態にて動作するときよりも小さくする入力制御を行う入力制御手段を備えた
   ことを特徴とするスイッチング電源装置。
2. 前記入力平滑コンデンサへの電圧の供給のオン／オフをスイッチングするスイッチ素子を更に備え、
   前記入力制御手段は、当該装置が前記第２の状態にて動作する場合、前記スイッチ素子のオンする時間的割合を当該装置が前記第１の状態にて動作する場合よりも小さくすることによって、前記入力制御を行う
   ことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記入力平滑コンデンサへの電圧の供給のオン／オフをスイッチングするスイッチ素子を更に備え、
   前記スイッチ素子の入力側には、交流電圧を整流した脈流電圧が与えられており、
   前記入力制御手段は、当該装置が前記第２の状態にて動作する場合、前記脈流電圧が所定の電圧より大きい時に前記スイッチ素子をオフとすることにより、前記スイッチ素子のオンする時間的割合を当該装置が前記第１の状態にて動作する場合よりも小さくし、これによって前記入力制御を行う
   ことを特徴とする請求項１に記載のスイッチング電源装置。
4. 前記スイッチ素子と前記入力平滑コンデンサとの間に、チョークコイルと転流ダイオードとから成る平滑化回路を介在させ、
   前記スイッチ素子によりスイッチングされた電圧を該平滑化回路によって平滑する
   ことを特徴とする請求項２または請求項３に記載のスイッチング電源装置。
5. 当該装置が前記第２の状態にて動作する場合、前記主スイッチング素子が間欠発振するように、前記出力電圧制御手段を制御する発振制御手段を更に備えた
   ことを特徴とする請求項１〜請求項４の何れかに記載のスイッチング電源装置。
6. 当該装置が前記第２の状態にて動作する場合、当該装置が前記第１の状態にて動作する場合よりも前記主スイッチング素子の発振周波数が低くなるように、前記出力電圧制御手段を制御する発振制御手段を更に備えた
   ことを特徴とする請求項１〜請求項４の何れかに記載のスイッチング電源装置。

Images