JP2013251979A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐ。
【解決手段】一次巻線Ｎｐと二次巻線Ｎｓと補助巻線Ｎｂ、Ｎｂ２を有するトランス１０７と、トランスの一次巻線への電流の供給をオンオフするためのＦＥＴ１０８と、一次巻線に流れる電流を検出し、電流に応じた電圧を出力する電流検出抵抗１１１と、電流検出抵抗が出力する電圧に応じて、ＦＥＴのオンオフを制御するスイッチング制御ＩＣ１０６と、トランスの一次巻線と巻回方向が同じ補助巻線Ｎｂ２に流れる電流を検出する電流検出回路２０９と、補助巻線Ｎｂ２に流れる電流が所定値を超えていると、電流検出抵抗によりスイッチング制御ＩＣへ出力される電圧値を補助巻線に流れる電流が所定値を超える前の電圧値より小さくなるように切り替える抵抗分圧回路２１０と、を備える。
【選択図】図３

Description

本発明は、商用電源を整流平滑して得られる高圧直流電圧を、電子機器が必要とする低圧直流電圧に変換するスイッチング電源装置、及びその電源装置を備えた画像形成装置に関する。

近年、様々な電子機器において省電力化が望まれている。それに伴い、電子機器の電源に関しても、より一層の省電力化が望まれている。電子機器の電源の一例として、ＦＥＴ（電界効果トランジスタ）等のスイッチング素子を所定の周波数で駆動して、目標の電圧を出力するスイッチング電源が使用されている。スイッチング電源の中には、省電力動作時に、スイッチング素子のスイッチング動作の回数を減らして効率を向上させるものがある。また、省電力化の規格も年々変更されており、通常動作時もさることながら、省電力動作時においても、省電力化して効率を向上させることが求められている。

省電力動作時のスイッチング電源における損失の多くは、スイッチング動作に起因するものである。そのため、省電力動作時において、スイッチング回数を低減させることがスイッチング電源の効率化に大きく寄与することになる。そこで、省電力動作時においてスイッチング動作による損失を減少させるためには、スイッチング素子のオン状態の時間を長くする。これにより、１回のスイッチング動作のエネルギーを大きくすることによって、スイッチング動作の休止期間を長くして、単位時間当りのスイッチング回数を減らすことがよく行われる。

例えば、特許文献１には、省電力動作時の消費電力をより低減することを目的とする電源装置が紹介されている。この電源装置では、トランスの出力電圧が低い電圧に設定された省電力動作の場合、トランスの一次巻線と巻回方向が同じ補助巻線に誘起される電圧に応じてスイッチング素子をオフし、トランスの出力電圧に基づき、スイッチング素子をオンする制御が行われる。

特開２０１１−０１０３９７号公報

特許文献１の電源装置はスイッチング素子を制御するための制御ＩＣを備えており、制御ＩＣの電源としては、トランスの出力電圧に依存しないように、トランスの一次巻線と巻回方向が同じであるフォワード結合された補助巻線に誘起される電圧が使用されている。電源装置が省電力モードとなって、負荷が小さくなると、二次側に供給される電力が少なくなるため、制御ＩＣは、スイッチング素子のオン時間が短くなるように制御する。制御ＩＣの消費電力はほぼ一定であるが、補助巻線には制御ＩＣのための一定の電力が必要となるので、１回のスイッチングにおける補助巻線に流れる電流が大きくなる。補助巻線は、一次巻線に対してフォワード結合されているため、補助巻線の電流は、一次巻線に流れる電流に上乗せされる。このため、スイッチング素子をオンしている時に、一次巻線に流れる電流は、二次側にエネルギーを供給するためにトランスに蓄えられる電流と、補助巻線を介して制御ＩＣに電力供給を行うための電流の和となり、一次巻線の電流は大きくなる。制御ＩＣは、一次巻線の電流が所定の値となったときにスイッチング素子をオフするため、スイッチング素子はトランスに充分なエネルギーを蓄える前にオフされてしまうことになる。電源装置が省電力動作をしている場合には、負荷が少ない程、スイッチング素子のオン時間が短くなってしまい、その結果、単位時間当たりのスイッチング素子のスイッチング回数が多くなり、効率が低下するという課題があった。

本発明はこのような状況のもとでなされたもので、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことを目的とする。

前述した課題を解決するため、本発明では次のとおりに構成する。

（１）一次巻線と二次巻線と補助巻線を有するトランスと、前記トランスの一次巻線への電流の供給をオンオフするためのスイッチング手段と、前記一次巻線に流れる電流を検出し、前記電流に応じた電圧を出力する第１の電流検出手段と、前記第１の電流検出手段が出力する電圧に応じて、前記スイッチング手段のオンオフを制御する制御手段と、前記トランスの一次巻線と巻回方向が同じ前記補助巻線に流れる電流を検出する第２の電流検出手段と、前記第２の電流検出手段により前記補助巻線に流れる電流が所定値を超えていることが検出されると、前記第１の電流検出手段により前記制御手段へ出力される電圧値を前記補助巻線に流れる電流が前記所定値を超える前の電圧値より小さくなるように切り替える電圧切換手段と、を備えたことを特徴とする電源装置。

（２）記録材に画像形成を行う画像形成手段を有する画像形成装置であって、前記画像形成装置に電力を供給する、前記（１）に記載の電源装置を備えたことを特徴とする画像形成装置。

本発明によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。

実施例との比較のための従来の直流電源装置の回路構成を示す図 実施例との比較のための従来の電源装置における電流、電圧波形を示す図 実施例１の電源装置の回路構成を示す図 実施例１の電源装置のパワーセーブモード時における電流、電圧波形を示す図 実施例２の電源装置の回路構成を示す図 実施例２の電流検出抵抗の電圧とＩＳ端子の入力電圧との関係を表した図 実施例３の電源装置の回路構成を示す図 実施例４のレーザビームプリンタの概略構成を示す図

以下に、図面を参照して本発明の実施形態について詳細に説明する。

［電源装置の概要］
まず、以下の実施例との比較のために、従来の直流電源装置の回路構成と動作について、図１を用いて説明する。図１には、フライバック方式のスイッチング電源の一例として、擬似共振コンバータの回路を示す。商用交流電源１０１より入力された交流電圧は、フィルタ１０２、ダイオードブリッジ１０３を介して、全波整流され、一次電解コンデンサ１０４により平滑化され、一次電解コンデンサ１０４に概ね一定の直流電圧Ｖｈとして充電される。そして、この直流電圧Ｖｈは、スイッチング制御ＩＣ１０６（以下、「制御ＩＣ１０６」という）を起動させるための起動抵抗１０５を介し、制御ＩＣ１０６に供給され、制御ＩＣ１０６を起動させる。制御ＩＣ１０６は、スイッチング動作を行うＮチャネル型の電界効果トランジスタ１０８（以下、「ＦＥＴ１０８」という）のオンオフを制御するＩＣである。

トランス１０７には、一次巻線Ｎｐ、二次巻線Ｎｓの他に、第１補助巻線Ｎｂ、第２補助巻線Ｎｂ２が巻回されており、二次巻線Ｎｓは、一次巻線Ｎｐとは巻回方向が逆方向（いわゆるフライバック結合）となるよう構成されている。第１補助巻線Ｎｂは、一次巻線Ｎｐとは巻回方向が逆方向（いわゆるフライバック結合）となるよう構成され、第２補助巻線Ｎｂ２は、一次巻線Ｎｐと巻回方向が同方向（いわゆるフォワード結合）となるよう構成されている。

制御ＩＣ１０６は、Ｖｃｃ、ＧＮＤ、ＧＡＴＥ、ＨＶ、ＩＳ、ＦＢの各端子を有している。Ｖｃｃ端子は電源入力端子で、制御ＩＣ１０６を駆動する電源電圧が入力され、ＧＮＤ端子にはＧＮＤ（グラウンド）電位が入力される。ＧＡＴＥ端子は、ＦＥＴ１０８のゲート端子に接続され、ハイレベル／ローレベルの出力を行うことにより、ＦＥＴ１０８のオンオフ状態を制御する。ＨＶ端子は高電圧端子である。電源装置の起動時などの制御ＩＣ１０６のＶｃｃ端子への入力電圧が低い場合に、起動抵抗１０５経由でＨＶ端子に入力された電圧により、制御ＩＣ１０６内部の電源回路から必要な電圧が供給され、制御ＩＣ１０６は、起動時の動作を開始する。なお、電源装置が正常に動作して、制御ＩＣ１０６のＶｃｃ端子の入力電圧が上昇すると、ＨＶ端子をオープン状態に設定して、起動電流が流入しないようにし、電源装置としての消費電力を抑えるようにしてもよい。制御ＩＣ１０６がＦＥＴ１０８をオン状態からオフ状態にするタイミングは、ＩＳ端子の入力電圧やＦＢ端子の入力電圧に基づいて決定される。

シャントレギュレータ１２３は、出力電圧に基づいて、導通・非導通状態となる。シャントレギュレータ１２３の導通状態になると、トランス１０７の二次側に設けられたフォトカプラのＬＥＤ１２２は導通し、ＬＥＤが発光する。フォトカプラのフォトトランジスタ１１７は、フォトカプラのＬＥＤ１２２によりオンオフ状態が制御される。そして、ＦＢ端子にはフォトカプラのフォトトランジスタ１１７が接続され、トランス１０７の二次側の出力電圧に比例した電圧が入力されるように構成されている。また、ＩＳ端子には、トランス１０７の一次巻線Ｎｐに流れる電流により、電流検出抵抗１１１の両端に発生した電圧が入力されるように構成されている。制御ＩＣ１０６は、ＩＳ端子の入力電圧の上限値がＦＢ端子の入力電圧に比例した電圧値となるように決定する。また、ＺＣ端子には、第１補助巻線Ｎｂに誘起された電圧が入力される。制御ＩＣ１０６は、ＺＣ端子に入力される電圧からトランス１０７の回生終了を検知し、ＦＥＴ１０８をオフ状態からオン状態にするタイミングを決定する。

［通常モードとパワーセーブモードにおける電源装置の動作］
次に、電源装置の一連の動作について、図２（ａ）を用いて説明を行う。図２（ａ）は、図１の電源装置における電流、電圧波形を示した図である。電源装置は、省電力動作を行わない通常モードと、トランスの出力電圧を低下させて、電力を低減する省電力動作を行うパワーセーブモードの２つのモードを有し、図２（ａ）の左側の図は通常モード時、右側の図はパワーセーブモード時における波形を示している。図２（ａ）において、ＶＧＡＴＥは、制御ＩＣ１０６のＧＡＴＥ端子の出力電圧の波形を示し、Ｉｄは、ＦＥＴ１０８のドレイン電流の波形を示し、Ｖｄは、ＦＥＴ１０８のドレイン電圧の波形を示している。同様に、Ｉ（Ｄ１１８）は、トランス１０７の二次側に設けられた二次整流ダイオード１１８（以下、ダイオード１１８という）の電流波形を示し、ＶＮｂ、ＶＮｂ２は、それぞれ第１補助巻線Ｎｂ、第２補助巻線Ｎｂ２に誘起される電圧波形を示している。また、「Ｉ」はＦＥＴ１０８がオン状態、「ＩＩ」はＦＥＴ１０８がオフ状態で、トランス１０７の二次側が回生中、「ＩＩＩ」は、ＦＥＴ１０８がオフ状態で、トランス１０７の二次側が回生終了状態の期間を示している。

図１において、起動抵抗１０５を介して、制御ＩＣ１０６のＨＶ端子に電圧Ｖｈが印加されると、制御ＩＣ１０６は、ＧＡＴＥ端子からハイレベルの信号出力を行い、ＦＥＴ１０８をオフ状態からオン状態にする。図２（ａ）の期間Ｉに示すように、ＦＥＴ１０８がオン状態になると、トランス１０７の一次巻線Ｎｐを介して、ＦＥＴ１０８にドレイン電流Ｉｄが流れる。

トランス１０７の第２補助巻線Ｎｂ２は、一次巻線Ｎｐに対して巻回方向が同じ方向（フォワード結合）である。そのため、ＦＥＴ１０８がオン状態の時には、コンデンサ１０４の直流電圧をＶｈ、第２補助巻線Ｎｂ２の巻数をＮｂ２ｔ、一次巻線Ｎｐの巻数をＮｐｔとすると、第２補助巻線Ｎｂ２に誘起される電圧は、Ｖｈ×（Ｎｂ２ｔ／Ｎｐｔ）により算出される。この誘起電圧は、ダイオード１１４とコンデンサ１１５により整流、平滑されて、制御ＩＣ１０６のＶｃｃ端子に入力される。このときのＶｃｃ端子の入力電圧は、ダイオード１１４の順方向降下電圧をＶｆ１１４とすると、Ｖｈ×（Ｎｂ２ｔ／Ｎｐｔ）−Ｖｆ１１４となる。

ＦＥＴ１０８がオン状態の時には、ＦＥＴ１０８のドレイン電流Ｉｄは、抵抗１１１に流れ、電流−電圧変換が行われて制御ＩＣ１０６のＩＳ端子に入力される。制御ＩＣ１０６は、ＩＳ端子の入力電圧が所定の電圧値Ｖ（ＩＳｌｉｍｉｔ）（このとき、抵抗１１１に流れる電流値をＩＳｌｉｍｉｔとする）に到達すると、ＧＡＴＥ端子の出力をハイレベルからローレベルにし、ＦＥＴ１０８はオン状態からオフ状態となる。

ＦＥＴ１０８がオフ状態になると、ＦＥＴ１０８のドレイン電流Ｉｄは０となる。そのため、トランス１０７の一次巻線Ｎｐの電流は、コンデンサ１１０に流入し、コンデンサ１１０が充電され、その結果、ＦＥＴ１０８のドレイン端子電圧Ｖｄは、図２（ａ）の期間ＩＩの初期の波形に示すように、上昇を始める。

一方、ＦＥＴ１０８がオフ状態になると、トランス１０７の二次巻線Ｎｓに誘起された電圧は、ダイオード１１８と二次平滑コンデンサ１１９（以下、コンデンサ１１９という）により、整流、平滑されて、直流の出力電圧Ｖｏｕｔとして出力される。このとき、ダイオード１１８に流れる電流Ｉ（Ｄ１１８）の波形は、図２（ａ）の期間ＩＩに示すような三角波となる。

その後、トランス１０７の二次側の回生が終了し、ダイオード１１８に電流が流れなくなると、ＦＥＴ１０８のドレイン端子電圧Ｖｄは、図２（ａ）の期間ＩＩＩに示すように、緩やかに下降を始める。ＦＥＴ１０８のドレイン電圧Ｖｄの波形は、ＦＥＴ１０８のドレイン端子−ソース端子間容量、コンデンサ１１０、トランス１０７の漏れインダクタンスにより周期が決定される共振波形となる。また、第１補助巻線Ｎｂの一端は、抵抗１１６を介して、制御ＩＣ１０６のＺＣ端子に接続され、制御ＩＣ１０６は、ＺＣ端子に入力される電圧に基づいて、ＦＥＴ１０８をオン状態にするタイミングを制御する。

［動作モードの切り替え制御］
図１のトランス１０７の二次側には、抵抗１２４、１２５、１２６、１２８、及びＮチャネル型のＦＥＴ１２７から構成される出力電圧設定回路が設けられている。そして、出力電圧設定回路には、制御素子であるＣＰＵ１２９から、／Ｐｓａｖｅ信号（パワーセーブ信号）が出力される。ＣＰＵ１２９は、／ＰＳＡＶＥ信号を用いて、図１に示す電源装置の通常モード／パワーセーブモードの動作モードの切り替え制御を行う。

本電源装置を備えた電子機器が通常モードで動作を行っている場合には、ＣＰＵ１２９は、ＦＥＴ１２７にハイレベルの／Ｐｓａｖｅ信号を出力する。これにより、ＦＥＴ１２７はオン状態となり、トランス１０７の二次側の出力電圧Ｖｏｕｔを、抵抗１２４と、並列に接続された抵抗１２５、１２６の並列抵抗とで分圧した電圧が、シャントレギュレータ１２３のリファレンス端子に入力される。シャントレギュレータ１２３のリファレンス端子の入力電圧をＶｒｅｆとすると、出力電圧Ｖｏｕｔは、Ｖｒｅｆ×（Ｒ１２４＋（Ｒ１２５／／Ｒ１２６））／（Ｒ１２５／／Ｒ１２６）により算出することができる。ここで、Ｒ１２５／／Ｒ１２６は、抵抗１２５と抵抗１２６を並列接続したときの合成抵抗値を示し、Ｒ１２４は抵抗１２４の抵抗値を示す。

逆に、本電源装置を備えた電子機器がパワーセーブモードで動作している場合には、ＣＰＵ１２９は、ＦＥＴ１２７にローレベルの／Ｐｓａｖｅ信号を出力する。これにより、ＦＥＴ１２７はオフ状態となり、トランス１０７の二次側の出力電圧Ｖｏｕｔを、抵抗１２４と抵抗１２５とで分圧された電圧が、シャントレギュレータ１２３のリファレンス端子に入力される。抵抗１２４、抵抗１２５の抵抗値をそれぞれＲ１２４、Ｒ１２５とすると、出力電圧Ｖｏｕｔは、Ｖｒｅｆ×（Ｒ１２４＋Ｒ１２５）／Ｒ１２５により算出することができる。抵抗１２５と抵抗１２６を並列接続したときの合成抵抗値は、抵抗１２５の抵抗値よりも小さくなる。その結果、通常モードの場合と、パワーセーブモードの場合の出力電圧Ｖｏｕｔの算出式から、パワーセーブモードの場合の出力電圧Ｖｏｕｔは、通常モードの場合の出力電圧Ｖｏｕｔと比べて、低下することが分かる。

トランス１０７の二次巻線Ｎｓに対して、同じ方向に巻回された第１補助巻線Ｎｂに誘起される電圧は、ＦＥＴ１０８がオフ状態で、ダイオード１１８に電流が流れている時の二次巻線Ｎｓに誘起された電圧に比例する。そのため、第１補助巻線Ｎｂに誘起される電圧を制御ＩＣ１０６のＶｃｃ端子に入力して、電源電圧として使用すると、出力電圧Ｖｏｕｔが低下するパワーセーブモードの場合には、制御ＩＣ１０６の動作に必要な電力供給ができなくなる場合がある。ところが、一次巻線Ｎｐに対して、同じ方向に巻回された第２補助巻線Ｎｂ２に誘起される電圧を制御ＩＣ１０６のＶｃｃ端子に入力して、電源電圧として使用すると、出力電圧Ｖｏｕｔが低下する影響を受けずに、制御ＩＣ１０６に電力供給を行うことができる。

図２（ａ）において、ＶＮｂは、第１補助巻線Ｎｂに誘起される電圧波形を示し、誘起電圧は、（Ｖｏｕｔ＋Ｖｆ１１８）×（Ｎｂ／Ｎｓ）により算出することができ、第１補助巻線Ｎｂに誘起される電圧は、二次側の出力電圧Ｖｏｕｔに依存していることが分かる。ここで、Ｖｆ１１８は、ダイオード１１８の順方向降下電圧を示す。従って、本電源装置を備えた電子機器がパワーセーブモードとなったときに、二次側の出力電圧Ｖｏｕｔを低下させると、第１補助巻線Ｎｂに誘起される電圧ＶＮｂも大きく低下してしまうことになる。

次に、図２（ａ）において、ＶＮｂ２は、第２補助巻線Ｎｂ２に誘起される電圧波形を示す。電圧ＶＮｂ２の＋側電圧は、Ｖｈ×（Ｎｂ２／Ｎｐ）により算出され、電圧Ｖｈに依存するが、出力電圧Ｖｏｕｔには依存しない。そのため、出力電圧Ｖｏｕｔが低下しても、第２補助巻線Ｎｂ２に誘起される電圧ＶＮｂ２は低下しないことが分かる。

しかしながら、上述した電源装置において、更にパワーセーブを行う軽負荷動作時には、次のような課題が生じる。即ち、トランス１０７の二次巻線Ｎｓは負荷に電力を供給し、第２補助巻線Ｎｂ２はスイッチング制御ＩＣのＶｃｃ端子に電力を供給している。電源装置では、トランス１０７の二次側の電圧である出力電圧Ｖｏｕｔを監視して、トランス１０７の一次側にフィードバックを行っているため、負荷が非常に小さい場合には、ＦＥＴ１０８のオン状態の時間が非常に短くなり、オフ状態の時間が長くなる。ところが、第２補助巻線Ｎｂ２側の負荷である制御ＩＣ１０６の消費電力は、トランス１０７の二次側の負荷が少なくなったからといって大幅に減るものではなく、制御ＩＣ１０６では、一定の電力が消費される。そのため、トランス１０７の二次側の負荷電流が低下して、ＦＥＴ１０８のオン時間が非常に短くなった結果、短いオン時間で必要な電力を供給するために、第２補助巻線Ｎｂ２には、ＦＥＴ１０８のオン状態中に大きな電流が流れるようになる。そして、第２補助巻線Ｎｂ２に流れる電流は、一次巻線Ｎｐの電流に増加分として反映される。

図２（ｂ）は、制御ＩＣ１０６に供給する電力をフライバック結合された第１補助巻線Ｎｂから取得した場合（左側）と、フォワード結合された第２補助巻線Ｎｂ２から取得した場合（右側）のＦＥＴ１０８がオン状態のときのドレイン電流Ｉｄの波形を示している。図２（ｂ）において、ｔｏｎ（ｆｌｙｂａｃｋ）は、フライバック結合された場合のＦＥＴ１０８のオン時間を示し、ｔｏｎ（ｆｏｒｗａｒｄ）は、フォワード結合された場合のＦＥＴ１０８のオン時間を示す。制御ＩＣ１０６に供給する電力を第２補助巻線Ｎｂ２から取得する場合には、一次巻線Ｎｐには、トランス１０７の第２補助巻線Ｎｂ２と一次巻線Ｎｐの巻数比の電流が流れる。そのため、図２（ｂ）の右側の図に示すように、一次巻線Ｎｐの電流波形は、二次側に電力を伝達するために電力を蓄える三角波の部分と、ＦＥＴ１０８のオン時間中に第２補助巻線Ｎｂ２に電力供給を行う矩形の電流波形を合わせた波形、即ち台形波となる。そして、ＦＥＴ１０８がオンしている時間は、フライバック結合に比べ、フォワード結合の方が短いことが分かる。制御ＩＣ１０６は、前述したように、ＩＳ端子の入力電流が所定値になると、ＧＡＴＥ端子からの出力信号をローレベルにし、ＦＥＴ１０８をオフする。その結果、フォワード結合の補助巻線から制御ＩＣの電力を取得するように構成された電源装置の場合には、フライバック結合の補助巻線から電力取得する電源装置に比べて、ＦＥＴ１０８のオン時間が短くなる。そのため、単位時間当たりのＦＥＴ１０８のスイッチング回数が増加して効率が低化してしまうといった課題があった。

本実施例では、パワーセーブモードにおいて、スイッチング素子をオン状態からオフ状態にするタイミングを決定する制御ＩＣのＩＳ端子の入力電圧を制御することにより、スイッチング素子のオン時間を延長させる電源装置について、説明する。

［電源装置の回路構成］
図３は、本実施例の電源装置の回路構成を示した図である。図３において、破線で囲まれた部分が、前述した従来例の図１で説明した電源装置に追加された回路部分であり、その他の回路は図１と同様であるため、同じ符号を付し説明を省略する。

図３に示す回路では、図１の電源装置の回路に、第２補助巻線Ｎｂ２に流れる電流の検出を行う電流検出回路２０９（第２の電流検出手段）と、第２補助巻線Ｎｂ２に流れる電流値に基づいてＩＳ端子の入力電圧を切り換える抵抗分圧回路２１０を追加している。電流検出回路２０９は、トランス１０７の第２補助巻線Ｎｂ２、ダイオード１１４及びコンデンサ１１５の電流経路に、電流検出抵抗２０１、ＰＮＰ型のトランジスタ２０２、抵抗２０３、２０４、２０６、ＮＰＮ型のトランジスタ２０５を追加して構成されている。コンデンサ１１５への流入電流によって抵抗２０１の両端に発生する電圧に応じて、トランジスタ２０２、２０５のオンオフ状態が変化し、その結果、制御ＩＣ１０６のＩＳ端子に入力される電圧が変更される。即ち、コンデンサ１１５への流入電流が大きくなると、ＩＳ端子の入力電圧をＦＥＴ１０８のドレイン電流値に比べて小さくなるように変更し、その結果、ＦＥＴ１０８のオン状態の時間が長くなるように制御を行う。ＩＳ端子の入力電圧切換手段である抵抗分圧回路２１０は、トランジスタ２０５のオンオフ状態に応じて、抵抗分圧比を切り替え、制御ＩＣ１０６のＩＳ端子に入力される電圧を変更する。即ち、トランジスタ２０５がオフ状態の場合には、第１の電流検出手段である電流検出抵抗１１１の両端電圧を抵抗２０７（第１の分圧抵抗）、２０８（第２の分圧抵抗）により分圧された電圧が、抵抗２０７と抵抗２０８の接続点からＩＳ端子に出力される。トランジスタ２０５がオン状態の場合、電流検出抵抗１１１の両端電圧を抵抗２０７と、並列接続された抵抗２０６（第３の分圧抵抗）と抵抗２０８の合成抵抗により分圧された電圧が、抵抗２０７と並列接続された抵抗２０６、２０８の接続点から出力される。

第２補助巻線Ｎｂ２は、トランス１０７の一次巻線Ｎｐと巻回方向が同一であり、いわゆるフォワード結合と呼ばれる構成となっている。また、第１補助巻線Ｎｂの一端は、抵抗１１６を介して、制御ＩＣ１０６のＺＣ端子に接続されている。第２補助巻線Ｎｂ２に誘起された電圧は、ダイオード１１４、コンデンサ１１５で整流、平滑され、ＦＥＴ１０８のオンオフのタイミング制御を行う制御ＩＣ１０６の電源電圧として、Ｖｃｃ端子に入力される。

［電源装置の動作］
図３に示す電源装置は、従来例の図１の電源装置と同様に、ＣＰＵ１２９からのパワーセーブ信号である／Ｐｓａｖｅ信号により制御される、抵抗１２４、１２５、１２６、１２８、及びＦＥＴ１２７から構成される出力電圧設定回路を有する。ＣＰＵ１２９は、ハイレベルの／Ｐｓａｖｅ信号をＦＥＴ１２７のゲート端子に出力することにより、電源装置を通常モードからパワーセーブモードに移行させる。その結果、電源装置は、出力電圧Ｖｏｕｔを低下させたパワーセーブモードとなる。

［従来例の電源装置のパワーセーブモード時の動作］
図４（ａ）は、従来例の図１の電源装置のパワーセーブモード時における電流、電圧波形を示した図であり、左側の図は待機時Ａ、右側の図は待機時Ｂにおける波形を示している。なお、「待機時Ａ」は、パワーセーブモードの待機時Ａを、「待機時Ｂ」は、パワーセーブモードの待機時Ｂを指す。「待機時Ａ」と「待機時Ｂ」は、パワーセーブモードにおける負荷の違いを表しており、待機時Ａの負荷電流の方が、待機時Ｂの負荷電流よりも大きいものとする。

図４（ａ）の左図に示す待機時Ａにおいては、一次巻線Ｎｐに流れる一次電流は、ＦＥＴ１０８のドレイン電流Ｉｄそのものであり、図４（ａ）の期間Ｉのように三角波となっている。ＦＥＴ１０８がオン状態からオフ状態になると、図４（ａ）の期間ＩＩのように、トランス１０７に蓄積されたエネルギーが二次側に伝達されると、コンデンサ１１９の電圧は、トランス１０７に蓄えられたエネルギー分だけ上昇する。コンデンサ１１９の電圧が上昇すると、リファレンス端子に入力される抵抗１２５の両端電圧はシャントレギュレータ１２３内部の基準電圧よりも高くなり、シャントレギュレータ１２３は導通状態となる。その結果、シャントレギュレータ１２３に接続されたフォトカプラに電流が流れて、フォトカプラのＬＥＤ１２２が点灯することにより、フォトカプラのフォトトランジスタ１１７がオン状態となり、制御ＩＣ１０６のＦＢ端子の入力電圧が引き下げられる。電子機器がパワーセーブモード状態なので、トランス１０７の二次側に流れる負荷電流は小さく、コンデンサ１１９の電圧もゆっくりと低下するため、制御ＩＣ１０６は、ＦＥＴ１０８をオフし続ける。

次に、トランス１０７の二次側の負荷電流が更に小さくなった時の回路動作について、待機時Ｂを用いて説明する。図４（ａ）の右図に示す待機時Ｂにおいては、待機時Ａと比べて、二次側の負荷電流が更に小さくなるため、コンデンサ１１９の電圧は、更にゆっくりと低下するようになる。その結果、シャントレギュレータ１２３の導通状態が長くなることにより、フォトカプラのＬＥＤ１２２の点灯時間、フォトトランジスタ１１７のオン状態の時間が長くなり、制御ＩＣ１０６のＦＢ端子の入力電圧も低い電圧値が維持されることになる。

制御ＩＣ１０６は、ＦＢ端子の入力電圧に基づいて、ＦＥＴ１０８をオフするドレイン電流Ｉｄの閾値を決定し、ドレイン電流を電流−電圧変換されたＩＳ端子への入力電圧が閾値を超えると、ＧＡＴＥ端子の出力をローレベルにして、ＦＥＴ１０８をオフする。従って、ＦＢ端子の入力電圧が低いと、制御ＩＣ１０６により、ＦＥＴ１０８のオン時間は短くなるように制御される。

コンデンサ１１９の電圧が低下して、フォトカプラのＬＥＤ１２２の電流値が低下すると、逆に制御ＩＣ１０６のＦＢ端子の入力電圧が上昇し、ＩＳ端子の閾値である電圧Ｖ（ＩＳｌｉｍｉｔ）よりも高くなると、制御ＩＣ１０６は再びＦＥＴ１０８をオンする。ＦＥＴ１０８がオンすると、トランス１０７の一次巻線Ｎｐの電流、即ちＦＥＴ１０８のドレイン電流Ｉｄは、ＦＥＴ１０８のオン状態に伴い、一次インダクタンス、一次電解コンデンサ１０４の電圧Ｖｈによって決定される傾きで、直線的に上昇する。ＦＥＴ１０８のドレイン電流Ｉｄが上昇すると、ＩＳ端子の入力電圧が、低い値で推移しているＦＢ端子の入力電圧に基づいて設定された閾値である電圧Ｖ（ＩＳｌｉｍｉｔ）よりも高くなり、制御ＩＣ１０６は再びＦＥＴ１０８をオフする。

このときの第２補助巻線Ｎｂ２に流れる電流波形を図４（ａ）のＩ（Ｄ１１４）に示す。更に、このときのＦＥＴ１０８のＧＡＴＥ端子の電圧波形をＶＧＡＴＥに示す。制御ＩＣ１０６の平均消費電力がほぼ一定であるとすると、待機時Ｂでは、待機時Ａに比べて短い時間で、第２補助巻線Ｎｂ２に同程度の電力を供給しなければならない。そのため、待機時Ｂの第２補助巻線Ｎｂ２に流れる電流Ｉ（Ｄ１１４）は、待機時Ａと比べて大きくなることが分かる。

図４（ｂ）は、待機時Ａと待機時Ｂにおける、ＦＥＴ１０８がオン状態の場合のドレイン電流Ｉｄの電流波形を詳細に表した図であり、ｔｏｎ（Ａ）、ｔｏｎ（Ｂ）は、それぞれ待機時Ａ、待機時ＢにおけるＦＥＴ１０８のオン状態の時間を示す。図４（ｂ）において、待機時Ａ（左図）では、ほぼ三角波であったドレイン電流Ｉｄの波形が、より負荷電流の小さい待機時Ｂ（右図）では、台形波となっていることが分かる。これは、前述したとおり、第２補助巻線Ｎｂ２に流れる電流が大きくなり、その電流値が一次巻線Ｎｐの巻線比でドレイン電流Ｉｄに加えられるからである。待機時Ｂにおけるドレイン電流Ｉｄは、２つの要素から構成されている。１つは、一次巻線Ｎｐとの巻線比で、第２補助巻線Ｎｂ２に流れる電流が反映された電流であり、図４（ｂ）の右図に斜線で表示している部分である。もう一つは、一次巻線Ｎｐのインダクタンスに一次電解コンデンサ１０４の電圧Ｖｈを印加した電流であり、図４（ｂ）の右図に三角波で表示している部分である。一次巻線ＮｐのインダクタンスをＬｐ、一次電解コンデンサ１０４の両端電圧をＶｈ、ＦＥＴ１０８のオン状態の時間をｔｏｎとすると、ＦＥＴ１０８のドレイン電流Ｉｄの電流値は、（Ｎｂ２／Ｎｐ）×Ｉ（Ｄ１１４）＋（Ｖｈ／Ｌｐ）×ｔｏｎにより算出される。ここで、Ｉ（Ｄ１１４）は、ダイオード１１４に流れる電流値、即ち第２補助巻線Ｎｂ２の電流値を示す。

制御ＩＣ１０６は、ＦＢ端子の入力電圧に基づいて、ＦＥＴ１０８をオフするＩＳ端子の入力電圧の閾値を決定し、その閾値よりもＩＳ端子の入力電圧が高くなると、ＦＥＴ１０８をオフするように動作する。待機時Ａと待機時Ｂでは、負荷の状態は、いずれも軽負荷の状態であまり変わらないため、ＩＳ端子の入力電圧もほぼ同じとなり、ＦＥＴ１０８は、ほぼ同じタイミングで制御ＩＣ１０６によりオフされる。そのため、補助巻線Ｎｂ２に流れる電流が大きいほど、待機時ＢにおけるＦＥＴ１０８のオン時間ｔｏｎ（ｂ）は、待機時Ａにおけるオン時間ｔｏｎ（Ａ）に比べて短くなり、単位時間当たりのＦＥＴ１０８のスイッチング回数が増えることになる。

［電流検出回路と抵抗分圧回路の動作］
次に、本実施例における第２補助巻線Ｎｂ２に流れる電流の検出を行う電流検出回路２０９と、ＩＳ端子の前に設けた抵抗分圧回路２１０の動作について説明する。図３の電流検出回路２０９では、第２補助巻線Ｎｂ２からダイオード１１４とコンデンサ１１５の間に電流検出用の抵抗２０１が挿入され、コンデンサ１１５への電流値に応じた電圧が抵抗２０１の両端に発生するように構成されている。抵抗２０１の両端に発生する電圧が、トランジスタ２０２を動作させるベース−エミッタ間電圧Ｖｂｅより大きくなると、トランジスタ２０２はオン状態となり、エミッタ−コレクタ間に電流が流れる。これにより、抵抗２０４を介してトランジスタ２０５のベース端子にベース電流が流れると、トランジスタ２０５はオンする。その結果、抵抗２０６に電流が流れる。トランス１０７の二次側の負荷が小さくなり、ＦＥＴ１０８のオン状態の時間が短くなると、第２補助巻線Ｎｂ２に流れる電流が大きくなる。その結果、抵抗２０１の両端に発生する電圧が高くなって、トランジスタ２０２、トランジスタ２０５がオン状態となり、抵抗２０６に電流が流れる。トランジスタ２０２、トランジスタ２０５がオフ状態のときには、抵抗２０６には電流が流れないため、電流検出抵抗１１１の両端に発生する電圧は、直列に接続された抵抗２０７と抵抗２０８により分圧されて、制御ＩＣ１０６のＩＳ端子に入力される。ところが、トランジスタ２０２、トランジスタ２０５がオン状態となると、電流検出抵抗１１１の両端に発生する電圧は、抵抗２０７と、並列に接続された抵抗２０８、２０６の並列抵抗とにより分圧される。抵抗２０８、２０６の並列抵抗値は、抵抗２０８の抵抗値よりも小さいために分圧比が大きくなり、その結果、ＩＳ端子への入力電圧が小さくなり、制御ＩＣ１０６からは、ＦＥＴ１０８のドレイン電流Ｉｄが小さくなったように見えることになる。

ＦＥＴ１０８のドレイン電流は、電流検出抵抗１１１により電圧に変換される。トランジスタ２０５がオフ状態のときには、抵抗１１１の両端に発生する電圧Ｖ（Ｒ１１１）は、抵抗２０７と抵抗２０８により分圧される。従って、ＩＳ端子の入力電圧をＶ（ＩＳ）とすると、ＩＳ端子の入力電圧は、Ｖ（ＩＳ）＝（Ｒ２０８／（Ｒ２０７＋Ｒ２０８））×Ｖ（Ｒ１１１）により算出される。ここで、Ｒ２０７は抵抗２０７の抵抗値、Ｒ２０８は抵抗２０８の抵抗値を表す。

トランジスタ２０５がオン状態のときには、ＩＳ端子の入力電圧は、Ｖ（ＩＳ）＝（Ｒ２０８／／Ｒ２０６）／（Ｒ２０７＋（Ｒ２０８／／Ｒ２０６））×Ｖ（Ｒ１１１）により算出される。ここで、Ｒ２０８／／Ｒ２０６は、並列に接続された抵抗２０８と抵抗２０６の並列抵抗値を表し、Ｒ２０７は抵抗２０７の抵抗値を表している。抵抗２０８と抵抗２０６の並列抵抗値は、抵抗２０８の抵抗値よりも小さいので、トランジスタ２０５がオン状態の場合には、オフ状態の場合と比べて、ＩＳ端子の入力電圧Ｖ（ＩＳ）が小さくなっていることが分かる。

図４（ｃ）は、ＦＥＴ１０８がオン状態のときの電流検出抵抗１１１の電圧Ｖ（Ｒ１１１）とＩＳ端子の入力電圧Ｖ（ＩＳ）との関係を表した図である。図４（ｃ）において、縦軸はＩＳ端子の入力電圧Ｖ（ＩＳ）を示し、横軸は時間ｔを示す。Ｖ（ＩＳｌｉｍｉｔ）は、制御ＩＣ１０６がＦＥＴ１０８をオン状態からオフ状態にするタイミングを決定する、ＩＳ端子の入力電圧の閾値である。また、図４（ｃ）において、破線で示した波形は抵抗１１１の両端に発生する電圧（両端電圧）を示す。一点鎖線、二点鎖線で示す波形は、それぞれトランジスタ２０５がオフの場合のＩＳ端子への入力電圧波形、トランジスタ２０５がオンの場合のＩＳ端子への入力電圧波形を示す。更に、横軸のｔｏｆｆ１、ｔｏｆｆ２は、それぞれトランジスタ２０５がオフの場合、オンの場合に、ＩＳ端子への入力電圧が閾値に達することにより、ＦＥＴ１０８がオン状態からオフ状態になるタイミングを示している。図４（ｃ）より、トランジスタ２０５がオンの場合には、トランジスタ２０５がオフの場合に比べてＩＳ端子への入力電圧の上昇が抑えられ、その結果、ＦＥＴ１０８のオン状態の時間が長くなっていることが分かる。このように、第２補助巻線Ｎｂ２に流れる電流が大きいときに、電流検出端子であるＩＳ端子への入力電圧の抵抗分圧比を切り替えることにより、制御ＩＣ１０６がＦＥＴ１０８をオフする電流値を実質的に引き上げている。その結果、ＦＥＴ１０８のオン状態の時間が長くなり、１回のスイッチング当たりのコンデンサ１１９への供給エネルギーが大きくなると共に、単位時間当たりのスイッチング回数が減少して、スイッチング損失が減少する。

図４（ｄ）は、電源装置の待機時Ｂにおける電流、電圧波形を示した図であり、左側の図は、図１の従来例の電源装置における波形、右側の図は本実施例の図３の電源装置における波形を示している。図４（ｄ）より、本実施例の電源装置では、分圧比をトランジスタ２０５で切り替えることにより、ドレイン電流Ｉｄが閾値ＩＳｌｉｍｉｔに到達するまでの時間が長くなっている。その結果、ＦＥＴ１０８のオン状態を制御する制御ＩＣ１０６のＧＡＴＥ端子の出力であるＶＧＡＴＥ信号がハイレベル状態の時間が長くなっている。これにより、平均電流は変わらないが、ダイオード１１４に流れる電流Ｉ（Ｄ１１４）も電流値の上昇が抑えられている。更に、ＦＥＴ１０８のオン状態の時間が長くなることにより、オフ状態の時間も増加させることができ、その結果、スイッチング周期が長くなり、単位時間当たりのスイッチング回数が減少して、スイッチング損失を減少させることができる。

以上説明したように、本実施例によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。負荷電流が小さいときに第２補助巻線Ｎｂ２の電流を検出して、電流検出回路の抵抗分圧比に変更を加えることで電源がパワーセーブモードとなった時の効率を向上することが可能となる。本実施例では、制御ＩＣ１０６のＩＳ端子の入力電圧を切り替えることにより、電源装置がパワーセーブモードにおいて、負荷電流が低下したときの効率低下防止について説明した。なお、本実施例では説明しなかったが、制御ＩＣ１０６のＦＢ端子の入力電圧を変更することによっても、同様の効果を得ることが可能である。

実施例１で説明した図３の電源装置において、電源投入時や電源電圧変動時などの状態遷移時に、コンデンサ１１５の電圧が上昇することにより、コンデンサ１１５への充電電流が大きくなり、電流検出回路２０９が動作することがある。そして、電流検出回路２０９が動作して、トランジスタ２０５がオン状態になると、制御ＩＣ１０６のＩＳ端子への入力電圧の抵抗分圧値が変更される。その結果、電流検出抵抗１１１の両端電圧よりも小さい電圧がＩＳ端子に入力されるため、ＩＳ端子の入力電圧がＧＡＴＥ端子の出力信号をローレベルにする閾値に達するまでの時間が長くなり、ＦＥＴ１０８のオン状態の時間が長くなる。そのため、ＦＥＴ１０８に大きな電流が流れることにより、ＦＥＴ１０８が壊れるような場合がある。そこで、このような場合には、ＦＥＴ１０８のドレイン電流値を正確に検知することにより、ＦＥＴ１０８のドレイン端子に過電流が流れるのを防ぐ必要がある。特に、電源起動時は、一次電解コンデンサ１０４の電圧が低く、第２補助巻線Ｎｂ２に誘起される電圧も低い状態となっている。また、負荷が急激に大きくなった場合や、電子機器がパワーセーブモードから通常モードへ復帰したような場合には、実施例１の電源装置では、トランジスタ２０５が動作して想定よりも大きな電流が流れることがある。その結果、トランス１０７やＦＥＴ１０８に大きな電流が流れてしまう場合が起こり得る。そこで、本実施例では、実施例１の電源装置にダイオードを追加することにより、ＦＥＴ１０８に過電流が流れないように保護する例について説明する。

［電源装置の回路構成と動作概要］
図５は、本実施例の電源装置の回路構成を示した図である。図５は、電源の起動時や負荷が大きくなった場合に備えてＩＳ端子の抵抗分圧に上限を定めるために、実施例１の図３に示す回路に、ダイオード３０１を抵抗２０７に並列に接続した電源装置の回路である。図５において、ダイオード３０１のアノード側は抵抗２０７の電流流入端に接続され、カソード側は抵抗２０７の電流流出端に接続されている。その他の回路は、実施例１の図３と同様であるため、同じ符号を付し、説明を省略する。ダイオード３０１には、ショットキーダイオードなど順方向降下電圧の低いダイオードを用いることにより、電流検出抵抗１１１の両端に発生する電圧を順方向電圧降下分だけ低く抑えることができる。その結果、検出電圧は低くて済むため、電流検出抵抗１１１の抵抗値を下げることができ、無駄な電力消費を無くすことができる。

実施例１で説明したように、ＦＥＴ１０８がオン状態の場合、ＦＥＴ１０８のドレイン電流Ｉｄの電流値は、電流検出抵抗１１１により電圧に変換される。トランジスタ２０５がオフ状態のときには、制御ＩＣ１０６のＩＳ端子には、抵抗１１１の両端に発生する両端電圧Ｖ（Ｒ１１１）を抵抗２０７と抵抗２０８で分圧された電圧、即ち、Ｖ（Ｒ１１１）×（Ｒ２０８／（Ｒ２０７＋Ｒ２０８））が入力される。

一方、コンデンサ１１５の充電時には、第２補助巻線Ｎｂ２に電流が流れ、トランジスタ２０５がほぼオン状態となる。そのため、実施例１で説明したように、トランジスタ２０５がオン状態のときには、抵抗１１１の両端電圧Ｖ（Ｒ１１１）は、抵抗２０７と、並列に接続された抵抗２０８、２０６の並列抵抗とにより分圧される。その結果、ＩＳ端子の入力電圧Ｖ（ＩＳ）は、Ｖ（Ｒ１１１）×（Ｒ２０８／／Ｒ２０６）／（Ｒ２０７＋Ｒ２０８／／Ｒ２０６）となり、トランジスタ２０５がオフ状態のときと比べて、ＩＳ端子の入力電圧Ｖ（ＩＳ）が小さくなる。図６（ａ）は、ＦＥＴ１０８がオン状態で、トランジスタ２０５がオフ状態とオン状態のときの電流検出抵抗１１１の電圧Ｖ（Ｒ１１１）とＩＳ端子の入力電圧Ｖ（ＩＳ）との関係を表した図であり、上述した説明を波形図にて示した図である。図６（ａ）は、実施例１の図４（ｃ）と同様の図であり、図の説明は実施例１での説明を援用することで、ここでの説明は省略する。

図５に示すように、抵抗２０７にダイオード３０１を並行に接続することによって、抵抗２０７の両端に発生する電圧（両端電圧）によりダイオード３０１が導通状態になるまでは、抵抗２０７は、ＩＳ端子の入力電圧の抵抗分圧として作用する。ところが、抵抗２０７の両端電圧がダイオード３０１の順方向降下電圧Ｖｆ３０１を超えると、ダイオード３０１は導通状態となる。そのため、抵抗２０７の両端電圧は、ダイオード３０１の順方向降下電圧Ｖｆ３０１でクランプされるため、ＩＳ端子の入力電圧Ｖ（ＩＳ）は、Ｖ（Ｒ１１１）−Ｖｆ３０１となる。そして、制御ＩＣ１０６のＩＳ端子には、抵抗分圧された電圧ではなく、電流検出抵抗１１１の両端電圧Ｖ（Ｒ１１１）からダイオードの順方向降下電圧を差し引いた電圧が入力される。その結果、制御ＩＣ１０６は、ＩＳ端子への入力電圧に基づいて、トランジスタ２０５のオン、オフ状態に関係なく、ＦＥＴ１０８のドレイン電流値を正確に検出することができる。

図６（ｂ）は、上述した場合の電流検出抵抗１１１の電圧Ｖ（Ｒ１１１）とＩＳ端子の入力電圧Ｖ（ＩＳ）との関係を表した図であり、上述した説明を波形図にて示している。図６（ｂ）において、縦軸はＩＳ端子の入力電圧Ｖ（ＩＳ）を示し、横軸は時間ｔを示す。なお、図６（ｂ）には、比較のために、図６（ａ）の電圧Ｖ（ＩＳｌｉｍｉｔ）（下側）、タイミングｔｏｆｆ１、ｔｏｆｆ２を、図６（ｂ）のスケールに合わせて記載している。図６（ｂ）の上側の電圧Ｖ（ＩＳｌｉｍｉｔ）は、制御ＩＣ１０６がＦＥＴ１０８をオン状態からオフ状態にするタイミングを決定する、ＩＳ端子の入力電圧の閾値である。本実施例は、通常モードのように、ＦＥＴ１０８に大きなドレイン電流が流れる場合であり、電圧Ｖ（ＩＳｌｉｍｉｔ）は、図６（ａ）の場合と比べて、高くなっている。図６（ｂ）の「ｔｏｆｆ」は、ＦＥＴ１０８がオン状態からオフ状態になるタイミングを示している。電圧Ｖ（ＩＳｌｉｍｉｔ）が図６（ａ）の場合と比べて高くなっているために、ＦＥＴ１０８がオン状態の時間も長くなっているのが分かる。また、図６（ｂ）において、破線で示した波形は抵抗１１１の両端に発生する電圧（両端電圧）を示し、実線で示した波形は、ＩＳ端子への入力電圧の波形を示している。また、一点鎖線、二点鎖線で示す波形は、それぞれトランジスタ２０５がオフの場合のＩＳ端子への入力電圧波形、トランジスタ２０５がオンの場合のＩＳ端子への入力電圧波形を示す。図６（ｂ）において、コンデンサ１１５の充電時で、トランジスタ２０５がオン状態のときには、ＩＳ端子への入力電圧の波形は、図６（ａ）に示したトランジスタ２０５がオン状態のときの波形と同様である。ところが、分圧抵抗２０７の両端電圧Ｖ（Ｒ２０７）がダイオード３０１の順方向降下電圧Ｖｆ３０１よりも高くなると（Ｖ（Ｒ２０７）＞Ｖｆ３０１）、ＩＳ端子への入力電圧は、トランジスタ２０５のオン、オフに依存しない電圧値となる。即ち、制御ＩＣ１０６のＩＳ端子の入力電圧Ｖ（ＩＳ）は、抵抗１１１の両端電圧Ｖ（Ｒ１１１）からダイオードの順方向降下電圧Ｖｆ３０１を差し引いた電圧となり、トランジスタ２０５のオン、オフに依存しない電圧値を示していることが分かる。

以上説明したように、本実施例によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。本実施例では、抵抗２０７の両端電圧をクランプする素子としてダイオードを用いたが、クランプ素子はダイオードに限定するものではない。

実施例１で説明した図３の電源装置において、電源投入時や、トランスの二次側の負荷急変に伴って、ＦＢ端子の入力電圧が高くなることがある。ＩＳ端子の入力電圧の閾値は、ＦＢ端子の入力電圧に基づいて決定されるため、ＦＢ端子の入力電圧が高くなると、ＦＥＴ１０８のドレイン電流も大きくなることがあり、過電流が流れないように、電流値を正確に検知する必要がある。特に、電源起動時は、一次電解コンデンサ１０４の電圧が低く、第２補助巻線Ｎｂ２に誘起された電圧を整流、平滑したコンデンサ１１５の電圧も低い状態となっている。また、負荷が急激に大きくなった場合や電源起動時などの場合にも、トランジスタ２０５がオンしていると、トランス１０７やＦＥＴ１０８に想定よりも大きな電流が流れてしまう場合がある。そこで、本実施例では、実施例１の電源装置に簡単な回路を追加して、ＦＢ端子の入力電圧に基づいて、ＦＥＴ１０８に過電流が流れないように保護する例について、説明する。

［電源装置の回路構成と動作概要］
図７は、本実施例の電源装置の回路構成を示した図である。図７は、実施例１の図３に示す回路において、トランジスタ２０５のベース端子とエミッタ端子間にＮチャネル型のＦＥＴ５０１を設け、ＦＥＴ５０１のゲート端子と、制御ＩＣ１０６のＦＢ端子間に抵抗５０２を追加した電源装置の回路である。その他の回路は、実施例１の図３と同様であるため、同じ符号を付し、説明を省略する。

図７において、電源装置の起動時や負荷が大きくなった場合には、コンデンサ１１９の両端電圧を抵抗１２４と抵抗１２５により分圧された、シャントレギュレータ１２３のリファレンス端子の入力電圧は、シャントレギュレータ内部の基準電圧よりも低くなる。その結果、シャントレギュレータ１２３は非導通状態となる。また、電子機器がパワーセーブモードから通常モードへ復帰するとき、電源装置は、パワーセーブモード時に比べて、負荷電流が上昇する。電子機器が通常モードで動作を行っている場合には、ＣＰＵ１２９は、ＦＥＴ１２７にハイレベルの／Ｐｓａｖｅ信号を出力する。ＣＰＵ１２９からのハイレベルの／Ｐｓａｖｅ信号により、ＦＥＴ１２７はオン状態となり、シャントレギュレータ１２３のリファレンス端子には、抵抗１２４と、並列に接続された抵抗１２５、１２６により、抵抗分圧された電圧が入力される。並列に接続された抵抗１２５、１２６の抵抗値は、抵抗１２５の抵抗値よりも小さいため、リファレンス端子への入力電圧は、抵抗１２４と抵抗１２５により分圧された電圧よりも小さくなり、シャントレギュレータ１２３は非導通状態となる。

シャントレギュレータ１２３は非導通状態の場合には、フォトカプラのＬＥＤ１２２には電流が流れないため、ＦＢ端子に接続されているフォトカプラのフォトトランジスタ１１７（電圧検出手段）はオフ状態になり、その結果、ＦＢ端子の入力電圧が上昇する。これにより、抵抗５０２を介して、ＦＥＴ５０１のゲート端子に電圧が印加され、ＦＥＴ５０１はオン状態になる。ＦＥＴ５０１がオン状態になると、トランジスタ２０５のベース端子には、ベース電流が流れなくなるため、トランジスタ２０５はオフ状態となる。その結果、制御ＩＣ１０６のＩＳ端子には、電流検出抵抗１１１の両端に発生した両端電圧を抵抗２０７、２０８で分圧した電圧が入力される。従って、電源起動時や負荷変動により負荷が大きくなった場合や、パワーセーブモードから通常モードへの復帰時などにおいては、制御ＩＣ１０６は、ＩＳ端子の入力電圧に基づいて、ＦＥＴ１０８のドレイン電流値を正確に検知することができる。

以上説明したように、本実施例によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。特に、ＦＢ端子の入力電圧を利用することによっても、電源起動時や負荷急変時にも制御ＩＣ１０６のＩＳ端子の入力電圧が正しく検知できるようにすることができる。なお、実施例１〜３では、制御ＩＣとして擬似共振型のスイッチング制御ＩＣを用いた例について説明を行った。なお、制御ＩＣとして、擬似共振型のスイッチング制御ＩＣの代わりに、電流検出による制御を行うＰＷＭ型のスイッチング制御ＩＣを実施例１〜３の電源装置に適用しても同様の効果を有する。

実施例１〜３で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜３の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図８に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜３で説明した、図８には不図示の電源装置を備えている。尚、実施例１〜３の電源装置を適用可能な画像形成装置は、図８に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１〜３に記載の電源装置は、例えばコントローラに電力を供給する。また、実施例１〜３に記載の電源装置は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例１〜３の負荷は、コントローラや駆動部に相当する。本実施例の画像形成装置は、省電力を実現する待機状態（例えば、パワーセーブモードや待機モード）にある場合に、例えばコントローラのみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。即ち、本実施例の画像形成装置では、パワーセーブモード時に、実施例１〜３で説明した電源装置は、トランス１０７の負荷電流が小さくなったときにも、ＦＥＴ１０８のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。

以上説明したように、本実施例によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。

１０６ スイッチング制御ＩＣ
１０７ トランス
１０８ ＦＥＴ
１１１ 電流検出抵抗
２０９ 電流検出回路
２１０ 抵抗分圧回路

Claims (8)

1. 一次巻線と二次巻線と補助巻線を有するトランスと、
   前記トランスの一次巻線への電流の供給をオンオフするためのスイッチング手段と、
   前記一次巻線に流れる電流を検出し、前記電流に応じた電圧を出力する第１の電流検出手段と、
   前記第１の電流検出手段が出力する電圧に応じて、前記スイッチング手段のオンオフを制御する制御手段と、
   前記トランスの一次巻線と巻回方向が同じ前記補助巻線に流れる電流を検出する第２の電流検出手段と、
   前記第２の電流検出手段により前記補助巻線に流れる電流が所定値を超えていることが検出されると、前記第１の電流検出手段により前記制御手段へ出力される電圧値を前記補助巻線に流れる電流が前記所定値を超える前の電圧値より小さくなるように切り替える電圧切換手段と、を備えたことを特徴とする電源装置。
2. 前記電圧切換手段は、前記第１の電流検出手段が前記一次巻線に流れる電流を電圧に変換するための電流検出抵抗と並列に接続された複数の抵抗を有し、前記電流検出抵抗に生じた電圧を前記複数の抵抗により分圧し出力することを特徴とする請求項１に記載の電源装置。
3. 前記電圧切換手段は、前記補助巻線に流れる電流が前記所定値を超えていないときには、前記電流検出抵抗に生じた電圧を、直列に接続された第１の分圧抵抗と第２の分圧抵抗により分圧し、第１の分圧抵抗と第２の分圧抵抗の接続点から出力することを特徴とする請求項２に記載の電源装置。
4. 前記第２の分圧抵抗に並列に接続された第３の分圧抵抗を有し、
   前記電圧切換手段は、前記補助巻線に流れる電流が前記所定値を超えているときには、前記電流検出抵抗に生じた電圧を、前記第１の分圧抵抗と前記第２の分圧抵抗と前記第３の分圧抵抗により分圧し、前記第１の分圧抵抗と並列に接続された前記第２の分圧抵抗と前記第３の分圧抵抗との接続点から出力することを特徴とする請求項３に記載の電源装置。
5. アノードが前記第１の分圧抵抗の電流流入端に接続され、カソードが前記第１の分圧抵抗と前記第２の分圧抵抗との接続点に接続されたダイオードを有し、
   前記電圧切換手段は、前記第１の分圧抵抗における電圧が前記ダイオードの順方向電圧よりも大きいときには、前記電流検出抵抗に生じた電圧よりも前記ダイオードによる順方向電圧だけ小さい電圧を前記接続点から出力することを特徴とする請求項３又は４に記載の電源装置。
6. 前記トランスの出力電圧を検出する電圧検出手段を有し、
   前記電圧検出手段は、前記トランスの出力電圧が所定の電圧値を超えたときには、前記第２の電流検出手段が前記補助巻線に流れる電流の検出を行わないように制御することを特徴とする請求項１ないし４のいずれか１項に記載の電源装置。
7. 前記制御手段は、前記補助巻線に誘起される電圧を整流、平滑して得られる直流電圧を供給されて動作することを特徴とする請求項１ないし６のいずれか１項に記載の電源装置。
8. 記録材に画像形成を行う画像形成手段を有する画像形成装置であって、
   前記画像形成装置に電力を供給する、請求項１ないし７のいずれか１項に記載の電源装置を備えたことを特徴とする画像形成装置。

Images