JP2013251979A - 電源装置及び画像形成装置 - Google Patents

電源装置及び画像形成装置 Download PDF

Info

Publication number
JP2013251979A
JP2013251979A JP2012124687A JP2012124687A JP2013251979A JP 2013251979 A JP2013251979 A JP 2013251979A JP 2012124687 A JP2012124687 A JP 2012124687A JP 2012124687 A JP2012124687 A JP 2012124687A JP 2013251979 A JP2013251979 A JP 2013251979A
Authority
JP
Japan
Prior art keywords
voltage
current
power supply
resistor
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012124687A
Other languages
English (en)
Inventor
Minoru Hayashizaki
実 林崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012124687A priority Critical patent/JP2013251979A/ja
Publication of JP2013251979A publication Critical patent/JP2013251979A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

【課題】省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐ。
【解決手段】一次巻線Npと二次巻線Nsと補助巻線Nb、Nb2を有するトランス107と、トランスの一次巻線への電流の供給をオンオフするためのFET108と、一次巻線に流れる電流を検出し、電流に応じた電圧を出力する電流検出抵抗111と、電流検出抵抗が出力する電圧に応じて、FETのオンオフを制御するスイッチング制御IC106と、トランスの一次巻線と巻回方向が同じ補助巻線Nb2に流れる電流を検出する電流検出回路209と、補助巻線Nb2に流れる電流が所定値を超えていると、電流検出抵抗によりスイッチング制御ICへ出力される電圧値を補助巻線に流れる電流が所定値を超える前の電圧値より小さくなるように切り替える抵抗分圧回路210と、を備える。
【選択図】図3

Description

本発明は、商用電源を整流平滑して得られる高圧直流電圧を、電子機器が必要とする低圧直流電圧に変換するスイッチング電源装置、及びその電源装置を備えた画像形成装置に関する。
近年、様々な電子機器において省電力化が望まれている。それに伴い、電子機器の電源に関しても、より一層の省電力化が望まれている。電子機器の電源の一例として、FET(電界効果トランジスタ)等のスイッチング素子を所定の周波数で駆動して、目標の電圧を出力するスイッチング電源が使用されている。スイッチング電源の中には、省電力動作時に、スイッチング素子のスイッチング動作の回数を減らして効率を向上させるものがある。また、省電力化の規格も年々変更されており、通常動作時もさることながら、省電力動作時においても、省電力化して効率を向上させることが求められている。
省電力動作時のスイッチング電源における損失の多くは、スイッチング動作に起因するものである。そのため、省電力動作時において、スイッチング回数を低減させることがスイッチング電源の効率化に大きく寄与することになる。そこで、省電力動作時においてスイッチング動作による損失を減少させるためには、スイッチング素子のオン状態の時間を長くする。これにより、1回のスイッチング動作のエネルギーを大きくすることによって、スイッチング動作の休止期間を長くして、単位時間当りのスイッチング回数を減らすことがよく行われる。
例えば、特許文献1には、省電力動作時の消費電力をより低減することを目的とする電源装置が紹介されている。この電源装置では、トランスの出力電圧が低い電圧に設定された省電力動作の場合、トランスの一次巻線と巻回方向が同じ補助巻線に誘起される電圧に応じてスイッチング素子をオフし、トランスの出力電圧に基づき、スイッチング素子をオンする制御が行われる。
特開2011−010397号公報
特許文献1の電源装置はスイッチング素子を制御するための制御ICを備えており、制御ICの電源としては、トランスの出力電圧に依存しないように、トランスの一次巻線と巻回方向が同じであるフォワード結合された補助巻線に誘起される電圧が使用されている。電源装置が省電力モードとなって、負荷が小さくなると、二次側に供給される電力が少なくなるため、制御ICは、スイッチング素子のオン時間が短くなるように制御する。制御ICの消費電力はほぼ一定であるが、補助巻線には制御ICのための一定の電力が必要となるので、1回のスイッチングにおける補助巻線に流れる電流が大きくなる。補助巻線は、一次巻線に対してフォワード結合されているため、補助巻線の電流は、一次巻線に流れる電流に上乗せされる。このため、スイッチング素子をオンしている時に、一次巻線に流れる電流は、二次側にエネルギーを供給するためにトランスに蓄えられる電流と、補助巻線を介して制御ICに電力供給を行うための電流の和となり、一次巻線の電流は大きくなる。制御ICは、一次巻線の電流が所定の値となったときにスイッチング素子をオフするため、スイッチング素子はトランスに充分なエネルギーを蓄える前にオフされてしまうことになる。電源装置が省電力動作をしている場合には、負荷が少ない程、スイッチング素子のオン時間が短くなってしまい、その結果、単位時間当たりのスイッチング素子のスイッチング回数が多くなり、効率が低下するという課題があった。
本発明はこのような状況のもとでなされたもので、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことを目的とする。
前述した課題を解決するため、本発明では次のとおりに構成する。
(1)一次巻線と二次巻線と補助巻線を有するトランスと、前記トランスの一次巻線への電流の供給をオンオフするためのスイッチング手段と、前記一次巻線に流れる電流を検出し、前記電流に応じた電圧を出力する第1の電流検出手段と、前記第1の電流検出手段が出力する電圧に応じて、前記スイッチング手段のオンオフを制御する制御手段と、前記トランスの一次巻線と巻回方向が同じ前記補助巻線に流れる電流を検出する第2の電流検出手段と、前記第2の電流検出手段により前記補助巻線に流れる電流が所定値を超えていることが検出されると、前記第1の電流検出手段により前記制御手段へ出力される電圧値を前記補助巻線に流れる電流が前記所定値を超える前の電圧値より小さくなるように切り替える電圧切換手段と、を備えたことを特徴とする電源装置。
(2)記録材に画像形成を行う画像形成手段を有する画像形成装置であって、前記画像形成装置に電力を供給する、前記(1)に記載の電源装置を備えたことを特徴とする画像形成装置。
本発明によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。
実施例との比較のための従来の直流電源装置の回路構成を示す図 実施例との比較のための従来の電源装置における電流、電圧波形を示す図 実施例1の電源装置の回路構成を示す図 実施例1の電源装置のパワーセーブモード時における電流、電圧波形を示す図 実施例2の電源装置の回路構成を示す図 実施例2の電流検出抵抗の電圧とIS端子の入力電圧との関係を表した図 実施例3の電源装置の回路構成を示す図 実施例4のレーザビームプリンタの概略構成を示す図
以下に、図面を参照して本発明の実施形態について詳細に説明する。
[電源装置の概要]
まず、以下の実施例との比較のために、従来の直流電源装置の回路構成と動作について、図1を用いて説明する。図1には、フライバック方式のスイッチング電源の一例として、擬似共振コンバータの回路を示す。商用交流電源101より入力された交流電圧は、フィルタ102、ダイオードブリッジ103を介して、全波整流され、一次電解コンデンサ104により平滑化され、一次電解コンデンサ104に概ね一定の直流電圧Vhとして充電される。そして、この直流電圧Vhは、スイッチング制御IC106(以下、「制御IC106」という)を起動させるための起動抵抗105を介し、制御IC106に供給され、制御IC106を起動させる。制御IC106は、スイッチング動作を行うNチャネル型の電界効果トランジスタ108(以下、「FET108」という)のオンオフを制御するICである。
トランス107には、一次巻線Np、二次巻線Nsの他に、第1補助巻線Nb、第2補助巻線Nb2が巻回されており、二次巻線Nsは、一次巻線Npとは巻回方向が逆方向(いわゆるフライバック結合)となるよう構成されている。第1補助巻線Nbは、一次巻線Npとは巻回方向が逆方向(いわゆるフライバック結合)となるよう構成され、第2補助巻線Nb2は、一次巻線Npと巻回方向が同方向(いわゆるフォワード結合)となるよう構成されている。
制御IC106は、Vcc、GND、GATE、HV、IS、FBの各端子を有している。Vcc端子は電源入力端子で、制御IC106を駆動する電源電圧が入力され、GND端子にはGND(グラウンド)電位が入力される。GATE端子は、FET108のゲート端子に接続され、ハイレベル/ローレベルの出力を行うことにより、FET108のオンオフ状態を制御する。HV端子は高電圧端子である。電源装置の起動時などの制御IC106のVcc端子への入力電圧が低い場合に、起動抵抗105経由でHV端子に入力された電圧により、制御IC106内部の電源回路から必要な電圧が供給され、制御IC106は、起動時の動作を開始する。なお、電源装置が正常に動作して、制御IC106のVcc端子の入力電圧が上昇すると、HV端子をオープン状態に設定して、起動電流が流入しないようにし、電源装置としての消費電力を抑えるようにしてもよい。制御IC106がFET108をオン状態からオフ状態にするタイミングは、IS端子の入力電圧やFB端子の入力電圧に基づいて決定される。
シャントレギュレータ123は、出力電圧に基づいて、導通・非導通状態となる。シャントレギュレータ123の導通状態になると、トランス107の二次側に設けられたフォトカプラのLED122は導通し、LEDが発光する。フォトカプラのフォトトランジスタ117は、フォトカプラのLED122によりオンオフ状態が制御される。そして、FB端子にはフォトカプラのフォトトランジスタ117が接続され、トランス107の二次側の出力電圧に比例した電圧が入力されるように構成されている。また、IS端子には、トランス107の一次巻線Npに流れる電流により、電流検出抵抗111の両端に発生した電圧が入力されるように構成されている。制御IC106は、IS端子の入力電圧の上限値がFB端子の入力電圧に比例した電圧値となるように決定する。また、ZC端子には、第1補助巻線Nbに誘起された電圧が入力される。制御IC106は、ZC端子に入力される電圧からトランス107の回生終了を検知し、FET108をオフ状態からオン状態にするタイミングを決定する。
[通常モードとパワーセーブモードにおける電源装置の動作]
次に、電源装置の一連の動作について、図2(a)を用いて説明を行う。図2(a)は、図1の電源装置における電流、電圧波形を示した図である。電源装置は、省電力動作を行わない通常モードと、トランスの出力電圧を低下させて、電力を低減する省電力動作を行うパワーセーブモードの2つのモードを有し、図2(a)の左側の図は通常モード時、右側の図はパワーセーブモード時における波形を示している。図2(a)において、VGATEは、制御IC106のGATE端子の出力電圧の波形を示し、Idは、FET108のドレイン電流の波形を示し、Vdは、FET108のドレイン電圧の波形を示している。同様に、I(D118)は、トランス107の二次側に設けられた二次整流ダイオード118(以下、ダイオード118という)の電流波形を示し、VNb、VNb2は、それぞれ第1補助巻線Nb、第2補助巻線Nb2に誘起される電圧波形を示している。また、「I」はFET108がオン状態、「II」はFET108がオフ状態で、トランス107の二次側が回生中、「III」は、FET108がオフ状態で、トランス107の二次側が回生終了状態の期間を示している。
図1において、起動抵抗105を介して、制御IC106のHV端子に電圧Vhが印加されると、制御IC106は、GATE端子からハイレベルの信号出力を行い、FET108をオフ状態からオン状態にする。図2(a)の期間Iに示すように、FET108がオン状態になると、トランス107の一次巻線Npを介して、FET108にドレイン電流Idが流れる。
トランス107の第2補助巻線Nb2は、一次巻線Npに対して巻回方向が同じ方向(フォワード結合)である。そのため、FET108がオン状態の時には、コンデンサ104の直流電圧をVh、第2補助巻線Nb2の巻数をNb2t、一次巻線Npの巻数をNptとすると、第2補助巻線Nb2に誘起される電圧は、Vh×(Nb2t/Npt)により算出される。この誘起電圧は、ダイオード114とコンデンサ115により整流、平滑されて、制御IC106のVcc端子に入力される。このときのVcc端子の入力電圧は、ダイオード114の順方向降下電圧をVf114とすると、Vh×(Nb2t/Npt)−Vf114となる。
FET108がオン状態の時には、FET108のドレイン電流Idは、抵抗111に流れ、電流−電圧変換が行われて制御IC106のIS端子に入力される。制御IC106は、IS端子の入力電圧が所定の電圧値V(ISlimit)(このとき、抵抗111に流れる電流値をISlimitとする)に到達すると、GATE端子の出力をハイレベルからローレベルにし、FET108はオン状態からオフ状態となる。
FET108がオフ状態になると、FET108のドレイン電流Idは0となる。そのため、トランス107の一次巻線Npの電流は、コンデンサ110に流入し、コンデンサ110が充電され、その結果、FET108のドレイン端子電圧Vdは、図2(a)の期間IIの初期の波形に示すように、上昇を始める。
一方、FET108がオフ状態になると、トランス107の二次巻線Nsに誘起された電圧は、ダイオード118と二次平滑コンデンサ119(以下、コンデンサ119という)により、整流、平滑されて、直流の出力電圧Voutとして出力される。このとき、ダイオード118に流れる電流I(D118)の波形は、図2(a)の期間IIに示すような三角波となる。
その後、トランス107の二次側の回生が終了し、ダイオード118に電流が流れなくなると、FET108のドレイン端子電圧Vdは、図2(a)の期間IIIに示すように、緩やかに下降を始める。FET108のドレイン電圧Vdの波形は、FET108のドレイン端子−ソース端子間容量、コンデンサ110、トランス107の漏れインダクタンスにより周期が決定される共振波形となる。また、第1補助巻線Nbの一端は、抵抗116を介して、制御IC106のZC端子に接続され、制御IC106は、ZC端子に入力される電圧に基づいて、FET108をオン状態にするタイミングを制御する。
[動作モードの切り替え制御]
図1のトランス107の二次側には、抵抗124、125、126、128、及びNチャネル型のFET127から構成される出力電圧設定回路が設けられている。そして、出力電圧設定回路には、制御素子であるCPU129から、/Psave信号(パワーセーブ信号)が出力される。CPU129は、/PSAVE信号を用いて、図1に示す電源装置の通常モード/パワーセーブモードの動作モードの切り替え制御を行う。
本電源装置を備えた電子機器が通常モードで動作を行っている場合には、CPU129は、FET127にハイレベルの/Psave信号を出力する。これにより、FET127はオン状態となり、トランス107の二次側の出力電圧Voutを、抵抗124と、並列に接続された抵抗125、126の並列抵抗とで分圧した電圧が、シャントレギュレータ123のリファレンス端子に入力される。シャントレギュレータ123のリファレンス端子の入力電圧をVrefとすると、出力電圧Voutは、Vref×(R124+(R125//R126))/(R125//R126)により算出することができる。ここで、R125//R126は、抵抗125と抵抗126を並列接続したときの合成抵抗値を示し、R124は抵抗124の抵抗値を示す。
逆に、本電源装置を備えた電子機器がパワーセーブモードで動作している場合には、CPU129は、FET127にローレベルの/Psave信号を出力する。これにより、FET127はオフ状態となり、トランス107の二次側の出力電圧Voutを、抵抗124と抵抗125とで分圧された電圧が、シャントレギュレータ123のリファレンス端子に入力される。抵抗124、抵抗125の抵抗値をそれぞれR124、R125とすると、出力電圧Voutは、Vref×(R124+R125)/R125により算出することができる。抵抗125と抵抗126を並列接続したときの合成抵抗値は、抵抗125の抵抗値よりも小さくなる。その結果、通常モードの場合と、パワーセーブモードの場合の出力電圧Voutの算出式から、パワーセーブモードの場合の出力電圧Voutは、通常モードの場合の出力電圧Voutと比べて、低下することが分かる。
トランス107の二次巻線Nsに対して、同じ方向に巻回された第1補助巻線Nbに誘起される電圧は、FET108がオフ状態で、ダイオード118に電流が流れている時の二次巻線Nsに誘起された電圧に比例する。そのため、第1補助巻線Nbに誘起される電圧を制御IC106のVcc端子に入力して、電源電圧として使用すると、出力電圧Voutが低下するパワーセーブモードの場合には、制御IC106の動作に必要な電力供給ができなくなる場合がある。ところが、一次巻線Npに対して、同じ方向に巻回された第2補助巻線Nb2に誘起される電圧を制御IC106のVcc端子に入力して、電源電圧として使用すると、出力電圧Voutが低下する影響を受けずに、制御IC106に電力供給を行うことができる。
図2(a)において、VNbは、第1補助巻線Nbに誘起される電圧波形を示し、誘起電圧は、(Vout+Vf118)×(Nb/Ns)により算出することができ、第1補助巻線Nbに誘起される電圧は、二次側の出力電圧Voutに依存していることが分かる。ここで、Vf118は、ダイオード118の順方向降下電圧を示す。従って、本電源装置を備えた電子機器がパワーセーブモードとなったときに、二次側の出力電圧Voutを低下させると、第1補助巻線Nbに誘起される電圧VNbも大きく低下してしまうことになる。
次に、図2(a)において、VNb2は、第2補助巻線Nb2に誘起される電圧波形を示す。電圧VNb2の+側電圧は、Vh×(Nb2/Np)により算出され、電圧Vhに依存するが、出力電圧Voutには依存しない。そのため、出力電圧Voutが低下しても、第2補助巻線Nb2に誘起される電圧VNb2は低下しないことが分かる。
しかしながら、上述した電源装置において、更にパワーセーブを行う軽負荷動作時には、次のような課題が生じる。即ち、トランス107の二次巻線Nsは負荷に電力を供給し、第2補助巻線Nb2はスイッチング制御ICのVcc端子に電力を供給している。電源装置では、トランス107の二次側の電圧である出力電圧Voutを監視して、トランス107の一次側にフィードバックを行っているため、負荷が非常に小さい場合には、FET108のオン状態の時間が非常に短くなり、オフ状態の時間が長くなる。ところが、第2補助巻線Nb2側の負荷である制御IC106の消費電力は、トランス107の二次側の負荷が少なくなったからといって大幅に減るものではなく、制御IC106では、一定の電力が消費される。そのため、トランス107の二次側の負荷電流が低下して、FET108のオン時間が非常に短くなった結果、短いオン時間で必要な電力を供給するために、第2補助巻線Nb2には、FET108のオン状態中に大きな電流が流れるようになる。そして、第2補助巻線Nb2に流れる電流は、一次巻線Npの電流に増加分として反映される。
図2(b)は、制御IC106に供給する電力をフライバック結合された第1補助巻線Nbから取得した場合(左側)と、フォワード結合された第2補助巻線Nb2から取得した場合(右側)のFET108がオン状態のときのドレイン電流Idの波形を示している。図2(b)において、ton(flyback)は、フライバック結合された場合のFET108のオン時間を示し、ton(forward)は、フォワード結合された場合のFET108のオン時間を示す。制御IC106に供給する電力を第2補助巻線Nb2から取得する場合には、一次巻線Npには、トランス107の第2補助巻線Nb2と一次巻線Npの巻数比の電流が流れる。そのため、図2(b)の右側の図に示すように、一次巻線Npの電流波形は、二次側に電力を伝達するために電力を蓄える三角波の部分と、FET108のオン時間中に第2補助巻線Nb2に電力供給を行う矩形の電流波形を合わせた波形、即ち台形波となる。そして、FET108がオンしている時間は、フライバック結合に比べ、フォワード結合の方が短いことが分かる。制御IC106は、前述したように、IS端子の入力電流が所定値になると、GATE端子からの出力信号をローレベルにし、FET108をオフする。その結果、フォワード結合の補助巻線から制御ICの電力を取得するように構成された電源装置の場合には、フライバック結合の補助巻線から電力取得する電源装置に比べて、FET108のオン時間が短くなる。そのため、単位時間当たりのFET108のスイッチング回数が増加して効率が低化してしまうといった課題があった。
本実施例では、パワーセーブモードにおいて、スイッチング素子をオン状態からオフ状態にするタイミングを決定する制御ICのIS端子の入力電圧を制御することにより、スイッチング素子のオン時間を延長させる電源装置について、説明する。
[電源装置の回路構成]
図3は、本実施例の電源装置の回路構成を示した図である。図3において、破線で囲まれた部分が、前述した従来例の図1で説明した電源装置に追加された回路部分であり、その他の回路は図1と同様であるため、同じ符号を付し説明を省略する。
図3に示す回路では、図1の電源装置の回路に、第2補助巻線Nb2に流れる電流の検出を行う電流検出回路209(第2の電流検出手段)と、第2補助巻線Nb2に流れる電流値に基づいてIS端子の入力電圧を切り換える抵抗分圧回路210を追加している。電流検出回路209は、トランス107の第2補助巻線Nb2、ダイオード114及びコンデンサ115の電流経路に、電流検出抵抗201、PNP型のトランジスタ202、抵抗203、204、206、NPN型のトランジスタ205を追加して構成されている。コンデンサ115への流入電流によって抵抗201の両端に発生する電圧に応じて、トランジスタ202、205のオンオフ状態が変化し、その結果、制御IC106のIS端子に入力される電圧が変更される。即ち、コンデンサ115への流入電流が大きくなると、IS端子の入力電圧をFET108のドレイン電流値に比べて小さくなるように変更し、その結果、FET108のオン状態の時間が長くなるように制御を行う。IS端子の入力電圧切換手段である抵抗分圧回路210は、トランジスタ205のオンオフ状態に応じて、抵抗分圧比を切り替え、制御IC106のIS端子に入力される電圧を変更する。即ち、トランジスタ205がオフ状態の場合には、第1の電流検出手段である電流検出抵抗111の両端電圧を抵抗207(第1の分圧抵抗)、208(第2の分圧抵抗)により分圧された電圧が、抵抗207と抵抗208の接続点からIS端子に出力される。トランジスタ205がオン状態の場合、電流検出抵抗111の両端電圧を抵抗207と、並列接続された抵抗206(第3の分圧抵抗)と抵抗208の合成抵抗により分圧された電圧が、抵抗207と並列接続された抵抗206、208の接続点から出力される。
第2補助巻線Nb2は、トランス107の一次巻線Npと巻回方向が同一であり、いわゆるフォワード結合と呼ばれる構成となっている。また、第1補助巻線Nbの一端は、抵抗116を介して、制御IC106のZC端子に接続されている。第2補助巻線Nb2に誘起された電圧は、ダイオード114、コンデンサ115で整流、平滑され、FET108のオンオフのタイミング制御を行う制御IC106の電源電圧として、Vcc端子に入力される。
[電源装置の動作]
図3に示す電源装置は、従来例の図1の電源装置と同様に、CPU129からのパワーセーブ信号である/Psave信号により制御される、抵抗124、125、126、128、及びFET127から構成される出力電圧設定回路を有する。CPU129は、ハイレベルの/Psave信号をFET127のゲート端子に出力することにより、電源装置を通常モードからパワーセーブモードに移行させる。その結果、電源装置は、出力電圧Voutを低下させたパワーセーブモードとなる。
[従来例の電源装置のパワーセーブモード時の動作]
図4(a)は、従来例の図1の電源装置のパワーセーブモード時における電流、電圧波形を示した図であり、左側の図は待機時A、右側の図は待機時Bにおける波形を示している。なお、「待機時A」は、パワーセーブモードの待機時Aを、「待機時B」は、パワーセーブモードの待機時Bを指す。「待機時A」と「待機時B」は、パワーセーブモードにおける負荷の違いを表しており、待機時Aの負荷電流の方が、待機時Bの負荷電流よりも大きいものとする。
図4(a)の左図に示す待機時Aにおいては、一次巻線Npに流れる一次電流は、FET108のドレイン電流Idそのものであり、図4(a)の期間Iのように三角波となっている。FET108がオン状態からオフ状態になると、図4(a)の期間IIのように、トランス107に蓄積されたエネルギーが二次側に伝達されると、コンデンサ119の電圧は、トランス107に蓄えられたエネルギー分だけ上昇する。コンデンサ119の電圧が上昇すると、リファレンス端子に入力される抵抗125の両端電圧はシャントレギュレータ123内部の基準電圧よりも高くなり、シャントレギュレータ123は導通状態となる。その結果、シャントレギュレータ123に接続されたフォトカプラに電流が流れて、フォトカプラのLED122が点灯することにより、フォトカプラのフォトトランジスタ117がオン状態となり、制御IC106のFB端子の入力電圧が引き下げられる。電子機器がパワーセーブモード状態なので、トランス107の二次側に流れる負荷電流は小さく、コンデンサ119の電圧もゆっくりと低下するため、制御IC106は、FET108をオフし続ける。
次に、トランス107の二次側の負荷電流が更に小さくなった時の回路動作について、待機時Bを用いて説明する。図4(a)の右図に示す待機時Bにおいては、待機時Aと比べて、二次側の負荷電流が更に小さくなるため、コンデンサ119の電圧は、更にゆっくりと低下するようになる。その結果、シャントレギュレータ123の導通状態が長くなることにより、フォトカプラのLED122の点灯時間、フォトトランジスタ117のオン状態の時間が長くなり、制御IC106のFB端子の入力電圧も低い電圧値が維持されることになる。
制御IC106は、FB端子の入力電圧に基づいて、FET108をオフするドレイン電流Idの閾値を決定し、ドレイン電流を電流−電圧変換されたIS端子への入力電圧が閾値を超えると、GATE端子の出力をローレベルにして、FET108をオフする。従って、FB端子の入力電圧が低いと、制御IC106により、FET108のオン時間は短くなるように制御される。
コンデンサ119の電圧が低下して、フォトカプラのLED122の電流値が低下すると、逆に制御IC106のFB端子の入力電圧が上昇し、IS端子の閾値である電圧V(ISlimit)よりも高くなると、制御IC106は再びFET108をオンする。FET108がオンすると、トランス107の一次巻線Npの電流、即ちFET108のドレイン電流Idは、FET108のオン状態に伴い、一次インダクタンス、一次電解コンデンサ104の電圧Vhによって決定される傾きで、直線的に上昇する。FET108のドレイン電流Idが上昇すると、IS端子の入力電圧が、低い値で推移しているFB端子の入力電圧に基づいて設定された閾値である電圧V(ISlimit)よりも高くなり、制御IC106は再びFET108をオフする。
このときの第2補助巻線Nb2に流れる電流波形を図4(a)のI(D114)に示す。更に、このときのFET108のGATE端子の電圧波形をVGATEに示す。制御IC106の平均消費電力がほぼ一定であるとすると、待機時Bでは、待機時Aに比べて短い時間で、第2補助巻線Nb2に同程度の電力を供給しなければならない。そのため、待機時Bの第2補助巻線Nb2に流れる電流I(D114)は、待機時Aと比べて大きくなることが分かる。
図4(b)は、待機時Aと待機時Bにおける、FET108がオン状態の場合のドレイン電流Idの電流波形を詳細に表した図であり、ton(A)、ton(B)は、それぞれ待機時A、待機時BにおけるFET108のオン状態の時間を示す。図4(b)において、待機時A(左図)では、ほぼ三角波であったドレイン電流Idの波形が、より負荷電流の小さい待機時B(右図)では、台形波となっていることが分かる。これは、前述したとおり、第2補助巻線Nb2に流れる電流が大きくなり、その電流値が一次巻線Npの巻線比でドレイン電流Idに加えられるからである。待機時Bにおけるドレイン電流Idは、2つの要素から構成されている。1つは、一次巻線Npとの巻線比で、第2補助巻線Nb2に流れる電流が反映された電流であり、図4(b)の右図に斜線で表示している部分である。もう一つは、一次巻線Npのインダクタンスに一次電解コンデンサ104の電圧Vhを印加した電流であり、図4(b)の右図に三角波で表示している部分である。一次巻線NpのインダクタンスをLp、一次電解コンデンサ104の両端電圧をVh、FET108のオン状態の時間をtonとすると、FET108のドレイン電流Idの電流値は、(Nb2/Np)×I(D114)+(Vh/Lp)×tonにより算出される。ここで、I(D114)は、ダイオード114に流れる電流値、即ち第2補助巻線Nb2の電流値を示す。
制御IC106は、FB端子の入力電圧に基づいて、FET108をオフするIS端子の入力電圧の閾値を決定し、その閾値よりもIS端子の入力電圧が高くなると、FET108をオフするように動作する。待機時Aと待機時Bでは、負荷の状態は、いずれも軽負荷の状態であまり変わらないため、IS端子の入力電圧もほぼ同じとなり、FET108は、ほぼ同じタイミングで制御IC106によりオフされる。そのため、補助巻線Nb2に流れる電流が大きいほど、待機時BにおけるFET108のオン時間ton(b)は、待機時Aにおけるオン時間ton(A)に比べて短くなり、単位時間当たりのFET108のスイッチング回数が増えることになる。
[電流検出回路と抵抗分圧回路の動作]
次に、本実施例における第2補助巻線Nb2に流れる電流の検出を行う電流検出回路209と、IS端子の前に設けた抵抗分圧回路210の動作について説明する。図3の電流検出回路209では、第2補助巻線Nb2からダイオード114とコンデンサ115の間に電流検出用の抵抗201が挿入され、コンデンサ115への電流値に応じた電圧が抵抗201の両端に発生するように構成されている。抵抗201の両端に発生する電圧が、トランジスタ202を動作させるベース−エミッタ間電圧Vbeより大きくなると、トランジスタ202はオン状態となり、エミッタ−コレクタ間に電流が流れる。これにより、抵抗204を介してトランジスタ205のベース端子にベース電流が流れると、トランジスタ205はオンする。その結果、抵抗206に電流が流れる。トランス107の二次側の負荷が小さくなり、FET108のオン状態の時間が短くなると、第2補助巻線Nb2に流れる電流が大きくなる。その結果、抵抗201の両端に発生する電圧が高くなって、トランジスタ202、トランジスタ205がオン状態となり、抵抗206に電流が流れる。トランジスタ202、トランジスタ205がオフ状態のときには、抵抗206には電流が流れないため、電流検出抵抗111の両端に発生する電圧は、直列に接続された抵抗207と抵抗208により分圧されて、制御IC106のIS端子に入力される。ところが、トランジスタ202、トランジスタ205がオン状態となると、電流検出抵抗111の両端に発生する電圧は、抵抗207と、並列に接続された抵抗208、206の並列抵抗とにより分圧される。抵抗208、206の並列抵抗値は、抵抗208の抵抗値よりも小さいために分圧比が大きくなり、その結果、IS端子への入力電圧が小さくなり、制御IC106からは、FET108のドレイン電流Idが小さくなったように見えることになる。
FET108のドレイン電流は、電流検出抵抗111により電圧に変換される。トランジスタ205がオフ状態のときには、抵抗111の両端に発生する電圧V(R111)は、抵抗207と抵抗208により分圧される。従って、IS端子の入力電圧をV(IS)とすると、IS端子の入力電圧は、V(IS)=(R208/(R207+R208))×V(R111)により算出される。ここで、R207は抵抗207の抵抗値、R208は抵抗208の抵抗値を表す。
トランジスタ205がオン状態のときには、IS端子の入力電圧は、V(IS)=(R208//R206)/(R207+(R208//R206))×V(R111)により算出される。ここで、R208//R206は、並列に接続された抵抗208と抵抗206の並列抵抗値を表し、R207は抵抗207の抵抗値を表している。抵抗208と抵抗206の並列抵抗値は、抵抗208の抵抗値よりも小さいので、トランジスタ205がオン状態の場合には、オフ状態の場合と比べて、IS端子の入力電圧V(IS)が小さくなっていることが分かる。
図4(c)は、FET108がオン状態のときの電流検出抵抗111の電圧V(R111)とIS端子の入力電圧V(IS)との関係を表した図である。図4(c)において、縦軸はIS端子の入力電圧V(IS)を示し、横軸は時間tを示す。V(ISlimit)は、制御IC106がFET108をオン状態からオフ状態にするタイミングを決定する、IS端子の入力電圧の閾値である。また、図4(c)において、破線で示した波形は抵抗111の両端に発生する電圧(両端電圧)を示す。一点鎖線、二点鎖線で示す波形は、それぞれトランジスタ205がオフの場合のIS端子への入力電圧波形、トランジスタ205がオンの場合のIS端子への入力電圧波形を示す。更に、横軸のtoff1、toff2は、それぞれトランジスタ205がオフの場合、オンの場合に、IS端子への入力電圧が閾値に達することにより、FET108がオン状態からオフ状態になるタイミングを示している。図4(c)より、トランジスタ205がオンの場合には、トランジスタ205がオフの場合に比べてIS端子への入力電圧の上昇が抑えられ、その結果、FET108のオン状態の時間が長くなっていることが分かる。このように、第2補助巻線Nb2に流れる電流が大きいときに、電流検出端子であるIS端子への入力電圧の抵抗分圧比を切り替えることにより、制御IC106がFET108をオフする電流値を実質的に引き上げている。その結果、FET108のオン状態の時間が長くなり、1回のスイッチング当たりのコンデンサ119への供給エネルギーが大きくなると共に、単位時間当たりのスイッチング回数が減少して、スイッチング損失が減少する。
図4(d)は、電源装置の待機時Bにおける電流、電圧波形を示した図であり、左側の図は、図1の従来例の電源装置における波形、右側の図は本実施例の図3の電源装置における波形を示している。図4(d)より、本実施例の電源装置では、分圧比をトランジスタ205で切り替えることにより、ドレイン電流Idが閾値ISlimitに到達するまでの時間が長くなっている。その結果、FET108のオン状態を制御する制御IC106のGATE端子の出力であるVGATE信号がハイレベル状態の時間が長くなっている。これにより、平均電流は変わらないが、ダイオード114に流れる電流I(D114)も電流値の上昇が抑えられている。更に、FET108のオン状態の時間が長くなることにより、オフ状態の時間も増加させることができ、その結果、スイッチング周期が長くなり、単位時間当たりのスイッチング回数が減少して、スイッチング損失を減少させることができる。
以上説明したように、本実施例によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。負荷電流が小さいときに第2補助巻線Nb2の電流を検出して、電流検出回路の抵抗分圧比に変更を加えることで電源がパワーセーブモードとなった時の効率を向上することが可能となる。本実施例では、制御IC106のIS端子の入力電圧を切り替えることにより、電源装置がパワーセーブモードにおいて、負荷電流が低下したときの効率低下防止について説明した。なお、本実施例では説明しなかったが、制御IC106のFB端子の入力電圧を変更することによっても、同様の効果を得ることが可能である。
実施例1で説明した図3の電源装置において、電源投入時や電源電圧変動時などの状態遷移時に、コンデンサ115の電圧が上昇することにより、コンデンサ115への充電電流が大きくなり、電流検出回路209が動作することがある。そして、電流検出回路209が動作して、トランジスタ205がオン状態になると、制御IC106のIS端子への入力電圧の抵抗分圧値が変更される。その結果、電流検出抵抗111の両端電圧よりも小さい電圧がIS端子に入力されるため、IS端子の入力電圧がGATE端子の出力信号をローレベルにする閾値に達するまでの時間が長くなり、FET108のオン状態の時間が長くなる。そのため、FET108に大きな電流が流れることにより、FET108が壊れるような場合がある。そこで、このような場合には、FET108のドレイン電流値を正確に検知することにより、FET108のドレイン端子に過電流が流れるのを防ぐ必要がある。特に、電源起動時は、一次電解コンデンサ104の電圧が低く、第2補助巻線Nb2に誘起される電圧も低い状態となっている。また、負荷が急激に大きくなった場合や、電子機器がパワーセーブモードから通常モードへ復帰したような場合には、実施例1の電源装置では、トランジスタ205が動作して想定よりも大きな電流が流れることがある。その結果、トランス107やFET108に大きな電流が流れてしまう場合が起こり得る。そこで、本実施例では、実施例1の電源装置にダイオードを追加することにより、FET108に過電流が流れないように保護する例について説明する。
[電源装置の回路構成と動作概要]
図5は、本実施例の電源装置の回路構成を示した図である。図5は、電源の起動時や負荷が大きくなった場合に備えてIS端子の抵抗分圧に上限を定めるために、実施例1の図3に示す回路に、ダイオード301を抵抗207に並列に接続した電源装置の回路である。図5において、ダイオード301のアノード側は抵抗207の電流流入端に接続され、カソード側は抵抗207の電流流出端に接続されている。その他の回路は、実施例1の図3と同様であるため、同じ符号を付し、説明を省略する。ダイオード301には、ショットキーダイオードなど順方向降下電圧の低いダイオードを用いることにより、電流検出抵抗111の両端に発生する電圧を順方向電圧降下分だけ低く抑えることができる。その結果、検出電圧は低くて済むため、電流検出抵抗111の抵抗値を下げることができ、無駄な電力消費を無くすことができる。
実施例1で説明したように、FET108がオン状態の場合、FET108のドレイン電流Idの電流値は、電流検出抵抗111により電圧に変換される。トランジスタ205がオフ状態のときには、制御IC106のIS端子には、抵抗111の両端に発生する両端電圧V(R111)を抵抗207と抵抗208で分圧された電圧、即ち、V(R111)×(R208/(R207+R208))が入力される。
一方、コンデンサ115の充電時には、第2補助巻線Nb2に電流が流れ、トランジスタ205がほぼオン状態となる。そのため、実施例1で説明したように、トランジスタ205がオン状態のときには、抵抗111の両端電圧V(R111)は、抵抗207と、並列に接続された抵抗208、206の並列抵抗とにより分圧される。その結果、IS端子の入力電圧V(IS)は、V(R111)×(R208//R206)/(R207+R208//R206)となり、トランジスタ205がオフ状態のときと比べて、IS端子の入力電圧V(IS)が小さくなる。図6(a)は、FET108がオン状態で、トランジスタ205がオフ状態とオン状態のときの電流検出抵抗111の電圧V(R111)とIS端子の入力電圧V(IS)との関係を表した図であり、上述した説明を波形図にて示した図である。図6(a)は、実施例1の図4(c)と同様の図であり、図の説明は実施例1での説明を援用することで、ここでの説明は省略する。
図5に示すように、抵抗207にダイオード301を並行に接続することによって、抵抗207の両端に発生する電圧(両端電圧)によりダイオード301が導通状態になるまでは、抵抗207は、IS端子の入力電圧の抵抗分圧として作用する。ところが、抵抗207の両端電圧がダイオード301の順方向降下電圧Vf301を超えると、ダイオード301は導通状態となる。そのため、抵抗207の両端電圧は、ダイオード301の順方向降下電圧Vf301でクランプされるため、IS端子の入力電圧V(IS)は、V(R111)−Vf301となる。そして、制御IC106のIS端子には、抵抗分圧された電圧ではなく、電流検出抵抗111の両端電圧V(R111)からダイオードの順方向降下電圧を差し引いた電圧が入力される。その結果、制御IC106は、IS端子への入力電圧に基づいて、トランジスタ205のオン、オフ状態に関係なく、FET108のドレイン電流値を正確に検出することができる。
図6(b)は、上述した場合の電流検出抵抗111の電圧V(R111)とIS端子の入力電圧V(IS)との関係を表した図であり、上述した説明を波形図にて示している。図6(b)において、縦軸はIS端子の入力電圧V(IS)を示し、横軸は時間tを示す。なお、図6(b)には、比較のために、図6(a)の電圧V(ISlimit)(下側)、タイミングtoff1、toff2を、図6(b)のスケールに合わせて記載している。図6(b)の上側の電圧V(ISlimit)は、制御IC106がFET108をオン状態からオフ状態にするタイミングを決定する、IS端子の入力電圧の閾値である。本実施例は、通常モードのように、FET108に大きなドレイン電流が流れる場合であり、電圧V(ISlimit)は、図6(a)の場合と比べて、高くなっている。図6(b)の「toff」は、FET108がオン状態からオフ状態になるタイミングを示している。電圧V(ISlimit)が図6(a)の場合と比べて高くなっているために、FET108がオン状態の時間も長くなっているのが分かる。また、図6(b)において、破線で示した波形は抵抗111の両端に発生する電圧(両端電圧)を示し、実線で示した波形は、IS端子への入力電圧の波形を示している。また、一点鎖線、二点鎖線で示す波形は、それぞれトランジスタ205がオフの場合のIS端子への入力電圧波形、トランジスタ205がオンの場合のIS端子への入力電圧波形を示す。図6(b)において、コンデンサ115の充電時で、トランジスタ205がオン状態のときには、IS端子への入力電圧の波形は、図6(a)に示したトランジスタ205がオン状態のときの波形と同様である。ところが、分圧抵抗207の両端電圧V(R207)がダイオード301の順方向降下電圧Vf301よりも高くなると(V(R207)>Vf301)、IS端子への入力電圧は、トランジスタ205のオン、オフに依存しない電圧値となる。即ち、制御IC106のIS端子の入力電圧V(IS)は、抵抗111の両端電圧V(R111)からダイオードの順方向降下電圧Vf301を差し引いた電圧となり、トランジスタ205のオン、オフに依存しない電圧値を示していることが分かる。
以上説明したように、本実施例によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。本実施例では、抵抗207の両端電圧をクランプする素子としてダイオードを用いたが、クランプ素子はダイオードに限定するものではない。
実施例1で説明した図3の電源装置において、電源投入時や、トランスの二次側の負荷急変に伴って、FB端子の入力電圧が高くなることがある。IS端子の入力電圧の閾値は、FB端子の入力電圧に基づいて決定されるため、FB端子の入力電圧が高くなると、FET108のドレイン電流も大きくなることがあり、過電流が流れないように、電流値を正確に検知する必要がある。特に、電源起動時は、一次電解コンデンサ104の電圧が低く、第2補助巻線Nb2に誘起された電圧を整流、平滑したコンデンサ115の電圧も低い状態となっている。また、負荷が急激に大きくなった場合や電源起動時などの場合にも、トランジスタ205がオンしていると、トランス107やFET108に想定よりも大きな電流が流れてしまう場合がある。そこで、本実施例では、実施例1の電源装置に簡単な回路を追加して、FB端子の入力電圧に基づいて、FET108に過電流が流れないように保護する例について、説明する。
[電源装置の回路構成と動作概要]
図7は、本実施例の電源装置の回路構成を示した図である。図7は、実施例1の図3に示す回路において、トランジスタ205のベース端子とエミッタ端子間にNチャネル型のFET501を設け、FET501のゲート端子と、制御IC106のFB端子間に抵抗502を追加した電源装置の回路である。その他の回路は、実施例1の図3と同様であるため、同じ符号を付し、説明を省略する。
図7において、電源装置の起動時や負荷が大きくなった場合には、コンデンサ119の両端電圧を抵抗124と抵抗125により分圧された、シャントレギュレータ123のリファレンス端子の入力電圧は、シャントレギュレータ内部の基準電圧よりも低くなる。その結果、シャントレギュレータ123は非導通状態となる。また、電子機器がパワーセーブモードから通常モードへ復帰するとき、電源装置は、パワーセーブモード時に比べて、負荷電流が上昇する。電子機器が通常モードで動作を行っている場合には、CPU129は、FET127にハイレベルの/Psave信号を出力する。CPU129からのハイレベルの/Psave信号により、FET127はオン状態となり、シャントレギュレータ123のリファレンス端子には、抵抗124と、並列に接続された抵抗125、126により、抵抗分圧された電圧が入力される。並列に接続された抵抗125、126の抵抗値は、抵抗125の抵抗値よりも小さいため、リファレンス端子への入力電圧は、抵抗124と抵抗125により分圧された電圧よりも小さくなり、シャントレギュレータ123は非導通状態となる。
シャントレギュレータ123は非導通状態の場合には、フォトカプラのLED122には電流が流れないため、FB端子に接続されているフォトカプラのフォトトランジスタ117(電圧検出手段)はオフ状態になり、その結果、FB端子の入力電圧が上昇する。これにより、抵抗502を介して、FET501のゲート端子に電圧が印加され、FET501はオン状態になる。FET501がオン状態になると、トランジスタ205のベース端子には、ベース電流が流れなくなるため、トランジスタ205はオフ状態となる。その結果、制御IC106のIS端子には、電流検出抵抗111の両端に発生した両端電圧を抵抗207、208で分圧した電圧が入力される。従って、電源起動時や負荷変動により負荷が大きくなった場合や、パワーセーブモードから通常モードへの復帰時などにおいては、制御IC106は、IS端子の入力電圧に基づいて、FET108のドレイン電流値を正確に検知することができる。
以上説明したように、本実施例によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。特に、FB端子の入力電圧を利用することによっても、電源起動時や負荷急変時にも制御IC106のIS端子の入力電圧が正しく検知できるようにすることができる。なお、実施例1〜3では、制御ICとして擬似共振型のスイッチング制御ICを用いた例について説明を行った。なお、制御ICとして、擬似共振型のスイッチング制御ICの代わりに、電流検出による制御を行うPWM型のスイッチング制御ICを実施例1〜3の電源装置に適用しても同様の効果を有する。
実施例1〜3で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ(制御部)やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例1〜3の電源装置が適用される画像形成装置の構成を説明する。
[画像形成装置の構成]
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図8に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1〜3で説明した、図8には不図示の電源装置を備えている。尚、実施例1〜3の電源装置を適用可能な画像形成装置は、図8に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
レーザビームプリンタ300は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例1〜3に記載の電源装置は、例えばコントローラに電力を供給する。また、実施例1〜3に記載の電源装置は、感光ドラム311を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例1〜3の負荷は、コントローラや駆動部に相当する。本実施例の画像形成装置は、省電力を実現する待機状態(例えば、パワーセーブモードや待機モード)にある場合に、例えばコントローラのみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。即ち、本実施例の画像形成装置では、パワーセーブモード時に、実施例1〜3で説明した電源装置は、トランス107の負荷電流が小さくなったときにも、FET108のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。
以上説明したように、本実施例によれば、省電力モードにおいて、トランスの負荷電流が小さくなったときにも、スイッチング素子のオン状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。
106 スイッチング制御IC
107 トランス
108 FET
111 電流検出抵抗
209 電流検出回路
210 抵抗分圧回路

Claims (8)

  1. 一次巻線と二次巻線と補助巻線を有するトランスと、
    前記トランスの一次巻線への電流の供給をオンオフするためのスイッチング手段と、
    前記一次巻線に流れる電流を検出し、前記電流に応じた電圧を出力する第1の電流検出手段と、
    前記第1の電流検出手段が出力する電圧に応じて、前記スイッチング手段のオンオフを制御する制御手段と、
    前記トランスの一次巻線と巻回方向が同じ前記補助巻線に流れる電流を検出する第2の電流検出手段と、
    前記第2の電流検出手段により前記補助巻線に流れる電流が所定値を超えていることが検出されると、前記第1の電流検出手段により前記制御手段へ出力される電圧値を前記補助巻線に流れる電流が前記所定値を超える前の電圧値より小さくなるように切り替える電圧切換手段と、を備えたことを特徴とする電源装置。
  2. 前記電圧切換手段は、前記第1の電流検出手段が前記一次巻線に流れる電流を電圧に変換するための電流検出抵抗と並列に接続された複数の抵抗を有し、前記電流検出抵抗に生じた電圧を前記複数の抵抗により分圧し出力することを特徴とする請求項1に記載の電源装置。
  3. 前記電圧切換手段は、前記補助巻線に流れる電流が前記所定値を超えていないときには、前記電流検出抵抗に生じた電圧を、直列に接続された第1の分圧抵抗と第2の分圧抵抗により分圧し、第1の分圧抵抗と第2の分圧抵抗の接続点から出力することを特徴とする請求項2に記載の電源装置。
  4. 前記第2の分圧抵抗に並列に接続された第3の分圧抵抗を有し、
    前記電圧切換手段は、前記補助巻線に流れる電流が前記所定値を超えているときには、前記電流検出抵抗に生じた電圧を、前記第1の分圧抵抗と前記第2の分圧抵抗と前記第3の分圧抵抗により分圧し、前記第1の分圧抵抗と並列に接続された前記第2の分圧抵抗と前記第3の分圧抵抗との接続点から出力することを特徴とする請求項3に記載の電源装置。
  5. アノードが前記第1の分圧抵抗の電流流入端に接続され、カソードが前記第1の分圧抵抗と前記第2の分圧抵抗との接続点に接続されたダイオードを有し、
    前記電圧切換手段は、前記第1の分圧抵抗における電圧が前記ダイオードの順方向電圧よりも大きいときには、前記電流検出抵抗に生じた電圧よりも前記ダイオードによる順方向電圧だけ小さい電圧を前記接続点から出力することを特徴とする請求項3又は4に記載の電源装置。
  6. 前記トランスの出力電圧を検出する電圧検出手段を有し、
    前記電圧検出手段は、前記トランスの出力電圧が所定の電圧値を超えたときには、前記第2の電流検出手段が前記補助巻線に流れる電流の検出を行わないように制御することを特徴とする請求項1ないし4のいずれか1項に記載の電源装置。
  7. 前記制御手段は、前記補助巻線に誘起される電圧を整流、平滑して得られる直流電圧を供給されて動作することを特徴とする請求項1ないし6のいずれか1項に記載の電源装置。
  8. 記録材に画像形成を行う画像形成手段を有する画像形成装置であって、
    前記画像形成装置に電力を供給する、請求項1ないし7のいずれか1項に記載の電源装置を備えたことを特徴とする画像形成装置。
JP2012124687A 2012-05-31 2012-05-31 電源装置及び画像形成装置 Pending JP2013251979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012124687A JP2013251979A (ja) 2012-05-31 2012-05-31 電源装置及び画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012124687A JP2013251979A (ja) 2012-05-31 2012-05-31 電源装置及び画像形成装置

Publications (1)

Publication Number Publication Date
JP2013251979A true JP2013251979A (ja) 2013-12-12

Family

ID=49850165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012124687A Pending JP2013251979A (ja) 2012-05-31 2012-05-31 電源装置及び画像形成装置

Country Status (1)

Country Link
JP (1) JP2013251979A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216761A (ja) * 2014-05-09 2015-12-03 ミツミ電機株式会社 絶縁型直流電源装置
JP2016032409A (ja) * 2014-07-30 2016-03-07 ニチコン株式会社 スイッチング電源装置
JP2016144310A (ja) * 2015-02-02 2016-08-08 富士電機株式会社 スイッチング電源装置
JP2020010564A (ja) * 2018-07-11 2020-01-16 東芝三菱電機産業システム株式会社 電力変換装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216761A (ja) * 2014-05-09 2015-12-03 ミツミ電機株式会社 絶縁型直流電源装置
JP2016032409A (ja) * 2014-07-30 2016-03-07 ニチコン株式会社 スイッチング電源装置
JP2016144310A (ja) * 2015-02-02 2016-08-08 富士電機株式会社 スイッチング電源装置
JP2020010564A (ja) * 2018-07-11 2020-01-16 東芝三菱電機産業システム株式会社 電力変換装置
JP7266373B2 (ja) 2018-07-11 2023-04-28 東芝三菱電機産業システム株式会社 電力変換装置

Similar Documents

Publication Publication Date Title
US10139770B2 (en) Power source device and image forming apparatus
JP5729989B2 (ja) スイッチング電源、及び、スイッチング電源を搭載した画像形成装置
US9306466B2 (en) Power supply apparatus and image forming apparatus
JP6075827B2 (ja) スイッチング電源装置及び画像形成装置
US8194427B2 (en) Switching power supply device
US8977157B2 (en) Switching power supply
JP7114364B2 (ja) 電源装置及び画像形成装置
JP2013059234A (ja) 電源装置及び画像形成装置
JP2011152030A (ja) 電源装置及び画像形成装置
EP1479156B1 (en) Noise reduction in a power converter
US10536085B2 (en) Power supply apparatus and image forming apparatus
JP2015104281A (ja) 電源装置及び画像形成装置
KR101436967B1 (ko) 전류 공진 전원
JP5683241B2 (ja) スイッチング電源装置及び画像形成装置
JP2013251979A (ja) 電源装置及び画像形成装置
US10411606B2 (en) Power supply apparatus and image forming apparatus
US9356529B2 (en) Power supply and image forming apparatus
JP6000525B2 (ja) 電源装置
JP7204529B2 (ja) 電源装置及び画像形成装置
CN112701915A (zh) 用于反激电源转换器的局部零电压切换(zvs)及其方法
JP2006129547A (ja) スイッチング電源装置
JP6406798B2 (ja) 電源装置及び画像形成装置
JP2016039727A (ja) 電源装置及び画像形成装置
JP6961421B2 (ja) 電源装置及び画像形成装置
JP6316013B2 (ja) 電源装置及び画像形成装置