JP5683241B2 - スイッチング電源装置及び画像形成装置 - Google Patents

Description

本発明は、自励型フライバック方式のスイッチング電源装置に関するものである。

従来から電子機器の低電圧電源として自励型フライバック方式のスイッチング電源が知られている。図５は、自励型フライバック方式のスイッチング電源の基本回路図である。図５において、４００は商用交流源、４０１はフィルタ回路、４０２は整流回路、４０３は一次電解コンデンサである。商用交流源４００より入力された交流電圧はフィルタ回路４０１を通り整流回路４０２と平滑コンデンサ４０３によって直流電圧に変換される。４１９はトランス、Ｎｐはトランス４１９の一次巻線、４０６は起動抵抗、Ｎｂはトランス４１９の一次側に周回された補助巻線、４０５は第一のスイッチング素子、４０７は第一のスイッチング素子のゲート−ソース間に設けられた抵抗である。トランス４１９の一次巻線Ｎｐと、スイッチング素子４０５は直列に接続されている。コンデンサ４０３の正端子とスイッチング素子４０５のゲート端子間には起動抵抗４０６が接続されている。コンデンサ４０３の直流電圧より起動抵抗４０６を通してスイッチング素子４０５のゲート電圧が上昇するとドレイン電流が流れ、一次巻線Ｎｐに電流が流れる。この結果、トランス４１９は励磁されて他方の一次巻線Ｎｂに電圧が誘起され、スイッチング素子４０５のゲート電圧が上昇し、スイッチング素子４０５はオン状態となる。

一方で補助巻線Ｎｂは、抵抗４１６、コンデンサ４１５からなる時定数回路にも供給されており、コンデンサ４１５の両端電圧がトランジスタ４０９のベースエミッタ間に印加されるよう接続している。

コンデンサ４１５の電圧が上昇してトランジスタ４０９がオンすると、スイッチング素子４０５のゲート電圧が低下し、スイッチング素子４０５はターンオフする。

スイッチング素子４０５がオフするとトランス４１９の二次側の二次巻線Ｎｓの端子電圧が反転し、二次巻線Ｎｓから二次整流ダイオード４１７を通して電流が流れ出す。この電流はコンデンサ４１８に充電される。トランス４１９に蓄えられたエネルギーは、二次巻線Ｎｓのインダクタンスにより制限されながらコンデンサ４１８に充電される。スイッチング素子４０５がオフしている期間のスイッチング素子４０５のドレイン電圧は、二次側の電圧に一次巻線Ｎｐの巻数と二次巻線Ｎｓの巻数の比を乗算した電圧にコンデンサ４０３に充電されている電圧を加えた値となる。二次巻線Ｎｓの電流が０になるとスイッチ素子４０５のドレイン側に発生していた電圧はコンデンサ４０３に充電されている電圧を中心とし、トランス４１９のインダクタンスとコンデンサ４０４より定まる周期で振動を始める。

補助巻線Ｎｂには一次巻線Ｎｐの電圧が反映されるため、ドレイン端子電圧がコンデンサ４０３の両端電圧より低くなったときには補助巻線Ｎｂにはスイッチング素子４０５のゲート端子電圧がソース端子よりも高くなるように電圧が印加される。このゲート端子電圧がスイッチング素子４０５のゲート閾電圧を超えると、スイッチング素子４０５が再びオンし、以降は前述したような動作を繰り返す。

コンデンサ４１８の両端電圧が上昇してくると、抵抗４２１、４２２の分圧によりシャントレギュレータ４２０が動作し、フォトカプラＰＣ４０１に電流が流れる。フォトカプラＰＣ４０１が点灯し、フォトカプラＰＣ４０１のフォトトランジスタのインピーダンスが低下する。この結果、時定数回路のコンデンサ４１５の電圧が抵抗４１６で充電されるよりも早く上昇し、トランジスタ４０９がオンする。これにより、スイッチング素子４０５がオフする。このような帰還動作によってスイッチング電源は一定電圧を出力する。

昨今、種々の電子機器の待機時の消費電力の低減が求められている。前述した自励型フライバック方式のスイッチング電源を搭載する電子機器においても、通常動作時のモード（以下、通常モードともいう）と待機時の省電力モード（パワーセーブモードともいう）を設け、省電力モードでは、電源の出力電圧を低下させて、待機時の電力消費を低減している。

図６及び図７に、自励型フライバック方式の電源において省電力モード時に出力電圧を低下させた場合の波形を示す。図６では、図５で示した自励型フライバック方式の電源に対して、抵抗４２１（抵抗値Ｒａ），抵抗４２２（抵抗値Ｒｂ），抵抗４２３（抵抗値Ｒｃ），抵抗４２４，スイッチング素子４２５からなる出力可変回路が追加されている。出力可変回路には、電子機器の制御部であるＣＰＵ１から、省電力モードへの移行を指示するパワーセーブ信号（以下、／ＰＳＡＶＥという）が供給されている。ＣＰＵ１は、／ＰＳＡＶＥ信号を用いて電子機器を通常動作時のモードからパワーセーブモードに移行させる。ＣＰＵ１は、電子機器を通常モードに設定する時には、／ＰＳＡＶＥ信号をＨｉｇｈレベル（以下Ｈレベル）とし、パワーセーブモードに設定する時には、／ＰＳＡＶＥ信号をＬｏｗレベル（以下、Ｌレベル）とする。また、／ＰＳＡＶＥ信号は、スイッチング素子１４２５に供給されている。通常モード時、つまり／ＰＳＡＶＥ信号がＨレベルの場合、スイッチング素子４２５はオンし、抵抗４２２（Ｒｂ）と抵抗４２３（Ｒｃ）が並列に接続される。出力電圧を抵抗４２１（Ｒａ）と、抵抗４２２と抵抗４２３の並列抵抗（Ｒｂ／／Ｒｃ）で分圧した電圧がシャントレギュレータ４２０のｒｅｆ端子に供給される。したがって、シャントレギュレータのリファレンス電圧をＶｒｅｆとすると、通常モード時の出力電圧Ｖｏｕｔ−ｈは、概ね下式で表される。

ただし（Ｒｂ／／Ｒｃ）は、ＲｂとＲｃの並列抵抗値であり、下式で表される。

一方、パワーセーブモード時、つまり／ＰＳＡＶＥ信号がＬレベルの場合、スイッチング素子４２５はオフし、抵抗４２３（Ｒｃ）は切り離される。よって、シャントレギュレータ４２０のｒｅｆ端子に供給される電圧は、出力電圧を抵抗４２１（Ｒａ）と抵抗４２２（Ｒｂ）で分圧した電圧となる。したがって、パワーセーブモード時の出力電圧Ｖｏｕｔ−ｌは、概ね下式で表される。

この式からわかるように、パワーセーブモード時の出力電圧Ｖｏｕｔ−ｌは、通常モード時の出力電圧Ｖｏｕｔ−ｈよりも低下する。更にスイッチング素子４０５のオフ時、補助巻線Ｎｂに誘起される電圧Ｖｎｎｌが概略下式で表されるように低下する。

以上のように、パワーセーブモード時において、Ｖｎｎｌの出力電圧は低下し、比較的低い電圧値を維持する為、振幅が小さく、スイッチング素子４０５のゲート電圧が閾値より低い値となる。これにより、フライバック電圧Ｖｎｎｈによるスイッチング素子４０５のターンオンが阻止される。したがって、パワーセーブモード時にスイッチング素子４０５のゲート電圧を上昇させる経路として、起動抵抗を介してゲート電圧を上昇させスイッチング素子４０５をターンオンする。スイッチング素子４０５のターンオンが遅延し、スイッチング素子４０５のオフ期間が延長されるため、発振周波数が低下する。このように、発振周波数の低下及び出力電圧を低下させることで、回路効率を向上させて、待機時の電力消費を低減させることができる。このような待機時の動作については特許文献１に開示されている。

特開２０００−２７８９４６号公報

ここで、前述の図６の構成において、パワーセーブモード時における出力電圧を更に低い電圧にして省電力化しようとすると、以下に説明するように電圧の低減に限界が生じる。

図６において、起動抵抗４０６の抵抗値をＲ１、コンデンサ４１０の容量をＣ、平滑コンデンサ４０３に充電されて、その両端に発生する直流電圧をＶ１とする。パワーセーブモード時に出力電圧を低下させる自励型フライバック方式の電源においては、前述の従来例のとおり、出力電圧Ｖｏｕｔ−ｌが低下するためスイッチング素子４０５のオフ時に発生するドレイン−ソース間電圧が低下する。そのため、トランスの補助巻線Ｎｂに誘起される電圧Ｖｎｎｌも低下し、スイッチング素子４０５のゲート−ソース間電圧Ｖｇｓのリンギング期間ｔ２〜ｔ３の電圧の振幅はスイッチング素子４０５の閾値電圧以下になる。そのため、スイッチング素子４０５をターンオンさせる経路としては、抵抗４０６の起動抵抗を介してゲート電圧を上昇させる経路のみになる。

ここで、スイッチング素子４０５のゲート電圧の上昇する傾き（ｔ４〜ｔ５の期間）は、起動抵抗４０６（抵抗値Ｒ１）、コンデンサ４１０の容量Ｃで決定され、概ね下式で表される。

パワーセーブモード時においては待機の電力がより低減するため、起動抵抗４０６は回路の動作効率を上げるように動作する。そのため、スイッチング素子４０５のゲート電圧の上昇はさらに緩やかな傾きになる。起動抵抗４０６を介してスイッチング素子４０５のゲート電圧が上昇し、一次巻線Ｎｐからドレイン電流が流れて、補助巻線Ｎｂに電圧が誘起されて、ゲート電圧を上昇させる間（ｔ４〜ｔ５の期間）におけるスイッチング損失が大きくなる。そのため、自励型フライバック方式の電源において、パワーセーブモード時にスイッチング素子４０５がターンオンする際のスイッチング損失（ターンオンの時間が長くなる）により、待機電力の低減量に限界が生じることになる。つまり、パワーセーブモード時において、更なる電力の低減が難しいことになる。

本発明は上記課題を鑑み、パワーセーブモード時に出力電圧を低下させる自励型フライバック方式の電源において、パワーセーブモード時でのスイッチング素子のターンオンする際のスイッチング損失を低減させることにより、更に消費電力を低減することを目的とする。

上記課題を解決するための本発明の電源装置は、トランスの一次巻線をスイッチングする第一スイッチング手段と、前記トランスの二次巻線からの出力を前記トランスの一次側に伝達する伝達手段と、前記伝達手段からの出力に基づき前記第一スイッチング手段の動作を制御するスイッチング電源装置において、前記トランスの補助巻線に発生する電圧を保持する電圧保持手段と、前記第一スイッチング手段のゲート端子とソース端子の間に印加される電圧を検出する電圧検出手段と、を備え、前記トランスの二次巻線に発生する電圧が低くなるように前記第一スイッチング手段が動作したときに、前記電圧検出手段により検出した電圧に応じて前記電圧保持手段から前記第一スイッチング手段に電圧を供給することにより、前記第一スイッチング手段をオンさせることを特徴とする。
また、本発明の画像形成装置は、画像を形成するための画像形成手段と、前記画像形成手段の動作を制御する制御手段と、トランスの一次巻線をスイッチングする第一スイッチング手段と、前記トランスの二次巻線からの出力を前記トランスの一次側に伝達する伝達手段と、前記伝達手段からの出力に基づき前記スイッチング手段の動作を制御することにより前記制御手段に電力を供給するスイッチング電源と、を有し、前記スイッチング電源は、
前記トランスの補助巻線に発生する電圧を保持する電圧保持手段と、前記第一スイッチング手段のゲート端子とソース端子の間に印加される電圧を検出する電圧検出手段と、を備えており、前記トランスの二次巻線に発生する電圧が低くなるように前記第一スイッチング手段が動作したときに、前記電圧検出手段により検出した電圧に応じて、前記電圧保持手段から前記第一スイッチング手段に電圧を供給することにより、前記第一スイッチング手段をオンさせることを特徴とする。

以上説明したように、本発明によれば、パワーセーブモード時に出力電圧を低下させる自励型フライバック方式の電源において、パワーセーブモード時のスイッチング素子のターンオンにおけるスイッチング損失を低減させることにより消費電力をさらに低減することができる。

実施例１のスイッチング電源の回路図 実施例１のスイッチング電源のパワーセーブモード時の波形図 実施例１のスイッチング電源の通常モード時の波形図 実施例２のスイッチング電源の回路図 従来のスイッチング電源の回路図 従来のスイッチング電源の回路図 従来のスイッチング電源のパワーセーブモード時の波形図 スイッチング電源の適用例を示す図

次に、上述した課題を解決するための本発明の具体的な構成について、以下に実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。

（実施例１）
図１に実施例１における自励型フライバック方式のスイッチング電源の回路を示す。基本的構成は前述した従来のスイッチング電源の回路と共通である。図１において、１００は商用交流電源、１０１はフィルタ回路、１０２は整流ダイオードブリッジ、１０３は一次電解コンデンサ、１０４はコンデンサ、１１９はトランスである。Ｎｐはトランス１１９の一次巻線、Ｎｓはトランス１１９の二次巻線、Ｎｂはトランス１１９の補助巻線（帰還巻線ともいう）である。又、１０６は抵抗値Ｒ１の起動抵抗、１０５は第一スイッチング素子を示す。１２８は二次側の整流ダイオード、１２９は電解コンデンサであり、整流ダイオード１２８と電解コンデンサ１２９は整流平滑回路を構成する。ＰＣ１０１は二次側の出力を一次側に伝達するフォトカプラである。また、二次側には抵抗値Ｒａの抵抗１３１、抵抗値Ｒｂの抵抗１３２、抵抗値Ｒｃの抵抗１３３、抵抗１３５、スイッチング素子１３４からなる出力電圧変更回路を有する。なお、シャントレギュレータ１３０と出力電圧変更回路とは誤差検出回路を構成する。

ここで実施例１において従来のスイッチング電源の回路と異なるのは、以下の回路を追加した点である。
・電圧検出部としての回路。
・補助巻線Ｎｂからの電圧を保持する電圧保持部としての回路。
・電圧検出部によって検出した電圧に応じてスイッチング素子１０５のベースに電圧を印加する制御部としての回路。

以下に、これらの追加回路を含む実施例１回路構成及び回路動作を説明する。

整流素子としてのダイオード１２０は、そのアノードをトランス１１９の補助巻線Ｎｂと接続し、そのカソードは容量素子としてのコンデンサ１２１に接続する電源部としての回路である。抵抗１０７と抵抗１０８は、第一スイッチング素子１０５と並列に接続されて、二つの抵抗１０７と抵抗１０８の接続点と第二スイッチング素子１２５のゲートを接続し、第一スイッチング素子１０５のゲート−ソース間電圧を検出して、第二スイッチング素子１２５の閾値電圧と比較する電圧検出部としての回路である。なお、起動抵抗１０６と第二スイッチング素子１２５との間にダイオード１０９を接続している。

第二スイッチング素子１２５のドレインは抵抗１２４と接続され、抵抗１２４の他端は、第三スイッチング素子１２２ベースと抵抗１２３に接続される。第三スイッチング素子１２２のエミッタと抵抗１２３の他端は、電源部としての回路のコンデンサ１２１と接続される。第三スイッチング素子１２２のコレクタは、ダイオード１２６のアノードと接続し、ダイオード１２６のカソードは抵抗１２７と接続され、抵抗１２７の他端は第一スイッチング素子１０５のゲートと接続される。ここで、第二スイッチング素子１２５、抵抗１２４、第三スイッチング素子１２２、抵抗１２３、ダイオード１２６、抵抗１２７を含む回路が制御部としての回路である。

なお、実施例１では第一スイッチング素子１０５と第二スイッチング素子１２５としてＭＯＳＦＥＴを用いて、第三スイッチング素子としてはＰＮＰトランジスタを用いている。本実施例において適用した素子は一例であり、回路構成や出力電圧値、精度によって適宜素子を選択して使用することができる。

商用交流電源１００よりフィルタ回路１０１を介して整流ダイオード１０２に交流電圧が印加されると、整流ダイオード１０２により全波整流がなされて一次電解コンデンサ１０３にピーク充電される。これにより一次電解コンデンサ１０３の両端に直流電圧Ｖ１を生成する。一次電解コンデンサ１０３の両端の直流電圧Ｖ１は、起動抵抗１０６（抵抗値Ｒ１）、抵抗１０７、抵抗１０８により分圧される。抵抗１０７と１０８で分圧された電圧は、第一スイッチング素子１０５のゲート−ソース間にも印加される。この印加電圧が上昇すると第一スイッチング素子１０５のドレイン電流が流れ、一次巻線Ｎｐに電流が流れる。この結果、トランス１１９は励磁されて補助巻線Ｎｂに電圧が誘起され、第一スイッチング素子１０５のゲート電圧が上昇し第一スイッチング素子１０５はオン状態となる。

トランスの二次巻線Ｎｓにはダイオード１２８のアノード側に接続された端子の電圧が低く、二次巻線Ｎｓの反対側の端子電圧は高い電圧が発生する。従って、ダイオード１２１は逆バイアスされて電流は漏れ電流（リーク電流ともいう）程度しか流れない。一方、補助巻線Ｎｂは、抵抗１１８とコンデンサ１１７からなる時定数回路にも電圧を供給しており、コンデンサ１１７の両端電圧が上昇してトランジスタ１１０がオンすると、第一スイッチング素子１０５のゲート電圧が低下し、第一スイッチング素子１０５はターンオフする。この一連の動作で一次巻線Ｎｐに流れる電流を断続的にオンオフ（スイッチング動作ともよばれる）して、二次巻線Ｎｓに電圧を発生させることができる。

電源部としてのダイオード１２０とコンデンサ１２１は、直流電圧Ｖ１により第一スイッチング素子１０５がターンオンする時に、一次巻線Ｎｐに電流が流れ、励磁されて補助巻線Ｎｂに電圧が誘起される際に、ダイオード１２０を介してコンデンサ１２１にピーク充電する。

第二スイッチング素子１２５の閾値電圧Ｖｔｈ２は、第一スイッチング素子１０５の閾値電圧値Ｖｔｈ１より低く、Ｖｔｈ１＞Ｖｔｈ２の関係になっている。制御部は、電圧検出部（抵抗１０７と１０８の接続点の検出電圧）により第一スイッチング素子１０５の閾値以下である第二スイッチング素子１２５のＶｔｈ２を検出したら、第二スイッチング素子１２５がオンする際に電源部のコンデンサ１２１から、抵抗１２４及び１２３を介してドレイン電流が流れる。そして、第三スイッチング素子１２２のエミッタ−ベース間に電位差が発生して、第三スイッチング素子１２２がオンする。第三スイッチング素子１２２がオンすると、ダイオード１２６を介して電源部のコンデンサ１２１に充電された電荷を第一スイッチング素子１０５のゲートへ供給する。これにより、第一スイッチング素子１０５のゲート電圧を上昇させる。

以上が、電圧検出部と制御部の回路動作である。

図２は省電力時（以下、パワーセーブモード時という）の波形、図３は通常動作時（以下、通常モードという）の波形を示す。出力可変回路には、電子機器の制御素子であるＣＰＵから、パワーセーブ信号（以下、／ＰＳＡＶＥという）が供給されている。ＣＰＵは、／ＰＳＡＶＥ信号を用いて電子機器を通常モードからパワーセーブモードに移行する。ＣＰＵは電子機器を通常モードに設定する場合には、／ＰＳＡＶＥ信号をスイッチング素子１３４に供給する。／ＰＳＡＶＥ信号がＨｉｇｈレベル（以下、Ｈレベルという）の場合、スイッチング素子１３４がオンし、抵抗１３２（抵抗値Ｒｂ）と抵抗１３３（抵抗値Ｒｃ）が並列に接続される。出力電圧を抵抗１３１（抵抗値Ｒａ）とこの並列抵抗１３２，１３３（Ｒｂ／／Ｒｃ）で分圧した電圧がシャントレギュレータ１３０のｒｅｆ端子に供給される。従って、シャントレギュレータの基準電圧（基準値）をＶｒｅｆとすると、通常モード時の出力電圧Ｖｏｕｔ−ｈは概ね下式で表される。

ただし、（Ｒｂ／／Ｒｃ）は、ＲｂとＲｃの並列抵抗値であり、下式で表される。

一方、パワーセーブモード時、つまり、／ＰＳＡＶＥ信号がＬレベルの場合、スイッチング素子１３４はオフし、抵抗１３３（抵抗値Ｒｃ）は切り離される。よって、シャントレギュレータＩＣ１のｒｅｆ端子に供給される電圧は、出力電圧を抵抗１３１（抵抗値Ｒａ）と抵抗１３２（抵抗値Ｒｂ）で分圧した電圧となる。従って、パワーセーブモード時の出力電圧Ｖｏｕｔ−ｌは、概ね下式で表される。

つまり、パワーセーブモード時の出力電圧Ｖｏｕｔ−ｌは、通常モードの出力電圧Ｖｏｕｔ−ｈよりも低下することとなる。更に、第一スイッチング素子１０５のオフ時、補助巻線Ｎｂに誘起される電圧Ｖｎｎｌが概略下式で表されるように低下する。

この式（４）で表されるｔ１〜ｔ２期間の補助巻線Ｎｂに誘起される電圧Ｖｎｎｌが低下することで、ｔ２〜ｔ３期間のリンギングによる電圧振幅値も低下する。リンギングの振幅値は、第一スイッチング素子１０５の閾値Ｖｔｈ１より小さく、電圧検出部（抵抗１０７と１０８の接続点）で検出する値は、第二スイッチング素子１２５の閾値Ｖｔｈ２よりも低い。そのため、第一スイッチング素子１０５のゲート電圧を上昇させる経路としては、直流電圧Ｖ１より起動抵抗１０６のＲ１を通して第一スイッチング素子１０５のゲート電圧を上昇させることになる。第一スイッチング素子１０５のゲート−ソース間電圧の上昇の傾きは、起動抵抗１０６のＲ１、コンデンサ１１２の容量Ｃで決定され、概ね下式で表される。

第一スイッチング素子１０５のゲート−ソース間電圧は、電圧検出部において、第一スイッチング素子１０５の閾値Ｖｔｈ１以下であり、第二スイッチング素子１２５のＶｔｈ２以上であるか比較される。

電圧検出部において、第二スイッチング素子１２５のＶｔｈ２以上を検出し、第二スイッチング素子１２５がオンして、第三スイッチング素子１２２及びダイオード１２６を介して、電源部（ダイオード１２０、コンデンサ１２１）から第一スイッチング素子１０５のゲートに電圧を印加される。これにより、ゲート−ソース間電圧を急峻に立ち上げることになる。つまり、第一スイッチング素子１０５のターンオン期間であるｔ４〜ｔ５の期間でドレイン−ソース間電圧が急峻に立ち下がり、ターンオン時の損失を低減することができる。この損失の低減は、実施例１におけるｔ４〜ｔ５の期間と、前述した図７における従来のスイッチング電源におけるｔ４〜ｔ５の期間を比べると、実施例１における時間の方が短いことからも理解できる。

このように、電子機器のパワーセーブモード時において、自励型フライバック方式のスイッチング電源の出力電圧を低下させても第一スイッチング素子１０５がターンオンする際のスイッチング損失を低減することができる。その為、パワーセーブモード時においてパワーセーブモード時の消費電力を更に低減することが可能になる。

（実施例２）
次に、実施例２の構成について図４に基づいて説明する。なお、実施例１と同一の回路構成の説明は省略する。図４において、抵抗７０６（抵抗値Ｒ７０６）は電解コンデンサ７０３と接続され、抵抗７０６の他端が抵抗７０７（抵抗値Ｒ７０７）と接続され、抵抗７０７の他端が抵抗７０８（抵抗値Ｒ７０８）及び第一スイッチング素子７０５のゲートと接続される。そして、抵抗７０８の他端は第一スイッチング素子７０５のソースと接続し、二つの抵抗７０６と抵抗７０７の接続点と第二スイッチング素子７２４のゲートを接続し、抵抗７０６と抵抗７０７及び抵抗７０８の分圧抵抗により第一スイッチング素子７０５のゲート−ソース間電圧を検出して、第二スイッチング素子７２４の閾値電圧と比較する電圧検出部を有する。この回路構成が実施例１との相違点である。

第二スイッチング素子７２４のドレインは抵抗７２３と接続され、抵抗７２３の他端は、第三スイッチング素子７２１ベースと抵抗７２２に接続し、第三スイッチング素子７２１のエミッタと抵抗７２２の他端は、電源部であるコンデンサ７２０と接続される。第三スイッチング素子７２１のコレクタは、ダイオード７２５のアノードと接続し、ダイオード７２５のカソードは抵抗７２６と接続され、抵抗７２６の他端は第一スイッチング素子７０５のゲートと接続される制御部としての回路を有する。

ここで、電圧検出部の抵抗で分圧される電圧の関係は概ね下式で表される。

第一スイッチング素子７０５の閾値電圧Ｖｔｈ１と第二スイッチング素子７２４の閾値電圧Ｖｔｈ２と電圧検出部の抵抗で分圧される電圧の関係は、第一スイッチング素子７０５がオンする前に、第二スイッチング素子７２４の閾値電圧Ｖｔｈ２を上回る関係であれば良い。

電圧検出部で第二スイッチング素子７２４の閾値電圧Ｖｔｈ２を検出したら、第二スイッチング素子７２４がオンする。第二スイッチング素子７２４がオンする際に抵抗７２２と７２３を介して、第二スイッチング素子７２４のドレイン電流が流れて、第三スイッチング素子７２１のエミッタ−ベース間に電位差が発生して、第三スイッチング素子７２１がオンする。第三スイッチング素子７２１がオンすると、ダイオード７２５を介して電源部であるコンデンサ７２０に充電された電荷を第一スイッチング素子７０５のゲートへ供給する。これにより、第一スイッチング素子７０５のゲート電圧を上昇させることになる。

これにより、ゲート−ソース間電圧を急峻に立ち上げることになる。つまり、第一スイッチング素子７０５のターンオン期間でドレイン−ソース間電圧が急峻に立ち下がり、ターンオン時の損失を低減することができる。

従って、前述した実施例１と同様、電子機器のパワーセーブモード時において、自励型フライバック方式のスイッチング電源の出力電圧を低下させても第一スイッチング素子１０５がターンオンする際のスイッチング損失を低減することができる。その為、パワーセーブモード時においてパワーセーブモード時の消費電力を更に低減することが可能になる。

（スイッチング電源の適用例）
実施例１及び２で説明した自励型フライバック方式のスイッチング電源装置を、例えばレーザビームプリンタ、複写機、ファクシミリ等の画像形成装置における低電圧電源として適用することができる。以下に適用例を説明する。スイッチング電源装置は、画像形成装置における制御部としてのコントローラへの電力供給、また、用紙を搬送する搬送ローラの駆動部としてのモータへの電力を供給するための電源装置として適用される。

図８（ａ）に画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ２００は、画像形成部２１１として潜像が形成される像担持体としての感光ドラム２１１、感光ドラムに形成された潜像をトナーで現像する現像部２１２を備えている。そして感光ドラム２１１に現像されたトナー像をカセット２１６から供給された記録媒体としてのシート（不図示）に転写して、シートに転写したトナー像を定着器２１４で定着してトレイ２１５に排出する。また、図８（ｂ）に画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給ラインを示す。前述の電流共振電源は、このような画像形成動作を制御するＣＰＵ３１０有するコントローラへ３００の電力供給、また、画像形成のための駆動部としてのモータ３１２、３１３に電力を供給する低圧電源として適用できる。供給する電力としては、コントローラ３００へは３．３Ｖ、モータへは２４Ｖを供給する。例えばモータ３１２はシートを搬送する搬送ローラを駆動するモータ、モータ３１３は定着器２１４を駆動するモータである。レーザビームプリンタのような画像形成装置に適用する場合、画像形成装置のパワーセーブモード時にスイッチング電源として前述した動作を行うことにより、スイッチング電源の消費電力を更に低減することができる。これにより装置全体としてのパワーセーブモード時の消費電力を低減することが可能となる。ここで説明した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。

１００ 商用交流電源
１０１ フィルタ回路
１０２、１２８ 整流ダイオード
１０３ 一次平滑コンデンサ
１０５ 第一スイッチング素子
１０６ 起動抵抗
１０７、１０８ 電圧検出部の抵抗
１１９ トランス
１２０ ダイオード
１２１ コンデンサ
１２２ 第三スイッチング素子
１２５ 第二スイッチング素子
１２９ 電解コンデンサ
１３０ シャントレギュレータ
ＰＣ１０１ フォトカプラ

Claims (8)

1. トランスの一次巻線をスイッチングする第一スイッチング手段と、前記トランスの二次巻線からの出力を前記トランスの一次側に伝達する伝達手段と、前記伝達手段からの出力に基づき前記第一スイッチング手段の動作を制御するスイッチング電源装置において、
   前記トランスの補助巻線に発生する電圧を保持する電圧保持手段と、
   前記第一スイッチング手段のゲート端子とソース端子の間に印加される電圧を検出する電圧検出手段と、を備え、
   前記トランスの二次巻線に発生する電圧が低くなるように前記第一スイッチング手段が動作したときに、前記電圧検出手段により検出した電圧に応じて前記電圧保持手段から前記第一スイッチング手段に電圧を供給することにより、前記第一スイッチング手段をオンさせることを特徴とするスイッチング電源装置。
2. 前記電圧保持手段は、前記補助巻線からの電圧を整流する整流素子と、整流した電圧を保持する容量素子とを有し、
   前記第一スイッチング手段がオンした際に前記補助巻線からの電圧を前記整流素子で整流して前記容量素子に保持することを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記電圧検出手段は、前記ゲート端子と前記ソース端子の間に接続された二つの抵抗と、前記トランスの一次巻線に接続される抵抗とを有し、前記二つの抵抗の接続点の電圧を検出することを特徴とする請求項１または２に記載のスイッチング電源装置。
4. 前記電圧検出手段は、前記ゲート端子と前記ソース端子の間に接続された抵抗と前記トランスの一次巻線と前記第一スイッチング手段の前記ゲート端子に接続される二つの抵抗とを有し、前記二つの抵抗の接続点の電圧を検出することを特徴とする請求項１または２に記載のスイッチング電源装置。
5. 前記二次巻線からの出力を整流及び平滑する整流平滑手段と、
   前記整流平滑手段からの出力を基準値と比較する誤差検出手段と
   前記誤差検出手段の前記基準値を変更する出力電圧変更手段と、を備え、
   前記スイッチング電源装置がパワーセーブモード時に前記出力電圧変更手段によって前記基準値を低くすることを特徴とする請求項１乃至４のいずれかの項に記載のスイッチング電源装置。
6. 前記電圧検出手段で検出した電圧によってオンする第二スイッチング手段と、
   前記第二スイッチング手段がオンすることにより、前記電圧保持手段の電圧を前記第一スイッチング手段に供給するための第三スイッチング手段と
   を備えたことを特徴とする請求項１乃至５のいずれかの項に記載のスイッチング電源装置。
7. 前記第一スイッチング手段がオンするための閾値電圧は、前記第二スイッチング手段がオンするための閾値電圧より大きいことを特徴とする請求項６に記載のスイッチング電源装置。
8. 画像を形成するための画像形成手段と、
   前記画像形成手段の動作を制御する制御手段と、
   トランスの一次巻線をスイッチングする第一スイッチング手段と、前記トランスの二次巻線からの出力を前記トランスの一次側に伝達する伝達手段と、前記伝達手段からの出力に基づき前記スイッチング手段の動作を制御することにより前記制御手段に電力を供給するスイッチング電源と、を有し、
   前記スイッチング電源は、
   前記トランスの補助巻線に発生する電圧を保持する電圧保持手段と、前記第一スイッチング手段ゲート端子とソース端子の間に印加される電圧を検出する電圧検出手段と、を備えており、
   前記トランスの二次巻線に発生する電圧が低くなるように前記第一スイッチング手段が動作したときに、前記電圧検出手段により検出した電圧に応じて、前記電圧保持手段から前記第一スイッチング手段に電圧を供給することにより、前記第一スイッチング手段をオンさせることを特徴とする画像形成装置。

Images