JP5737963B2 - スイッチング電源及びスイッチング電源を有する画像形成装置 - Google Patents

Description

本発明は、疑似共振方式のスイッチング電源に関する。

従来の擬似共振方式のスイッチング電源装置（以下、疑似共振コンバータという）の回路構成を図１０に示す。また、この図１０の回路の動作波形を図１１に示す。図１０において、Ｖａｃは商用交流電源からの交流電圧である。スイッチＳＷ１がオンされると、交流電圧Ｖａｃは、ダイオードＤ１０１、Ｄ１０２、Ｄ１０３、Ｄ１０４で構成される整流ダイオードブリッジＤＡ１によって整流され、一次電解コンデンサＣ１によって平滑化されて略一定の電圧Ｖｈとなる。一方、これと同時に、コントロールモジュールＣＮＴ１（以下、制御部ＣＮＴ１）に起動抵抗Ｒ４を介して電圧が供給される。制御部ＣＮＴ１は、スイッチング素子であるＦＥＴ１をオンする。ＦＥＴ１がオンするとトランスＴ１の一次巻線Ｎｐを介して、ＦＥＴ１にドレイン電流Ｉｄが流れる（ｔ０）。Ｉｄは、電流検出抵抗Ｒ３によって電圧Ｖｉｓに変換されて、制御部ＣＮＴ１に供給される。制御部ＣＮＴ１は、電圧Ｖｉｓが予め規定の値になった時点で、ＦＥＴ１をオフする（ｔ１）。ＦＥＴ１がオフされると、Ｉｄは瞬時に零となる。それまでＦＥＴ１に流れていた一次巻線の電流Ｉｐは、一次共振コンデンサＣ２に流入して充電する。すると、ＦＥＴ１のドレイン−ソース間電圧Ｖｄｓは上昇を始める。そして、ＦＥＴ１がオフされた直後に、ドレイン−ソース間電圧Ｖｄｓの値は大きく跳ね上がる（ｔ２）。この上昇する電圧波形は、一次巻線ＮｐのリーケージインダクタンスＬｐｒと、一次共振コンデンサＣ２の静電容量Ｃｒ１のＬＣ共振現象である。

その後Ｖｄｓは、概ね一定の電圧Ｖｈ＋Ｖｃｌとなる（ｔ２〜ｔ３の期間）。トランスＴ１には、一次巻線Ｎｐの他に、二次巻線Ｎｓおよび補助巻線Ｎｎが巻かれている。二次巻線Ｎｓおよび補助巻線Ｎｎは、一次巻線Ｎｐに対して巻方向を異に構成されている（所謂、フライバック結合という）。ＦＥＴ１がオフされて以降（ｔ２〜ｔ３の期間）、二次巻線Ｎｓ及び補助巻線Ｎｎには正のパルス電圧が誘起される。二次巻線Ｎｓに誘起されたパルス電圧は、二次整流ダイオードＤ３と二次平滑コンデンサＣ４によって整流及び平滑され、概ね一定の出力電圧Ｖｏｕｔ−ｈとなる。

このとき、二次整流ダイオードＤ３の順方向電圧をＶｆｄ３とすると、前述の電圧Ｖｃｌは、Ｖｏｕｔ−ｈを用いて概ね次式で表される。

一方、Ｎｎに誘起される正のパルス電圧Ｖｎｎｈは、Ｖｏｕｔ−ｈを用いて概ね次式で表される。

このＶｎｎｈは、ダイオードＤ２とコンデンサＣ３によって整流平滑され、制御部ＣＮＴ１に電源電圧Ｖｃｃとして供給される。これ以降、制御部ＣＮＴ１は、この電源電圧Ｖｃｃによって動作を続ける。このとき、ダイオードＤ２の順方向電圧をＶｆｄ２とすると、電源電圧Ｖｃｃは概ね次式で表される。

Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる（ｔ３）。すると、ドレイン−ソース間電圧Ｖｄｓは緩やかに下降を始める（ｔ３〜ｔ４の期間）。この下降する電圧波形は、一次巻線ＮｐのインダクタンスＬｐと一次共振コンデンサＣ２の静電容量Ｃｒ１のＬＣ共振現象である。その共振周波数ｆ０、共振周期Ｔ０、初期振幅Ａ０は、概ね次式で表される。

さて、ドレイン−ソース間電圧Ｖｄｓは、ダイオードＤ２のアノード電圧Ｖｎｎと相似形となる。アノード電圧Ｖｎｎは、制御部ＣＮＴ１に供給されている。
制御部ＣＮＴ１は、アノード電圧Ｖｎｎが立ち下がりエッジで、且つ、零となった時刻（ｔ４）を検出し、タイミングｔ４以降、予め規定の時間の経過後にＦＥＴ１をオンする。このように、ＦＥＴ１のドレイン−ソース間電圧Ｖｄｓが最も低下した時刻にＦＥＴ１をオンすることで、スイッチング損失や放射ノイズを低減することができる点が、擬似共振コンバータの特徴である。

図１１においてｔ３〜ｔ４の期間、及び、ｔ４〜ｔ５の期間Δｔは概ね、上記の共振周期Ｔ０の１／４であり、下式で表される。

従って、タイミングｔ４から、Δｔ経過後に、ＦＥＴ１をオンすることで、ＬＣ共振電圧の最下点でＦＥＴ１をオンすることができる（ｔ５）。図１４において、ドレイン−ソース間電圧Ｖｄｓが零を下回り、ＦＥＴ１のボディダイオードＤ１が導通した状態でＦＥＴ１をオンしている。このように、ドレイン−ソース間電圧Ｖｄｓが、略零の時点でスイッチング動作を行うことを、一般にゼロボルトスイッチング（ＺＶＳ）と呼ばれている。ゼロボルトスイッチングを行うことで、ＦＥＴ１のターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。

更に、ＦＥＴ１がオンされると（ｔ５〜）、再度、トランスＴ１の一次巻線Ｎｐを介して、ＦＥＴ１にドレイン電流Ｉｄが流れはじめる。このとき、一次巻線Ｎｓおよび補助巻線Ｎｎには負のパルス電圧が誘起される。補助巻線Ｎｎに誘起される負のパルス電圧Ｖｎｎｌは、Ｖｈを用いて概ね次式で表される。

これ以降、上記ｔ０〜ｔ５の期間の動作が繰り返されてスイッチング動作が継続され、安定した電圧が出力される。なお、特許文献１には、上記のようなスイッチング動作を行う疑似共振コンバータが開示されている。

特開２００２−３１５３３０号公報

しかし、上記の疑似共振コンバータでは、以下に説明する課題がある。昨今、電子機器が動作をしていない状態、所謂、待機状態における消費電力（待機電力ともいう）の低減が強く求められている。上記の擬似共振コンバータを搭載する電子機器おいても、電子機器が動作している通常動作時（以下、通常モード時という）と動作をしておらず省電力時（以下、パワーセーブモード時という）を設けている。このパワーセーブモード時においては、擬似共振コンバータからの出力電圧を低下させて待機電力を低減している。

図１２に、出力電圧を低下させて待機電力を低減する擬似共振コンバータの回路を示す。図１２には、図１０で示した擬似共振コンバータに、抵抗（Ｒａ，Ｒｂ，Ｒｃ，Ｒ８）、ＦＥＴ２からなる出力可変回路が追加されている。出力可変回路には、電子機器のコントローラであるＣＰＵ１から、パワーセーブ信号（以下、／ＰＳＡＶＥ信号という）が供給される。ＣＰＵ１は、／ＰＳＡＶＥ信号を用いて電子機器を通常モードからパワーセーブモードに移行させる。ＣＰＵ１は、電子機器を通常モードに設定する時には、／ＰＳＡＶＥ信号をＨｉｇｈレベル（以下、Ｈレベルという）とし、電子機器をパワーセーブモードに設定する時には、／ＰＳＡＶＥ信号をＬｏｗレベル（以下、Ｌレベルという）とする。

この／ＰＳＡＶＥ信号は、ＦＥＴ２に供給される。通常モード、即ち／ＰＳＡＶＥ信号がＨレベルの場合、ＦＥＴ２はオンし、抵抗Ｒｂと抵抗Ｒｃが並列に接続される。出力電圧を、抵抗Ｒａと並列抵抗（Ｒｂ／／Ｒｃ）で分圧した電圧がシャントレギュレータＩＣ１のｒｅｆ端子に供給されることとなる。したがって、シャントレギュレータのリファレンス電圧をＶｒｅｆとすると、通常モードの出力電圧Ｖｏｕｔ−ｈは、概ね下式で表される。

ただし、（Ｒｂ／／Ｒｃ）は、ＲｂとＲｃの並列抵抗値であり、下式で表される。

一方、パワーセーブモード、即ち／ＰＳＡＶＥ信号がＬレベルの場合、ＦＥＴ２はオフし、Ｒｃは切り離される。よって、シャントレギュレータＩＣ１のｒｅｆ端子に供給される電圧は、出力電圧をＲａとＲｂで分圧した電圧となる。したがって、パワーセーブモードの出力電圧Ｖｏｕｔ−ｌは、概ね下式で表される。

従って、パワーセーブモードの出力電圧Ｖｏｕｔ−ｌは、通常モードの出力電圧Ｖｏｕｔ−ｈよりも低下することとなる。

さて、通常モード時とパワーセーブモード時における、擬似共振コンバータの動作波形を図１３に示す。図１３（Ａ）の通常モード時の動作波形は、図１１と同様である。図１３（Ｂ）のパワーセーブモード時の動作波形において、出力電圧がＶｏｕｔ−ｈからＶｏｕｔ−ｌに低下すると、Ｖｃｌが概略下式で表されるように低下する。

更にＦＥＴ１のオフ時、補助巻線Ｎｎに誘起される正のパルス電圧Ｖｎｎｈが概略下式で表されるように低下する。

Ｖｎｎｈが低下するため、制御部ＣＮＴ１の電源電圧Ｖｃｃも概略下式で表されるように低下することとなる。

以上のように、パワーセーブモード時において、出力電圧を低下させと、制御部ＣＮＴ１の電源電圧Ｖｃｃも低下してしまう。一方で、制御部ＣＮＴ１を安定して動作させるには、電源電圧Ｖｃｃを一定値以上に維持する必要があるため、出力電圧の低下量にはおのずと限界が生じる。つまり、パワーセーブモード時の消費電力の更なる低減が難しいという課題がある。

本発明は、上記の課題を鑑みてなされたものであり、擬似共振コンバータにおいて、待機時における消費電力をさらに低減することを目的とする。

上記課題を解決するための本発明のスイッチング電源は、トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段と、を備え、前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の補助巻線に誘起される電圧が負の電圧から零になるタイミングを検出し、前記電圧が零になるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とする。
また、本発明の他のスイッチング電源は、トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段と、を備え、前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の補助巻線に誘起される電圧が正の傾きを有し、且つ、前記電圧が予め規定の値となるタイミングを検出し、前記電圧が予め規定の値となるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とする。
また、本発明の他のスイッチング電源は、トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段と、を備え、前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の前記補助巻線に誘起される電圧が正の電圧であり、且つ、前記正の電圧の傾きが零となるタイミングを検出し、前記電圧の傾きが正から零となるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とする。

以上、本発明によれば、待機時における疑似共振コンバータの出力電圧を充分に低下させることにより、待機時の消費電力を更に低減することが可能となる。

実施例１の疑似共振コンバータの回路図 実施例１の疑似共振コンバータの制御部の内部回路図 実施例１の疑似共振コンバータの動作波形を示す図 実施例２の疑似共振コンバータの回路図 実施例２の疑似共振コンバータの制御部の内部回路図 実施例２の疑似共振コンバータの動作波形を示す図 実施例３の疑似共振コンバータの制御部の内部回路図 実施例３の疑似共振コンバータの回路図 実施例３に係わる図 従来の疑似共振コンバータの回路図 従来の疑似共振コンバータの動作波形を示す図 従来の疑似共振コンバータの回路図 従来の疑似共振コンバータの動作波形を示す図 疑似共振コンバータの適用例を示す図

次に、上述した課題を解決するための本発明の具体的な構成について、以下に実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。

（実施例１）
図１に、実施例１の擬似共振方式のスイッチング電源（以下、疑似共振コンバータという）の回路図を示す。図２に、コントロールモジュールＣＮＴ２（以下、制御部ＣＮＴ２という）の内部回路を示す。図３（Ａ）に、擬似共振コンバータの通常モード時の動作波形を、図３（Ｂ）に、擬似共振コンバータのパワーセーブモード時の動作波形を示す。なお、実施例１では、上記の図１及び図１で説明した従来の擬似共振コンバータとは、トランスの補助巻線の構成が異なる点が特徴である。実施例１では、トランスＴ２の補助巻線Ｎｈは、トランスＴ２の一次巻線Ｎｐと巻方向を同一に構成される（所謂、フォワード結合）ことが特徴である。また、実施例１では、トランスＴ２の補助巻線Ｎｈ、ダイオードＤ４およびコンデンサＣ５からなる整流平滑回路を有する。これら補助巻線Ｎｈ、ダイオードＤ４、コンデンサＣ５で生成される直流電圧を制御部ＣＮＴ２の電源電圧Ｖｃｃとする。また、制御部ＣＮＴ２は、補助巻線Ｎｈの端子電圧Ｖｎｈが負の電圧から零となった時刻を検出し、ＦＥＴ１がオンするタイミングを決定する点が特徴である。なお、上記の図１０と同様の個所には同じ符号を付している。

図１の擬似共振コンバータは、抵抗（Ｒａ，Ｒｂ，Ｒｃ，Ｒ８）とＦＥＴ２からなる出力可変回路を有する。この出力可変回路には、電子機器のコントローラのＣＰＵ１から、パワーセーブ信号（以下、／ＰＳＡＶＥ信号という）が供給される。ＣＰＵ１は、／ＰＳＡＶＥ信号を用いて電子機器を通常モードからパワーセーブモードに移行させる。ＣＰＵ１は、電子機器を通常モードに設定する時には、／ＰＳＡＶＥ信号をＨレベルとし、電子機器をパワーセーブモードに設定する時には、／ＰＳＡＶＥ信号をＬレベルとする。

この／ＰＳＡＶＥ信号は、ＦＥＴ２に供給されている。通常モード時、即ち／ＰＳＡＶＥ信号がＨレベルの場合、ＦＥＴ２はオンし、抵抗Ｒｂと抵抗Ｒｃが並列に接続される。疑似共振コンバータからの出力電圧を、抵抗Ｒａと並列抵抗（Ｒｂ／／Ｒｃ）で分圧した電圧がシャントレギュレータＩＣ１のｒｅｆ端子に供給されることとなる。従って、シャントレギュレータのリファレンス電圧をＶｒｅｆとすると、通常モード時の出力電圧Ｖｏｕｔ−ｈは、概ね下式で表される。

ただし、（Ｒｂ／／Ｒｃ）は、ＲｂとＲｃの並列抵抗値であり、下式で表される。

一方、パワーセーブモード、即ち／ＰＳＡＶＥ信号がＬレベルの場合、ＦＥＴ２はオフし、Ｒｃは切り離される。よって、シャントレギュレータＩＣ１のｒｅｆ端子に供給される電圧は、出力電圧をＲａとＲｂで分圧した電圧となる。したがって、パワーセーブモードの出力電圧Ｖｏｕｔ−ｌは、概ね下式で表される。

したがって、パワーセーブモードの出力電圧Ｖｏｕｔ−ｌは、通常モードの出力電圧Ｖｏｕｔ−ｈよりも低下することとなる。

さて、通常モードにおける、擬似共振コンバータの動作波形を図３に示す。図３において、ＦＥＴ１がオフされている期間におけるＦＥＴ１のドレイン電圧Ｖｄｓは、概ね一定の電圧Ｖｈ＋Ｖｃｌとなる（ｔ１２〜ｔ１３の期間）。トランスＴ２には、一次巻線Ｎｐの他に、二次巻線Ｎｓ、補助巻線Ｎｈが巻かれている。二次巻線Ｎｓは、一次巻線Ｎｐに対して巻方向を異に構成されている（所謂、フライバック結合）。ＦＥＴ１がオフされて以降（ｔ１２〜ｔ１３の期間）、二次巻線Ｎｓには正のパルス電圧が誘起される。

一方、補助巻線Ｎｈは、一次巻線Ｎｐに対して巻方向を同一に構成されている（所謂、フォワード結合）。ＦＥＴ１がオフされて以降（ｔ１２〜ｔ１３の期間）、補助巻線Ｎｈには負のパルス電圧が誘起される。二次巻線Ｎｓに誘起されたパルス電圧は、二次整流ダイオードＤ３及び二次平滑コンデンサＣ４によって整流及び平滑されて、概ね一定の出力電圧Ｖｏｕｔ−ｈとなる。

このとき、ダイオードＤ３の順方向電圧をＶｆｄ３とすると、上記の電圧Ｖｃｌは、Ｖｏｕｔ−ｈを用いて概ね次式で表される。

一方、補助巻線Ｎｈに誘起される負のパルス電圧Ｖｎｈｌは、Ｖｏｕｔ−ｈを用いて概ね次式で表される。

二次巻線Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる（ｔ１３のタイミング）。すると、ＦＥＴ１のドレイン−ソース間電圧Ｖｄｓは緩やかに下降を始める（ｔ１３〜ｔ１４の期間）。この下降する電圧波形は、一次巻線Ｎｐ（インダクタンスＬｐ）とコンデンサＣ２（静電容量Ｃｒ１）のＬＣ共振現象であり、その周波数ｆ０、周期Ｔ０、初期振幅Ａ０は、概ね次式で表される。これ以降、仮にＦＥＴ１を再度オンしなければ、ドレイン−ソース間Ｖｄｓは、図３の電圧波形の破線のように、周波数ｆ０でＬＣ共振現象が継続することとなる。

さて、ドレイン−ソース間Ｖｄｓは、補助巻線Ｎｈの端子電圧Ｖｎｈの電圧波形を正負反転した波形と相似形になる。端子電圧Ｖｎｈは、制御部ＣＮＴ２のＶｍｏｎ２端子に供給される。図２に示すように制御部ＣＮＴ２は、Ｖｍｏｎ２端子に供給された端子電圧Ｖｎｈが、負の電圧から零となったタイミング（ｔ１４）を検出し、ｔ１４以降、予め規定の時間が経過した後にＦＥＴ１をオンするよう構成されている。これを利用して、ＦＥＴ１のドレイン−ソース間電圧Ｖｄｓが最も低下したタイミングにＦＥＴ１をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。

ここで、図２のコントロールモジュールＣＮＴ２について説明する。制御部ＣＮＴ２のＶｓｔ端子は、起動電源端子であり、制御部ＣＮＴ２内で起動回路２１を介してＶｃｃ端子に接続される。起動回路２１は、外部から電圧の供給を受けてＶｃｃ端子に接続された外部コンデンサを充電する。図１において、商用交流電源からの電圧が起動抵抗Ｒ４を介してＶｓｔ端子に供給される。また、Ｖｃｃ端子にはコンデンサＣ５が接続される。商用交流電源からの電圧が前記外部からの電圧であり、コンデンサＣ５が前記外部コンデンサに対応する。

外部コンデンサＣ５の端子電圧が規定値を超えると、制御部ＣＮＴ２は動作を開始する。また、外部コンデンサＣ５の端子電圧が前記規定値を超えると、起動回路はＶｓｔ端子とＶｃｃ端子の接続を遮断し、外部から電力供給を遮断する。

Ｖｍｏｎ２端子は、外部のＦＥＴ１をオンするタイミングを決定する端子である。Ｖｍｏｎ２端子に供給された電圧が、負電圧から零となったタイミングで、内部オペアンプＯＰ１の出力がＬレベルからＨレベルに変化する。Δｔ Ｄｅｌａｙモジュール２２は、そのΔｔ時間後に、１ｓｈｏｔモジュール２３を介して、ＲＳフリップフロップ ＦＦをセットする。すると、ＲＳフリップフロップＦＦの出力ＱがＬレベルからＨレベルに変化する。これにより、ドライバ回路であるＤｒｉｖｅｒ２４の出力であるＶｇ端子は、ＬレベルからＨレベルに変化する。Ｖｇ端子には、外部のＦＥＴ１のゲート端子が接続される。よって、外部のＦＥＴ１はターンオンする。

また、ＦＢ端子、及びＩＳ端子は、外部のＦＥＴ１のオフのタイミングを決定する端子である。ＦＢ端子には、外部からフィードバック電圧が供給される。一方、ＩＳ端子には、外部からＦＥＴ１のドレイン電流を検出した電圧が供給される。外部のＦＥＴ１のドレイン電流が増加して、ＩＳ端子の電圧が増加し、ＦＢ端子の電圧に達すると、内部オペアンプＯＰ２の出力がＬレベルからＨレベルに変化する。

オペアンプＯＰ２の出力は、前記１ｓｈｏｔモジュールをリセットし、その出力をＬレベルにする。

また、オペアンプＯＰ２の出力は、ＲＳフリップフロップＦＦをリセットし、その出力ＱをＬレベルにする。

これにより、ドライバ回路であるＤｒｉｖｅｒ２４の出力であるＶｇ端子は、ＨレベルからＬレベルに変化する。Ｖｇ端子には、外部のＦＥＴ１のゲート端子が接続される。よって、外部のＦＥＴ１はターンオフする。

ｔ１３からｔ１４までの期間、及びｔ１４からｔ１５までの時間Δｔは概ね、上記、ＬＣ共振現象における周期Ｔ０の１／４であり、下式で表される既知の値である。

従って、ｔ１４から、Δｔ後にＦＥＴ１をオンすることで、ＬＣ共振電圧（Ｖｄｓ）の最下点でＦＥＴ１をオンすることができる（ｔ１５）。図３においては、ＦＥＴ１のドレイン−ソース間電圧Ｖｄｓが零を下回り、ＦＥＴ１のボディダイオードＤ１が導通した状態でＦＥＴ１をオンしている。このように、ドレイン−ソース間電圧Ｖｄｓが略零の時点でスイッチングを行うことを、ゼロボルトスイッチング（以下、ＺＶＳという）。ＺＶＳを行うことにより、ＦＥＴ１のターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。

ＦＥＴ１がオンされると（ｔ１５〜）、再度、トランスＴ２の一次巻線Ｎｐを介して、ＦＥＴ１にドレイン電流Ｉｄが流れはじめる。このとき、二次巻線Ｎｓには負のパルス電圧が誘起される。一方、補助巻線Ｎｈには正のパルス電圧が誘起される。補助巻線Ｎｈに誘起される正のパルス電圧Ｖｎｈｈは、Ｖｈを用いて概ね次式で表される。

このＶｎｈｈは、ダイオードＤ４とコンデンサＣ５によって整流平滑され、ＣＮＴ２に電源電圧Ｖｃｃとして供給される。これ以降、制御部ＣＮＴ２は、このＶｃｃによって動作を続ける。このとき、ダイオードＤ４の順方向電圧をＶｆｄ４とすると、Ｖｃｃは概ね次式で表される。

これ以降、上記のｔ１０〜ｔ１５の動作が繰り返される。

次に、パワーセーブモード時における、擬似共振コンバータの動作波形を図４に示す。パワーセーブモード時においては、出力電圧がＶｏｕｔ−ｈからＶｏｕｔ−ｌに低下すると、Ｖｃｌが概略下式で表されるように低下する。

さらに、ＦＥＴ１のオフ時（ｔ２２〜ｔ２３の期間）、補助巻線Ｎｈに誘起される負のパルス電圧Ｖｎｈｌは概略下式で表されるように低下する。

一方、ＦＥＴ１のオン時（ｔ２５〜）、補助巻線Ｎｈに誘起される正のパルス電圧Ｖｎｈｈは、Ｖｈを用いて概ね次式で表される。

したがって、制御部ＣＮＴ２への電源電圧Ｖｃｃは概略下式で表されることとなる。

ここで、式（２９）からも分かるように、電源電圧Ｖｃｃは、Ｖｏｕｔ−ｌの値に依存しない。よって、パワーセーブモード時において、出力電圧を低下させても、制御部ＣＮＴ２の電源電圧Ｖｃｃが低下することはない。従って、パワーセーブモード時に出力電圧を更に低下させることが可能となる。これにより、パワーセーブモード時の消費電力を更に低減することが可能となる。

（実施例２）
図４に、実施例２の擬似共振コンバータの回路を示す。図５に、コントロールモジュールＣＮＴ３（以下、制御部ＣＮＴ３という）の内部回路を示す。図６（Ａ）に、擬似共振コンバータの通常モード時の動作波形を、図６（Ｂ）に、擬似共振コンバータのパワーセーブモード時の動作波形を示す。実施例２では、図１０及び図１２で示した説従来の擬似共振コンバータと、トランスの補助巻線の構成が異なる。実施例２のトランスＴ２の補助巻線Ｎｈは、トランスＴ２の一次巻線Ｎｐと、巻方向を同一に構成される（所謂、フォワード結合）ことが特徴である。

また、実施例２では、トランスＴ２の補助巻線Ｎｈ、ダイオードＤ４及びコンデンサＣ５からなる整流平滑回路を有する。これら補助巻線Ｎｈ、ダイオードＤ４、コンデンサＣ５で生成される直流電圧を制御部ＣＮＴ３の電源電圧Ｖｃｃとする。また、制御部ＣＮＴ３は、補助巻線Ｎｈの端子電圧Ｖｎｈの立ち上がりエッジで、且つ予め規定の電圧値となった時刻を検出して、ＦＥＴ１のオンタイミングを決定する点が特徴である。

先に説明した実施例１では、補助巻線Ｎｈの端子電圧Ｖｎｈが負の電圧から零となった時刻を検出して、ＦＥＴ１のオンタイミングを決定していた。実施例２では、Ｖｎｈが予め規定の電圧値になったタイミングを検出する点が異なる。ＬＣ共振電圧が最下点をむかえる際のＶｎｈ電圧の近傍に、予め規定の電圧値を設定することにより、より精度良く、ＬＣ共振電圧の最下点のタイミングを捉えてＦＥＴ１をオンすることができる利点がある。なお、上記の図１０や実施例１の図１と同様の個所には同じ符号を付している。

図４の擬似共振コンバータは、抵抗Ｒａ，抵抗Ｒｂ，抵抗Ｒｃ，抵抗Ｒ８，ＦＥＴ２からなる出力可変回路を有する。出力可変回路には、電子機器のコントローラのＣＰＵ１から、／ＰＳＡＶＥ信号が供給されている。ＣＰＵ１は、／ＰＳＡＶＥ信号を用いて電子機器を通常モードからパワーセーブモードに移行させる。ＣＰＵ１は、電子機器を通常モードに設定する時には、／ＰＳＡＶＥ信号をＨレベルとし、機器をパワーセーブモードに設定する時には、／ＰＳＡＶＥ信号をＬレベルとする。

この／ＰＳＡＶＥ信号は、ＦＥＴ２に供給されている。通常モード、即ち／ＰＳＡＶＥ信号がＨレベルの場合、ＦＥＴ２はオンし、抵抗Ｒｂと抵抗Ｒｃが並列に接続される。出力電圧を、抵抗Ｒａと並列抵抗（Ｒｂ／／Ｒｃ）で分圧した電圧がシャントレギュレータＩＣ１のｒｅｆ端子に供給されることとなる。

したがって、シャントレギュレータのリファレンス電圧をＶｒｅｆとすると、通常モードの出力電圧Ｖｏｕｔ−ｈは、概ね下式で表される。

ただし、（Ｒｂ／／Ｒｃ）は、ＲｂとＲｃの並列抵抗値であり、下式で表される。

一方、パワーセーブモード時、即ち／ＰＳＡＶＥ信号がＬレベルの場合、ＦＥＴ２はオフし、抵抗Ｒｃは切り離される。よって、シャントレギュレータＩＣ１のｒｅｆ端子に供給される電圧は、出力電圧を抵抗Ｒａと抵抗Ｒｂで分圧した電圧となる。したがって、パワーセーブモード時の出力電圧Ｖｏｕｔ−ｌは、概ね下式で表される。

したがって、パワーセーブモード時の出力電圧Ｖｏｕｔ−ｌは、通常モードの出力電圧Ｖｏｕｔ−ｈよりも低下することとなる。

さて、通常モード時における、擬似共振コンバータの動作波形を図６（Ａ）に示す。ＦＥＴ１がオフされている期間、ＦＥＴ１のドレイン−ソース間電圧Ｖｄｓは、概ね一定の電圧Ｖｈ＋Ｖｃｌとなる（ｔ３２〜ｔ３３の期間）。トランスＴ２には、一次巻線Ｎｐの他に、二次巻線Ｎｓと補助巻線Ｎｈが巻かれている。二次巻線Ｎｓは、補助巻線Ｎｐに対して巻方向を異に構成されている（所謂、フライバック結合）。ＦＥＴ１がオフされて以降（ｔ３２〜ｔ３３の期間）、二次巻線Ｎｓには正のパルス電圧が誘起される。一方、補助巻線Ｎｈは、一次巻線Ｎｐに対して巻方向を同一に構成されている（所謂、フォワード結合）。ＦＥＴ１がオフされて以降（ｔ３２〜ｔ３３の期間）、補助巻線Ｎｈには負のパルス電圧が誘起される。二次巻線Ｎｓに誘起されたパルス電圧は、二次整流ダイオードＤ３および二次平滑コンデンサＣ４によって整流平滑され、概ね一定の出力電圧Ｖｏｕｔ−ｈとなる。このとき、二次整流ダイオードＤ３の順方向電圧をＶｆｄ３とすると、上記の電圧Ｖｃｌは、Ｖｏｕｔ−ｈを用いて概ね次式で表される。

一方、補助巻線Ｎｈに誘起される負のパルス電圧Ｖｎｈｌは、Ｖｏｕｔ−ｈを用いて概ね次式で表される。

二次巻線Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる（ｔ３３のタイミング）。すると、ＦＥＴ１のドレイン−ソース間Ｖｄｓは緩やかに下降を始める（ｔ３３〜ｔ３４の期間）。この下降電圧波形は、一次巻線ＮｐのインダクタンスＬｐとコンデンサＣ２（Ｃｒ１）のＬＣ共振現象であり、その周波数ｆ０、周期Ｔ０、初期振幅Ａ０は、概ね次式で表される。これ以降、仮にＦＥＴ１を再度オンしなければ、図６（Ａ）のＶｄｓ波形で示す破線のように、周波数ｆ０でＬＣ共振現象が継続することとなる。

さて、ドレイン−ソース間電圧Ｖｄｓは、補助巻線Ｎｈの端子電圧Ｖｎｈの波形を正負反転した波形と相似形になる。端子電圧Ｖｎｈは、制御部ＣＮＴ３のＶｍｏｎ３端子に供給されている。図５に示すように、実施例２の制御部ＣＮＴ３は、Ｖｍｏｎ３端子に供給された端子電圧Ｖｎｈが立ち上がりエッジで、且つ、予め規定の電圧Ｖｔｈとなった時刻（ｔ３４）を検出し、ｔ３４以降予め規定の時間Δｐが経過した後にＦＥＴ１をオンするよう構成されている。
これを利用して、Ｖｄｓが最も低下した時刻にＦＥＴ１をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。すなわち、規定時間Δｐを適切に設定することで、ＬＣ共振電圧の最下点でＦＥＴ１をオンすることができる（ｔ３５）。

ここで、図６の制御部ＣＮＴ３について説明する。実施例２の制御部ＣＮＴ３は、実施例１の制御部ＣＮＴ２とＶｍｏｎ端子の構成が異なる。それ以外の構成は同一であるため説明を省略する。

Ｖｍｏｎ３端子は、外部のＦＥＴ１のオンタイミングを決定する端子である。Ｖｍｏｎ３端子に供給された電圧が、予め規定の電圧Ｖｔｈとなったタイミングで、内部オペアンプＯＰ１の出力がＬレベルからＨレベルに変化する。Δｐ Ｄｅｌａｙモジュール２２は、そのΔｐ時間後に、１ｓｈｏｔモジュール２３を介して、ＲＳフリップフロップ ＦＦをセットする。すると、ＲＳフリップフロップ ＦＦの出力ＱがＬレベルからＨレベルに変化する。これにより、ドライバ回路であるＤｒｉｖｅｒ２４の出力であるＶｇ端子は、ＬレベルからＨレベルに変化する。Ｖｇ端子には、外部のＦＥＴ１のゲート端子が接続される。よって、外部のＦＥＴ１はターンオンする。

図６（Ａ）においては、Ｖｄｓが零を下回り、ＦＥＴ１のボディダイオードＤ１が導通した状態でＦＥＴ１をオンしている。このように、Ｖｄｓが略零の時点でスイッチングを行うＺＶＳを行うことで、ＦＥＴ１のターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。ＦＥＴ１がオンされると（ｔ３５以降）、再度、トランスＴ２の一次巻線Ｎｐを介して、ＦＥＴ１にドレイン電流Ｉｄが流れはじめる。このとき、二次巻線Ｎｓには負のパルス電圧が誘起される。一方、補助巻線Ｎｈには正のパルス電圧が誘起される。補助巻線Ｎｈに誘起される正のパルス電圧Ｖｎｈｈは、Ｖｈを用いて概ね次式で表される。

このＶｎｈｈは、ダイオードＤ４とコンデンサＣ５によって整流平滑され、制御部ＣＮＴ３に電源電圧Ｖｃｃとして供給される。これ以降、制御部ＣＮＴ３は、この電源電圧Ｖｃｃによって動作を続ける。このとき、ダイオードＤ４の順方向電圧をＶｆｄ４とすると、電源電圧Ｖｃｃは概ね次式で表される。

これ以降、上記ｔ３０〜ｔ３５期間の動作が繰り返される。

次に、パワーセーブモード時における、擬似共振コンバータの動作波形を図７（Ｂ）に示す。パワーセーブモードにおいて、出力電圧がＶｏｕｔ−ｈからＶｏｕｔ−ｌに低下すると、Ｖｃｌが概略下式で表されるように低下する。

さらに、ＦＥＴ１のオフ時（ｔ４２〜ｔ４３期間）、補助巻線Ｎｈに誘起される負のパルス電圧Ｖｎｈｌは概略下式で表されるように低下する。

一方、ＦＥＴ１のオン時（ｔ４５〜の期間）、補助巻線Ｎｈに誘起される正のパルス電圧Ｖｎｈｈは、Ｖｈを用いて概ね次式で表される。

したがって、制御部ＣＮＴ３の電源電圧Ｖｃｃは概略下式で表されることとなる。

ここで、式（４３）からも分かるように、Ｖｃｃは、Ｖｏｕｔ−ｌの値によらない。よって、パワーセーブモード時において、出力電圧を低下させても、ＣＮＴ３の電源電圧Ｖｃｃが低下しない。従って、パワーセーブモード時に出力電圧を充分に低下させることが可能となり、パワーセーブモード時の消費電力を充分に絞ることが可能となる。

（実施例３）
実施例１（図１）の構成において、制御部ＣＮＴ２は、補助巻線Ｎｈの端子電圧Ｖｎｈが立ち上がりエッジで、且つ、零となったタイミング（ｔ１４）を検出し、ｔ１４のタイミングから予め規定の時間Δｔが経過したタイミング（ｔ１５）にＦＥＴ１をオンする。このΔｔを実施例１で示した式（２３）で算出される値に設定して、ＬＣ共振電圧の最下点でＦＥＴ１をオンすることにより、ＦＥＴ１のスイッチング損失や放射ノイズを低減可能であることを説明した。

ところで、上式（２３）中における、一次巻線ＮｐのインダクタンスＬｐや一次共振コンデンサＣ２の静電容量Ｃｒ１の値は部品の製造上、ある程度のバラツキを持つ。この部品のばらつきによって、予め制御部ＣＮＴ２に設定されているΔｔの値と、実際のΔｔの値にズレが生じて、ＬＣ共振電圧の最下点でＦＥＴ１をオンすることができない可能性がある。なお、ばらつきの無い部品を選定すれば、このズレの発生は防げるが、ばらつきの無い部品の選定には手間がかかる。実施例３は、部品のばらつきによってΔｔにズレが生じてもＦＥＴ１のオンの精度を維持するための構成を特徴とする。

図７に、実施例３の擬似共振コンバータの回路図を示す。図８に、制御部ＣＮＴ４の内部回路を示す。実施例２では、図１で説明した実施例１の擬似共振コンバータと、制御部の内部回路の構成が異なる。制御部ＣＮＴ４は、補助巻線Ｎｈの端子電圧Ｖｎｈが正の電圧であり、且つ、その端子電圧Ｖｎｈの傾きが零となったタイミングでＦＥＴ１をオンすることが特徴である。なお、上記、実施例１の図１と同様の個所には、同じ符号を付して説明を省略する。

まず、通常モード時における、擬似共振コンバータの動作波形を図９（Ａ）に示す。ＦＥＴ１がオフされている期間、ＦＥＴ１のドレイン−ソース間電圧Ｖｄｓは概ね一定の電圧Ｖｈ＋Ｖｃｌとなる（ｔ５２〜ｔ５３の期間）。トランスＴ２には、一次巻線Ｎｐの他に、二次巻線Ｎｓと補助巻線Ｎｈが巻かれている。二次巻線Ｎｓは、一次巻線Ｎｐに対して巻方向を異に構成されている（所謂、フライバック結合）。ＦＥＴ１がオフされて以降（ｔ５２〜ｔ５３の期間）、二次巻線Ｎｓには正のパルス電圧が誘起される。一方、補助巻線Ｎｈは、一次巻線Ｎｐに対して巻方向を同一に構成されている（所謂、フォワード結合）。

ＦＥＴ１がオフされて以降（ｔ５２〜ｔ５３の期間）、補助巻線Ｎｈには負のパルス電圧が誘起される。二次巻線Ｎｓに誘起されたパルス電圧は、二次整流ダイオードＤ３および二次平滑コンデンサＣ４によって整流平滑され、概ね一定の出力電圧Ｖｏｕｔ−ｈとなる。このとき、ダイオードＤ３の順方向電圧をＶｆｄ３とすると、上記の電圧Ｖｃｌは、Ｖｏｕｔ−ｈを用いて概ね次式で表される。

一方、補助巻線Ｎｈに誘起される負のパルス電圧Ｖｎｈｌは、Ｖｏｕｔ−ｈを用いて概ね次式で表される。

補助巻線Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる（ｔ５３）。すると、ＦＥＴ１のドレイン−ソース間電圧Ｖｄｓは緩やかに下降を始める（ｔ５３〜ｔ５４の期間）。この下降電圧波形は、一次巻線ＮｐのインダクタンスＬｐとコンデンサＣ２の静電容量Ｃｒ１のＬＣ共振現象であり、その周波数ｆ０、周期Ｔ０、初期振幅Ａ０は、概ね次式で表される。これ以降、仮にＦＥＴ１を再度オンしなければ、図１１のドレイン−ソース間電圧Ｖｄｓの電圧波形の破線のように、周波数ｆ０でＬＣ共振現象が継続することとなる。

さて、ドレイン−ソース間電圧Ｖｄｓは、補助巻線Ｎｈの端子電圧Ｖｎｈの波形を正負反転した波形と相似形になる。端子電圧Ｖｎｈは、制御部ＣＮＴ４のＶｍｏｎ４端子に供給されている。図に示すように、Ｖｍｏｎ４端子は、制御部ＣＮＴ４の内部の微分モジュール回路に接続されている。微分モジュール回路は、その入力電圧が正であり、且つ、その傾きが零である場合に正電圧を出力する回路である。それ以外の場合は、負電圧を出力するよう構成されている。従って、制御部ＣＮＴ４は、端子電圧Ｖｎｈが正電圧であり、且つ、その傾きが零となったタイミング（ｔ５４）で、ＦＥＴ１をオンする。

ここで、図８に示す、制御部ＣＮＴ４について説明する。実施例３の制御部ＣＮＴ４は、実施例１の制御部２と、Ｖｍｏｎ端子の構成が異なる。それ以外の箇所は同一であるため説明を省略する。

Ｖｍｏｎ４端子は、外部のＦＥＴ１をオンするタイミングを決定する端子である。Ｖｍｏｎ４端子に供給された電圧は、微分モジュール２５に供給される。微分モジュール２５の出力は内部オペアンプＯＰ１に供給される。従って、Ｖｍｏｎ４端子電圧の傾きが零となったタイミングで、内部オペアンプＯＰ１の出力がＬレベルからＨレベルに変化する。Δｐ Ｄｅｌａｙモジュール２２は、そのΔｐ時間後に、１ｓｈｏｔモジュール２３を介して、ＲＳフリップフロップ ＦＦをセットする。すると、ＲＳフリップフロップ ＦＦの出力ＱがＬレベルからＨレベルに変化する。これにより、ドライバ回路であるＤｒｉｖｅｒ２４の出力であるＶｇ端子は、ＬレベルからＨレベルに変化する。Ｖｇ端子には、外部のＦＥＴ１のゲート端子が接続される。よって、外部のＦＥＴ１はターンオンする。

図９（Ａ）においては、ドレイン−ソース間電圧Ｖｄｓが零よりもわずかに下がり、ＦＥＴ１のボディダイオードＤ１が導通した時点で、端子電圧Ｖｎｈの傾きが零となる。この時点でＦＥＴ１をオンしている。このようにドレイン−ソース間Ｖｄｓが略零の時点でスイッチングを行うＺＶＳを行うことで、ＦＥＴ１のターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。

ここで、制御部ＣＮＴ４がＦＥＴ１をオンするタイミングは、補助巻線Ｎｈの端子電圧Ｖｎｈの傾きのみによって決定する。従って、上記、実施例１の回路において発生した部品のばらつきによって生じる、制御部ＣＮＴ２で設定されるΔｔと、実際のΔｔの値のズレによるＬＣ共振電圧の最下点でＦＥＴ１をオンすることができないという課題を解決することができる。

次に、ＦＥＴ１がオンされると（ｔ５４〜）、再度、トランスＴ２の一次巻線Ｎｐを介して、ＦＥＴ１にドレイン電流Ｉｄが流れはじめる。このとき、二次巻線Ｎｓには負のパルス電圧が誘起され、一方、補助巻線Ｎｈには正のパルス電圧が誘起される。補助巻線Ｎｈに誘起される正のパルス電圧Ｖｎｈｈは、Ｖｈを用いて概ね次式で表される。

このＶｎｈｈは、ダイオードＤ４とコンデンサＣ５によって整流平滑され、ＣＮＴ４に電源電圧Ｖｃｃとして供給される。これ以降、ＣＮＴ４は、このＶｃｃによって動作を続ける。このとき、ダイオードＤ４の順方向電圧をＶｆｄ４とすると、Ｖｃｃは概ね次式で表される。

これ以降、上記ｔ５０〜ｔ５４の動作が繰り返される。
次に、パワーセーブモードにおける、擬似共振コンバータの動作波形を図９（Ｂ）に示す。パワーセーブモード時において、出力電圧がＶｏｕｔ−ｈからＶｏｕｔ−ｌに低下すると、Ｖｃｌが概略下式で表されるように低下する。

さらに、ＦＥＴ１のオフ時（ｔ４２〜ｔ４３の期間）、補助巻線Ｎｈに誘起される負のパルス電圧Ｖｎｈｌは概略下式で表されるように低下する。

その後、先に説明したとおり、制御部ＣＮＴ４は、端子電圧Ｖｎｈの傾きが正から零となったタイミング（ｔ６４）で、ＦＥＴ１をオンする。ＦＥＴ１のオン時、補助巻線Ｎｈに誘起される正のパルス電圧Ｖｎｈｈは、Ｖｈを用いて概ね次式で表される。

したがって、制御部ＣＮＴ４の電源電圧Ｖｃｃは概略下式で表されることとなる。

ここで、式（５５）からも分かるように、Ｖｃｃは、Ｖｏｕｔ−ｌの値によらない。よって、パワーセーブモード時において、出力電圧を低下させても、制御部ＣＮＴ４の電源電圧Ｖｃｃが低下することはない。従って、パワーセーブモード時に出力電圧を充分に低下させることが可能となり、パワーセーブモード時の消費電力をさらに低減することが可能となる。

なお、本発明において、補助巻線Ｎｈを、一次巻線Ｎｐに対して巻方向を同一に構成している。これにより、ＦＥＴ１をオンするタイミング（ｔ５４，ｔ６４）において、補助巻線Ｎｈの端子電圧Ｖｎｈは正電圧となっている。したがって、端子電圧をＶｎｈを検出する検出回路が構成し易い点も、本実施例の効果である。

＜スイッチング電源の適用例＞
上記の実施例１、２で説明した疑似共振方式のスイッチング電源装置を、例えばレーザビームプリンタ、複写機、ファクシミリ等の画像形成装置における低電圧電源として適用することができる。以下にその適用例を説明する。スイッチング電源は、画像形成装置における制御部としてのコントローラへの電力供給、また、用紙を搬送する搬送ローラの駆動部としてのモータへの電力供給のための電源として適用される。

図１４（Ａ）に画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ２００は、画像形成部２１０として潜像が形成される像担持体としての感光ドラム２１１、感光ドラムに形成された潜像をトナーで現像する現像部２１２を備えている。そして感光ドラム２１１に現像されたトナー像をカセット２１６から供給された記録媒体としてのシート（不図示）に転写して、シートに転写したトナー像を定着器２１４で定着してトレイ２１５に排出する。また、図１４（Ｂ）画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給ラインを示す。前述の疑似共振電源は、このような画像形成動作を制御するＣＰＵ３１０有するコントローラへ３００の電力供給、また、画像形成のための駆動部としてのモータ３１２及びモータ３１３に電力を供給する低圧電源として適用できる。供給する電力としては、コントローラ３００へは３．３Ｖ、モータへは２４Ｖを供給する。例えばモータ３１２はシートを搬送する搬送ローラを駆動するモータ、モータ３１３は定着器２１４を駆動するモータである。レーザビームプリンタのような画像形成装置は、画像形成を実行している動作状態と、画像形成を実行しておらず、消費電力を低減するためにモータ等への電力の供給をオフする休止状態とに切り換えることができる。例えば、休止状態に切り換えられた場合において、上記で説明した疑似共振方式のスイッチング電源装置を適用すれば、休止状態における消費電力を更に低減することができる。なお、上記実施例１，２で説明した疑似共振電源は、ここで示した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。

Ｖａｃ 商用交流電源
Ｔ２ トランス
Ｎｐ 一次巻線
Ｎｓ 二次巻線
Ｎｈ 補助巻線
ＦＥＴ１、ＦＥＴ２ スイッチング素子
ＣＮＴ１ 制御部
ＤＡ１ 整流ダイオードブリッジ
Ｃ１ 一次平滑コンデンサ
Ｄ４ ダイオード
Ｃ５ コンデンサ

Claims (5)

1. トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、
   前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段と、を備え、
   前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の補助巻線に誘起される電圧が負の電圧から零になるタイミングを検出し、前記電圧が零になるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とするスイッチング電源。
2. トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、
   前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段と、を備え、
   前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の補助巻線に誘起される電圧が正の傾きを有し、且つ、前記電圧が予め規定の値となるタイミングを検出し、前記電圧が予め規定の値となるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とするスイッチング電源。
3. トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング手段と、
   前記トランスの二次巻線に誘起される電圧を制御するために、前記スイッチング手段の動作を制御する制御手段と、を備え、
   前記制御手段は、前記トランスの前記一次巻線と巻方向が同一の前記補助巻線に誘起される電圧が正の電圧であり、且つ、前記正の電圧の傾きが零となるタイミングを検出し、前記電圧の傾きが正から零となるタイミングに基づき、前記スイッチング手段をオンさせるタイミングを決定することを特徴とするスイッチング電源。
4. 前記制御手段は、前記トランスの二次巻線からの出力を低い電圧にした際に、前記補助巻線に誘起される電圧に応じて前記スイッチング手段をオンするタイミングを決定することを特徴とする請求項１乃至３のいずれか１項に記載のスイッチング電源。
5. 画像形成手段と、
   前記画像形成手段の動作を制御する画像形成制御手段と、
   前記請求項１乃至４のいずれか１項に記載のスイッチング電源と、を備え、
   前記スイッチング電源は前記画像形成制御手段はに電力を供給することを特徴とする画像形成装置。

Images