JP2021061720A - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2021061720A JP2021061720A JP2019186160A JP2019186160A JP2021061720A JP 2021061720 A JP2021061720 A JP 2021061720A JP 2019186160 A JP2019186160 A JP 2019186160A JP 2019186160 A JP2019186160 A JP 2019186160A JP 2021061720 A JP2021061720 A JP 2021061720A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- terminal
- supply device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】交流電源の電圧検知の精度を向上させること。【解決手段】ダイオードブリッジ１０３及び平滑コンデンサ１０４と、１次巻線Ｎｐ及び２次巻線Ｎｓを有するトランス１０８と、電圧Ｖｄｃのトランス１０８への供給をオン又はオフするスイッチング動作を行うＦＥＴ１０７と、スイッチング動作を制御する電源制御ＩＣ４００と、を備え、２次巻線Ｎｓに誘起された電圧に応じた電力を負荷１５８に供給する電源装置１００であって、２次側に設けられ、交流電源１０１の交流電圧Ｖａｃを検知する電圧検知部２１０と、交流電圧Ｖａｃのゼロクロスを検知するゼロクロス回路３００と、ゼロクロス回路３００による検知結果に基づいて、電圧検知部２１０により検知した交流電圧を補正するＣＰＵ５００と、を備える。【選択図】図１
Description
本発明は、電源装置及び画像形成装置に関し、特に、交流電源の交流電圧を検知する技術に関する。
回路の保護などを目的として交流電源の交流電圧を検知するために、フライバック方式のスイッチング電源において、２次側ブリッジダイオードのアノード電圧波形から交流電源の電圧値を検出する方式がある（例えば、特許文献１参照）。
しかしながら、従来例では、負荷電流が大きい場合において電圧の検知誤差が大きくなるおそれがある。
本発明は、このような状況のもとでなされたもので、交流電源の電圧検知の精度を向上させることを目的とする。
上述した課題を解決するために、本発明は、以下の構成を備える。
（１）交流電源の交流電圧を整流平滑し第１の直流電圧を出力する整流平滑手段と、１次巻線及び２次巻線を有するトランスと、前記整流平滑手段から出力された前記第１の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、前記スイッチング動作を制御する第１の制御手段と、を備え、前記２次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、２次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、前記ゼロクロス検知手段による検知結果に基づいて、前記電圧検知手段により検知した交流電圧を補正する第２の制御手段と、を備えることを特徴とする電源装置。
（２）交流電源の交流電圧を整流平滑し第１の直流電圧を出力する整流平滑手段と、１次巻線及び２次巻線を有するトランスと、前記整流平滑手段から出力された前記第１の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、前記スイッチング動作を制御する第１の制御手段と、を備え、前記２次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、１次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、を備え、前記第１の制御手段は、前記ゼロクロス検知手段による検知結果に基づいて、前記電圧検知手段により検知した交流電圧を補正することを特徴とする電源装置。
（３）交流電源の交流電圧を整流平滑し第１の直流電圧を出力する整流平滑手段と、１次巻線及び２次巻線を有するトランスと、前記整流平滑手段から出力された前記第１の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、前記スイッチング動作を制御する第１の制御手段と、を備え、前記２次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、１次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、を備え、前記第１の制御手段は、前記電圧検知手段により検知した交流電圧を補正し、前記ゼロクロス検知手段による検知結果に基づいて、前記第１の制御手段により補正された交流電圧の情報が伝達される第２の制御手段を備えることを特徴とする電源装置。
（４）感光体と、前記感光体上の静電潜像をトナーにより現像しトナー像を形成する現像手段と、トナー像を記録材に転写する転写手段と、記録材上の未定着のトナー像を定着する定着手段と、前記（１）から前記（３）のいずれか１項に記載の電源装置と、を備えることを特徴とする画像形成装置。
本発明によれば、交流電源の電圧検知の精度を向上させることができる。
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
実施例１では、電源装置は１次側の平滑コンデンサの電圧に相似な電圧を検出する電圧検知部を備える。ＣＰＵは交流電源のゼロクロスを検出するゼロクロス回路で検知してから、交流電源の電圧最大値となる位相において、平滑コンデンサの電圧に相似な電圧を検知する。ＣＰＵは検知した電圧から交流電源の電圧実効値を算出する。
［電源装置］
実施例１では２次側に設けられた商用電源等の交流電源の電圧検知手段とゼロクロス検知手段とを用いて交流電源の電圧検知結果を補正する例について説明する。図１（ａ）は実施例１の電源装置１００を示す回路図である。なお、図１等のＧＮＤはグランドを意味する。電源装置１００において、出力電圧Ｖｏｕｔ及び出力電圧Ｖｏｕｔ２を制御する構成について説明する。第１の制御手段である電源制御ＩＣ４００は、周波数固定、オン幅制御のフライバック方式のスイッチング電源制御用のＩＣであり、スイッチング動作を制御する。電源制御ＩＣ４００の各端子の簡単な機能は次のとおりである。ＳＴ端子は電源制御ＩＣ４００の起動端子である。Ｖｃｃ端子は電源制御ＩＣ４００の電源電圧の入力端子であり、Ｖｃｃ端子の両端電圧（以降、コンデンサ１１０の両端電圧をＶｃｃとする）を入力する端子である。ＳＴ端子又はＶｃｃ端子に入力される電圧は、制御部やスイッチング素子である電界効果トランジスタ（以下、ＦＥＴとする）１０７の駆動部の電圧として使用される。
実施例１では２次側に設けられた商用電源等の交流電源の電圧検知手段とゼロクロス検知手段とを用いて交流電源の電圧検知結果を補正する例について説明する。図１（ａ）は実施例１の電源装置１００を示す回路図である。なお、図１等のＧＮＤはグランドを意味する。電源装置１００において、出力電圧Ｖｏｕｔ及び出力電圧Ｖｏｕｔ２を制御する構成について説明する。第１の制御手段である電源制御ＩＣ４００は、周波数固定、オン幅制御のフライバック方式のスイッチング電源制御用のＩＣであり、スイッチング動作を制御する。電源制御ＩＣ４００の各端子の簡単な機能は次のとおりである。ＳＴ端子は電源制御ＩＣ４００の起動端子である。Ｖｃｃ端子は電源制御ＩＣ４００の電源電圧の入力端子であり、Ｖｃｃ端子の両端電圧（以降、コンデンサ１１０の両端電圧をＶｃｃとする）を入力する端子である。ＳＴ端子又はＶｃｃ端子に入力される電圧は、制御部やスイッチング素子である電界効果トランジスタ（以下、ＦＥＴとする）１０７の駆動部の電圧として使用される。
ＳＷ端子はＦＥＴ１０７をオンオフするための、ゲート駆動信号を出力する端子である。ＦＢ端子は出力電圧Ｖｏｕｔを制御するための信号が入力される端子である。ＣＳ１端子はトランス１０８及びＦＥＴ１０７のドレイン端子に流れる電流を検出する端子である。
交流電源１０１の交流電圧（以降、Ｖａｃとする）はブリッジダイオード１０３によって整流され、平滑コンデンサ１０４によって平滑され、略直流電圧となる。以下、平滑コンデンサ１０４の両端の電圧を第１の直流電圧であるＶｄｃとする。ブリッジダイオード１０３及び平滑コンデンサ１０４は、整流平滑手段として機能する。また、電圧Ｖｄｃの低電位側をＤＣＬとする。ヒューズ１０２は異常時の保護用ヒューズである。電圧Ｖｄｃが平滑コンデンサ１０４に充電されると、電流制限抵抗１０５を介してＳＴ端子に電力が供給される。ＳＴ端子は起動回路（不図示）を介して電源制御ＩＣ４００内でＶｃｃ端子に接続されており、Ｖｃｃ端子の電圧値が所定の電圧値（ここでは１５Ｖとする）になると、電源制御ＩＣ４００は動作を開始する。起動回路は電源制御ＩＣ４００が最初に動作するために機能する回路であり、後述するＦＥＴ１０７のスイッチング動作により発生した電力を用いて、電源制御ＩＣ４００は継続して動作する。
電流検出部６００はＦＥＴ１０７に流れる電流を電流検出抵抗６０１によって電圧に変換し、電源制御ＩＣ４００のＣＳ１端子へ入力する。ＣＳ１端子の電圧（以下、ＣＳ１端子電圧という）はＦＥＴ１０７に流れる電流に比例した電圧となる。電源制御ＩＣ４００が起動すると、ＳＷ端子からハイレベルの電圧（ここでは１０Ｖとする）が出力され、抵抗１０６を介してＦＥＴ１０７のゲート端子に出力され、ＦＥＴ１０７を導通状態（オン閾値を５Ｖとする）にする。ＦＥＴ１０７が導通状態になると、１次巻線Ｎｐに電圧Ｖｄｃが印加される。このとき２次巻線Ｎｓにも電圧が誘起されるものの、ダイオード１５１のアノード側を負とする電圧であるため２次側には電圧は伝達されない。１次巻線Ｎｐを流れる電流はトランス１０８の励磁電流として供給され、トランス１０８には励磁電流の２乗に比例したエネルギーが蓄積される。また１次側の補助巻線Ｎｂ１にはダイオード１０９のアノード側を正とする電圧が誘起され、ダイオード１０９を介してコンデンサ１１０を充電し、電源制御ＩＣ４００を継続して動作させるための電力をＶｃｃ端子へ供給する。
次に、ＦＢ端子の電圧（以下、ＦＢ端子電圧という）とＣＳ１端子電圧とが一致すると、電源制御ＩＣ４００はＳＷ端子からローレベルの電圧（ここでは０．３Ｖとする）をＦＥＴ１０７のゲート端子に出力する。これにより、ＦＥＴ１０７のゲート端子の電圧がオフ閾値よりも低くなり（オフ閾値３Ｖとする）、ＦＥＴ１０７は導通状態から非導通状態となる。ＦＥＴ１０７が非導通状態になると、トランス１０８の各巻線にはＦＥＴ１０７の導通時とは逆極性の電圧が誘起され、２次巻線Ｎｓにはダイオード１５１のアノード側を正とする電圧が誘起され、ダイオード１５１が導通状態となる。そして、トランス１０８に蓄積されたエネルギーが、ダイオード１５１、平滑コンデンサ１５２を介して整流平滑され、直流電圧の出力電圧Ｖｏｕｔとして出力され、負荷１５８に供給される。
（出力電圧の制御）
出力電圧Ｖｏｕｔの制御は、以下のように行われる。ここでシャントレギュレータ１５５の内部の基準電圧をＶｒｅｆとし、抵抗１５６の抵抗値をＲ１、抵抗１５７の抵抗値をＲ２とする。出力電圧Ｖｏｕｔを抵抗１５６と抵抗１５７で分圧した電圧がシャントレギュレータ１５５のＲＥＦ端子に入力される。ＲＥＦ端子の電圧をＲＥＦ端子電圧という。シャントレギュレータ１５５では、ＲＥＦ端子電圧に応じたフィードバック信号が生成され、フォトカプラ１５４を介して電源制御ＩＣ４００のＦＢ端子へ電圧としてフィードバックされる。抵抗１５３はフォトカプラ１５４に流れる電流を制限するための抵抗であり、コンデンサ１１１はＦＢ端子電圧を充電するためのコンデンサである。電源制御ＩＣ４００は、ＦＢ端子電圧に基づいてＦＥＴ１０７のスイッチング動作の制御を行い、出力電圧Ｖｏｕｔが、以下の式（１）で示す値となるように定電圧制御を行う。
ここで、Ｖｒｅｆ＝２．４［Ｖ］、Ｒ１＝１８［ｋΩ］、Ｒ２＝２［ｋΩ］とすると、Ｖｏｕｔ＝２４［Ｖ］となる。
出力電圧Ｖｏｕｔの制御は、以下のように行われる。ここでシャントレギュレータ１５５の内部の基準電圧をＶｒｅｆとし、抵抗１５６の抵抗値をＲ１、抵抗１５７の抵抗値をＲ２とする。出力電圧Ｖｏｕｔを抵抗１５６と抵抗１５７で分圧した電圧がシャントレギュレータ１５５のＲＥＦ端子に入力される。ＲＥＦ端子の電圧をＲＥＦ端子電圧という。シャントレギュレータ１５５では、ＲＥＦ端子電圧に応じたフィードバック信号が生成され、フォトカプラ１５４を介して電源制御ＩＣ４００のＦＢ端子へ電圧としてフィードバックされる。抵抗１５３はフォトカプラ１５４に流れる電流を制限するための抵抗であり、コンデンサ１１１はＦＢ端子電圧を充電するためのコンデンサである。電源制御ＩＣ４００は、ＦＢ端子電圧に基づいてＦＥＴ１０７のスイッチング動作の制御を行い、出力電圧Ｖｏｕｔが、以下の式（１）で示す値となるように定電圧制御を行う。
（ＤＣＤＣコンバータ）
図１（ｂ）は出力電圧Ｖｏｕｔから出力電圧Ｖｏｕｔ２を生成するＤＣＤＣコンバータ１６５を示す回路図である。出力電圧ＶｏｕｔはＤＣＤＣコンバータ１６５のＶＩＮ端子に入力され、ＶＯＵＴ端子からコイル１６８を介して出力電圧Ｖｏｕｔ２が出力される。ＤＣＤＣコンバータ１６５は、スイッチング動作を行うＦＥＴが内蔵されたコントローラＩＣである。ＤＣＤＣコンバータ１６５のＶＩＮ端子へ入力電圧が印加されると、出力電圧Ｖｏｕｔ２を抵抗１６６及び抵抗１６７で分圧した電圧がＦＢ端子に入力される。ＤＣＤＣコンバータ１６５は、ＦＢ端子に入力された電圧とＤＣＤＣコンバータ１６５内部のリファレンス電圧とを比較し、出力電圧Ｖｏｕｔ２が所定電圧になるように内部のＦＥＴ（不図示）のスイッチング動作を制御する。ＤＣＤＣコンバータ１６５内部のＦＥＴのスイッチング動作による電圧は、ＯＵＴ端子から出力され、平滑用のコイル１６８及び平滑コンデンサ１６９によって直流化される。出力電圧Ｖｏｕｔ２は、ＤＣＤＣコンバータ１６５内部のリファレンス電圧をＶｆｂ、抵抗１６６及び抵抗１６７の抵抗値をそれぞれＲ１６６及びＲ１６７とすると、以下の式（２）で示す値となるように定電圧制御される。
ここで、Ｖｆｂ＝０．８［Ｖ］、Ｒ１６６＝３３［ｋΩ］、Ｒ１６７＝１０［ｋΩ］とすると、Ｖｏｕｔ２＝３．４４［Ｖ］となる。以降、出力電圧Ｖｏｕｔ＝２４［Ｖ］、出力電圧Ｖｏｕｔ２＝３．４４［Ｖ］とする。交流電源１０１の交流電圧Ｖａｃ（とりわけＶａｃが正弦波の場合の電圧実効値）を検知する構成について説明する。
図１（ｂ）は出力電圧Ｖｏｕｔから出力電圧Ｖｏｕｔ２を生成するＤＣＤＣコンバータ１６５を示す回路図である。出力電圧ＶｏｕｔはＤＣＤＣコンバータ１６５のＶＩＮ端子に入力され、ＶＯＵＴ端子からコイル１６８を介して出力電圧Ｖｏｕｔ２が出力される。ＤＣＤＣコンバータ１６５は、スイッチング動作を行うＦＥＴが内蔵されたコントローラＩＣである。ＤＣＤＣコンバータ１６５のＶＩＮ端子へ入力電圧が印加されると、出力電圧Ｖｏｕｔ２を抵抗１６６及び抵抗１６７で分圧した電圧がＦＢ端子に入力される。ＤＣＤＣコンバータ１６５は、ＦＢ端子に入力された電圧とＤＣＤＣコンバータ１６５内部のリファレンス電圧とを比較し、出力電圧Ｖｏｕｔ２が所定電圧になるように内部のＦＥＴ（不図示）のスイッチング動作を制御する。ＤＣＤＣコンバータ１６５内部のＦＥＴのスイッチング動作による電圧は、ＯＵＴ端子から出力され、平滑用のコイル１６８及び平滑コンデンサ１６９によって直流化される。出力電圧Ｖｏｕｔ２は、ＤＣＤＣコンバータ１６５内部のリファレンス電圧をＶｆｂ、抵抗１６６及び抵抗１６７の抵抗値をそれぞれＲ１６６及びＲ１６７とすると、以下の式（２）で示す値となるように定電圧制御される。
［電圧検知部］
図１（ａ）において、２次側に配置された電圧検知手段である電圧検知部２１０及び第２の制御手段であるＣＰＵ５００によって交流電圧Ｖａｃを検知する。ＦＥＴ１０７の導通時は、トランス１０８の１次巻線Ｎｐに電圧Ｖｄｃが印加されるため、２次側の補助巻線Ｎｂ２にダイオード２１１のアノード側を正とする電圧が誘起される。このときダイオード２１１を介してコンデンサ２１２が充電され、誘起された電圧が平滑される。コンデンサ２１２の電圧（以降Ｖｍｏｎ２とする）は、ＣＰＵ５００のＶｍｏｎ２端子（ＡＤポート）に入力されている。このため、ＣＰＵ５００は、Ｖｍｏｎ２端子に入力されたコンデンサ２１２の電圧Ｖｍｏｎ２をアナログ−デジタル（ＡＤ）変換することによりＶｍｏｎ２端子の電圧値を検知することが可能となる。以下、Ｖｍｏｎ２端子の電圧を電圧Ｖｍｏｎ２とする。
図１（ａ）において、２次側に配置された電圧検知手段である電圧検知部２１０及び第２の制御手段であるＣＰＵ５００によって交流電圧Ｖａｃを検知する。ＦＥＴ１０７の導通時は、トランス１０８の１次巻線Ｎｐに電圧Ｖｄｃが印加されるため、２次側の補助巻線Ｎｂ２にダイオード２１１のアノード側を正とする電圧が誘起される。このときダイオード２１１を介してコンデンサ２１２が充電され、誘起された電圧が平滑される。コンデンサ２１２の電圧（以降Ｖｍｏｎ２とする）は、ＣＰＵ５００のＶｍｏｎ２端子（ＡＤポート）に入力されている。このため、ＣＰＵ５００は、Ｖｍｏｎ２端子に入力されたコンデンサ２１２の電圧Ｖｍｏｎ２をアナログ−デジタル（ＡＤ）変換することによりＶｍｏｎ２端子の電圧値を検知することが可能となる。以下、Ｖｍｏｎ２端子の電圧を電圧Ｖｍｏｎ２とする。
また電圧Ｖｍｏｎ２は電圧Ｖｄｃの巻数比に比例した電圧となるため、ＣＰＵ５００は電圧Ｖｍｏｎ２に基づいて電圧Ｖｄｃを推測することが可能となる。ここで、補助巻線Ｎｂ２の巻数をＮｂ２とし、１次巻線Ｎｐの巻数をＮｐとすると、巻数比は、Ｎｂ２／Ｎｐである。また、コンデンサ２１２の容量を調整することでＣＰＵ５００のＶｍｏｎ２端子に入力される電圧の波形を電圧Ｖｄｃと相似した波形にする。
［負荷電流が小さい（低い）状態での各電圧の波形］
図２は負荷１５８の消費電力（以降、負荷電流ともいう）が低い（小さい）状態における、交流電圧Ｖａｃの検知に係る電流／電圧波形を示す図であり、横軸はいずれも時間ｔを示す。（ｉ）は交流電圧Ｖａｃの波形を一点鎖線で示し、電圧Ｖｄｃの波形を実線で示す。（ｉｉ）はＣＰＵ５００のＶｍｏｎ２端子に入力される電圧の波形を示す。（ｉｉｉ）は電流Ｉ（Ｖｄｃ）の波形を示す。ここで、電流Ｉ（Ｖｄｃ）は図１（ａ）中の電圧Ｖｄｃ部に矢印で示した電流であり、平滑コンデンサ１０４の充電時に電流が流れる。なお、図２中、負荷電流が全くない場合の電圧Ｖｄｃの波形を（ｉ）に電圧Ｖｔｇｔとして二点鎖線で示している。電圧Ｖｔｇｔは、言い換えれば、交流電源Ｖａｃが正弦波の最大値で平滑されたときの電圧Ｖｄｃの波形に等しい。
図２は負荷１５８の消費電力（以降、負荷電流ともいう）が低い（小さい）状態における、交流電圧Ｖａｃの検知に係る電流／電圧波形を示す図であり、横軸はいずれも時間ｔを示す。（ｉ）は交流電圧Ｖａｃの波形を一点鎖線で示し、電圧Ｖｄｃの波形を実線で示す。（ｉｉ）はＣＰＵ５００のＶｍｏｎ２端子に入力される電圧の波形を示す。（ｉｉｉ）は電流Ｉ（Ｖｄｃ）の波形を示す。ここで、電流Ｉ（Ｖｄｃ）は図１（ａ）中の電圧Ｖｄｃ部に矢印で示した電流であり、平滑コンデンサ１０４の充電時に電流が流れる。なお、図２中、負荷電流が全くない場合の電圧Ｖｄｃの波形を（ｉ）に電圧Ｖｔｇｔとして二点鎖線で示している。電圧Ｖｔｇｔは、言い換えれば、交流電源Ｖａｃが正弦波の最大値で平滑されたときの電圧Ｖｄｃの波形に等しい。
（ｉｖ）は電圧Ｚｅｒｏｘ２の波形を示す。ここで、電圧Ｚｅｒｏｘ２は、ＣＰＵ５００のＺｅｒｏｘ２端子の電圧である。ゼロクロス検知手段であるゼロクロス（Ｚｅｒｏｘと図示）回路３００により交流電圧Ｖａｃが０Ｖ付近となるタイミングでフォトカプラ１１５がオン又はオフされ、ゼロクロス回路３００の検知結果であるゼロクロス情報はＣＰＵ５００に伝達される。また、グラフ横軸に付したＴ１〜Ｔ４は所定のタイミングを示す。
（Ｚｅｒｏｘ２端子の電圧波形）
電圧Ｚｅｒｏｘ２の波形について説明する。実施例１では、交流電圧Ｖａｃがプラスからマイナスに遷移する際にフォトカプラ１１５がオンし、マイナスからプラスに遷移する際にフォトカプラ１１５がオフする例で説明する。ゼロクロス回路３００の詳細な回路は省略する。図２のタイミングＴ１で交流電圧Ｖａｃがマイナスからプラスに遷移すると、フォトカプラ１１５がオフする。このため、２次側ではフォトカプラ１１５のフォトトランジスタ１１５ｔはオフ状態となり、出力電圧Ｖｏｕｔ２が抵抗１６４を介してＣＰＵ５００のＺｅｒｏｘ２端子に供給される。このときＺｅｒｏｘ２端子の電圧はハイレベル（Ｈｉと図示）（ここでは３．４４［Ｖ］）となる。
電圧Ｚｅｒｏｘ２の波形について説明する。実施例１では、交流電圧Ｖａｃがプラスからマイナスに遷移する際にフォトカプラ１１５がオンし、マイナスからプラスに遷移する際にフォトカプラ１１５がオフする例で説明する。ゼロクロス回路３００の詳細な回路は省略する。図２のタイミングＴ１で交流電圧Ｖａｃがマイナスからプラスに遷移すると、フォトカプラ１１５がオフする。このため、２次側ではフォトカプラ１１５のフォトトランジスタ１１５ｔはオフ状態となり、出力電圧Ｖｏｕｔ２が抵抗１６４を介してＣＰＵ５００のＺｅｒｏｘ２端子に供給される。このときＺｅｒｏｘ２端子の電圧はハイレベル（Ｈｉと図示）（ここでは３．４４［Ｖ］）となる。
一方、タイミングＴ４で交流電圧Ｖａｃがプラスからマイナスに遷移すると、電流制限用の抵抗１１４を介してフォトカプラ１１５のフォトダイオード１１５ｄに電流が流れる。このため、２次側ではフォトカプラ１１５のフォトトランジスタ１１５ｔはオン状態となり、ＣＰＵ５００のＺｅｒｏｘ２端子の電圧はローレベル（Ｌｏと図示）（ここでは０．１［Ｖ］とする）となる。以降、Ｚｅｒｏｘ２端子の電圧は上述した動作が繰り返されることによって図２（ｉｖ）のような波形となる。ＣＰＵ５００は、Ｚｅｒｏｘ２端子の電圧の変化（エッジの立ち上がり又は立ち下がり）を検出することにより、交流電圧Ｖａｃのゼロクロスを検出することが可能となる。
ここで、交流電圧Ｖａｃが歪みのない正弦波であると仮定した場合、電圧Ｖｔｇｔ［Ｖ］と交流電圧Ｖａｃの実効電圧値（以下、Ｖａｃ＿ｒｍｓ［Ｖ］とする）には、以下の式（３）で表される関係がある。ここでブリッジダイオード１０３の順方向電圧をＶｆとすると、順方向電圧Ｖｆは無視している。
よって、電圧Ｖｔｇｔを検知できれば、交流電圧Ｖａｃの実効電圧値Ｖａｃ＿ｒｍｓを算出することが可能となる。
また１次巻線Ｎｐの巻数をＮｐ［Ｔ］、補助巻線Ｎｂ２の巻数をＮｂ２［Ｔ］とすると、電圧ＶｄｃとＶｍｏｎ２端子の電圧との間にはおよそ以下の式（４）で表される関係が成り立つ。
ＣＰＵ５００は、式（３）と式（４）とからＶｍｏｎ２端子の電圧を検知することで、電圧Ｖｄｃ及び実効電圧値Ｖａｃ＿ｒｍｓを推測することが可能となる。この場合、理想的な電圧Ｖｄｃである電圧Ｖｔｇｔと実際の電圧Ｖｄｃとの差が実効電圧値Ｖａｃ＿ｒｍｓを検知する上での誤差となる。このため、電圧Ｖｄｃが電圧Ｖｔｇｔに近い値を検知できれば、ＣＰＵ５００は実効電圧値Ｖａｃ＿ｒｍｓを精度良く検知することが可能となる。
（電圧リプル）
電圧Ｖｄｃ又はＶｍｏｎ２端子の電圧に発生する電圧リプルについて図２を用いて説明する。タイミングＴ１からタイミングＴ２の期間は、負荷電流に応じて、平滑コンデンサ１０４から電荷が後段の素子等（トランス１０８や負荷１５８など）へ供給されている期間である。このため、図２（ｉ）に示すように、時間と共に電圧Ｖｄｃが下がっている。一方、同じ期間において、交流電圧Ｖａｃは正弦波の脈流電圧であり、図２（ｉ）に示すように、時間と共に電圧が高くなっていく。タイミングＴ２は、交流電圧Ｖａｃが電圧Ｖｄｃよりも高くなるタイミングである（Ｖａｃ＞Ｖｄｃ）。なお、ブリッジダイオード１０３の順方向電圧Ｖｆは説明の便宜上無視している。このとき、ブリッジダイオード１０３を介して平滑コンデンサ１０４に電流が供給され始める。よって電圧Ｖｄｃ及びＶｍｏｎ２端子の電圧は上昇していく。
電圧Ｖｄｃ又はＶｍｏｎ２端子の電圧に発生する電圧リプルについて図２を用いて説明する。タイミングＴ１からタイミングＴ２の期間は、負荷電流に応じて、平滑コンデンサ１０４から電荷が後段の素子等（トランス１０８や負荷１５８など）へ供給されている期間である。このため、図２（ｉ）に示すように、時間と共に電圧Ｖｄｃが下がっている。一方、同じ期間において、交流電圧Ｖａｃは正弦波の脈流電圧であり、図２（ｉ）に示すように、時間と共に電圧が高くなっていく。タイミングＴ２は、交流電圧Ｖａｃが電圧Ｖｄｃよりも高くなるタイミングである（Ｖａｃ＞Ｖｄｃ）。なお、ブリッジダイオード１０３の順方向電圧Ｖｆは説明の便宜上無視している。このとき、ブリッジダイオード１０３を介して平滑コンデンサ１０４に電流が供給され始める。よって電圧Ｖｄｃ及びＶｍｏｎ２端子の電圧は上昇していく。
タイミングＴ３は、交流電圧Ｖａｃが電圧Ｖｄｃよりも低い電圧になった状態であり（Ｖｄｃ＞Ｖａｃ）、ブリッジダイオード１０３を介して平滑コンデンサ１０４に電流が供給されなくなる。平滑コンデンサ１０４から放電が開始されるタイミングである。タイミングＴ３からタイミングＴ４の期間は、平滑コンデンサ１０４から電荷が後段（トランス１０８や負荷１５８など）へ供給されている期間であるため、図２（ｉ）に示すように、時間と共に電圧Ｖｄｃが下がっている。負荷電流が同じ場合、Ｚｅｒｏｘ２端子の電圧を除くと、以降は、Ｔ４＝Ｔ１として、同じ波形が繰り返される。
［負荷電流が大きい状態での各電圧の波形］
図３は、図２と比べて電流Ｉ（Ｖｄｃ）が大きくなった場合の各波形を示しており、（ｉ）〜（ｉｖ）は図２と同様の波形を示している。なお、（ｉ）には交流電圧Ｖａｃの全波整流の波形を点線（Ｖｒｅｃ）で示している。平滑コンデンサ１０４の容量等その他の条件は同じである。Ｚｅｒｏｘ２端子の電圧の波形は図２と同じである。このとき、負荷電流が大きいため、タイミングＴ１からタイミングＴ２の期間、及び、タイミングＴ３からタイミングＴ４の期間における電圧Ｖｄｃの下がる傾きが図２に比べて大きくなる。このため、電圧Ｖｄｃのリプル電圧が図２に比べて大きくなっている。これによりタイミングＴ２（Ｖａｃ＞Ｖｄｃとなるタイミング）が図２のタイミングＴ２に比べて早くなるので、電流Ｉ（Ｖｄｃ）の導通角が広くなる。
図３は、図２と比べて電流Ｉ（Ｖｄｃ）が大きくなった場合の各波形を示しており、（ｉ）〜（ｉｖ）は図２と同様の波形を示している。なお、（ｉ）には交流電圧Ｖａｃの全波整流の波形を点線（Ｖｒｅｃ）で示している。平滑コンデンサ１０４の容量等その他の条件は同じである。Ｚｅｒｏｘ２端子の電圧の波形は図２と同じである。このとき、負荷電流が大きいため、タイミングＴ１からタイミングＴ２の期間、及び、タイミングＴ３からタイミングＴ４の期間における電圧Ｖｄｃの下がる傾きが図２に比べて大きくなる。このため、電圧Ｖｄｃのリプル電圧が図２に比べて大きくなっている。これによりタイミングＴ２（Ｖａｃ＞Ｖｄｃとなるタイミング）が図２のタイミングＴ２に比べて早くなるので、電流Ｉ（Ｖｄｃ）の導通角が広くなる。
図２のように負荷電流が少ない状態においては、どのタイミングでＶｍｏｎ２端子の電圧を検知しても誤差はほとんどない。一方、図３のように負荷電流が大きい状態においては、交流電源１０１の交流電圧Ｖａｃの周期のどのタイミングでＶｍｏｎ２端子の電圧を検知するかによって、交流電圧Ｖａｃの検知誤差が大きくなり、この誤差が無視できなくなる。
ここで、実効電圧値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］、交流電源１０１の周波数５０［Ｈｚ］、平滑コンデンサ１０４の容量Ｃ１０４＝１０００［μＦ］、１次側の消費電力２００［Ｗ］とする。また、計算の簡略化のため交流電源１０１から平滑コンデンサ１０４の損失がないものと仮定とする。例えばシミュレーションの一例によると、電圧Ｖｄｃのリプル電圧をＶｒｉｐとすると、Ｖｒｉｐ＝約１１Ｖとなる。一方、電圧Ｖｔｇｔは式（３）からＶｔｇｔ＝１４１Ｖである。このため、Ｖｍｏｎ２端子の電圧を検知するタイミングによっては、ＣＰＵ５００は、約１３０Ｖ（＝１４１Ｖ−１１Ｖ）と検知してしまう可能性がある。以降は特に記載がない限り、この条件で説明を行う。
［交流電圧Ｖａｃの検知］
交流電源１０１の交流電圧Ｖａｃを精度よく検知する構成について、図１（ａ）（ｂ）、図３を用いて説明する。１次巻線Ｎｐの巻数を１２０［Ｔ］、補助巻線Ｎｂ２の巻数を２［Ｔ］とする。検知したい交流電圧Ｖａｃの範囲を実効電圧値Ｖａｃ＿ｒｍｓ＝６０［Ｖ］〜１４０［Ｖ］とする。Ｖｍｏｎ２端子の電圧の取りうる範囲は、式（４）から、およそ１．４１［Ｖ］〜３．３０［Ｖ］となる。
交流電源１０１の交流電圧Ｖａｃを精度よく検知する構成について、図１（ａ）（ｂ）、図３を用いて説明する。１次巻線Ｎｐの巻数を１２０［Ｔ］、補助巻線Ｎｂ２の巻数を２［Ｔ］とする。検知したい交流電圧Ｖａｃの範囲を実効電圧値Ｖａｃ＿ｒｍｓ＝６０［Ｖ］〜１４０［Ｖ］とする。Ｖｍｏｎ２端子の電圧の取りうる範囲は、式（４）から、およそ１．４１［Ｖ］〜３．３０［Ｖ］となる。
ＤＣＤＣコンバータ１６５の出力電圧Ｖｏｕｔ２＝３．４４［Ｖ］、ＡＤ変換の範囲を０［Ｖ］〜Ｖｏｕｔ２［Ｖ］とすると、ＡＤ変換の範囲内にＶｍｏｎ２端子の電圧の取りうる値（１．４１Ｖ〜３．３Ｖ）が収まっている。また、電源装置１００の構成によってはＶｍｏｎ２端子の電圧を出力電圧Ｖｏｕｔ２の範囲内にできない場合もある。そのような場合は、適宜、電圧検知部２１０のコンデンサ２１２の電圧を抵抗分圧するなどして、Ｖｍｏｎ２端子の電圧が出力電圧Ｖｏｕｔ２の範囲内に収まるように変更すればよい。
（負荷電流が大きい場合の電圧検知）
負荷電流が大きい場合の交流電圧Ｖａｃの電圧検知方法を説明する。ＣＰＵ５００はＺｅｒｏｘ２端子の電圧の立ち上がりエッジを検知したタイミングＴ１から所定の時間が経過したタイミングＴ３（Ｖｄｃ＞Ｖａｃとなるタイミング）にてＶｍｏｎ２端子の電圧をＡＤ変換する、言い換えればＶｍｏｎ２電圧を検知する。これにより、ＣＰＵ５００は、およそ電圧Ｖｔｇｔとなっている電圧Ｖｄｃを検知することが可能となる。
負荷電流が大きい場合の交流電圧Ｖａｃの電圧検知方法を説明する。ＣＰＵ５００はＺｅｒｏｘ２端子の電圧の立ち上がりエッジを検知したタイミングＴ１から所定の時間が経過したタイミングＴ３（Ｖｄｃ＞Ｖａｃとなるタイミング）にてＶｍｏｎ２端子の電圧をＡＤ変換する、言い換えればＶｍｏｎ２電圧を検知する。これにより、ＣＰＵ５００は、およそ電圧Ｖｔｇｔとなっている電圧Ｖｄｃを検知することが可能となる。
タイミングＴ３は負荷電流や実効電圧値Ｖａｃ＿ｒｍｓによって多少異なるものの、ゼロクロスを基準として交流電圧Ｖａｃの位相９０°付近で読めば誤差はほとんどない。このような条件における電圧Ｖｄｃの検知誤差は２［Ｖ］程度である。また精度よく電圧を検知したい条件におけるタイミングＴ３を、電源装置１００の製造時に電源装置１００が備えるメモリ等の記憶手段にあらかじめ記憶しておき、記憶したタイミングを用いて検知するということも可能である。例えば、先の条件においてタイミングＴ３はおよそ位相１０３°のタイミングである。位相１０３°は、交流電圧の位相の中で、電圧Ｖｄｃ（第１の直流電圧）と電圧Ｖｔｇｔ（負荷１５８に電流が流れないときの電圧Ｖｄｃ）との差分が最も小さくなる位相である。ここで、回路インピーダンスによる電圧ドロップはほぼ無いものとして簡略化している。また負荷電流を予め定めて、電圧を検知する位相を決めてもよい。
このように、ＣＰＵ５００は、電圧Ｖｄｃと電圧Ｖｔｇｔとの差が小さくなっている所定の位相においてＶｍｏｎ２端子の電圧を検知する。ＣＰＵ５００は、検知したＶｍｏｎ２端子の電圧を用いて式（４）から電圧Ｖｄｃを求め、電圧Ｖｄｃを電圧Ｖｔｇｔに置き換えて式（３）から実効電圧値Ｖａｃ＿ｒｍｓを求める。言い換えれば、ＣＰＵ５００は、Ｖｍｏｎ２端子の電圧を検知する位相を所定の位相にするように補正を行っているともいえる。
［電圧検知部により検知した交流電圧の使用方法］
電圧検知部２１０を用いてＣＰＵ５００が検知した交流電圧Ｖａｃの使用方法としての一例を説明する。例えば上述した交流電圧Ｖａｃの検知方法によって過小電圧を検知した場合、ＣＰＵ５００は電源制御ＩＣ４００のスイッチング動作を停止させる。これにより、負荷電流が大きい状態が継続することによる、電源装置１００の素子（例えばＦＥＴ１０７）の熱破壊を防止する。停止の方法としては、例えば電源制御ＩＣ４００には保護機能（不図示）を備えている場合が多いので、ＣＰＵ５００は保護機能が働くような信号を送出する、又は強制的にＦＥＴ１０７をオフさせるなどの対応が考えられる。
電圧検知部２１０を用いてＣＰＵ５００が検知した交流電圧Ｖａｃの使用方法としての一例を説明する。例えば上述した交流電圧Ｖａｃの検知方法によって過小電圧を検知した場合、ＣＰＵ５００は電源制御ＩＣ４００のスイッチング動作を停止させる。これにより、負荷電流が大きい状態が継続することによる、電源装置１００の素子（例えばＦＥＴ１０７）の熱破壊を防止する。停止の方法としては、例えば電源制御ＩＣ４００には保護機能（不図示）を備えている場合が多いので、ＣＰＵ５００は保護機能が働くような信号を送出する、又は強制的にＦＥＴ１０７をオフさせるなどの対応が考えられる。
また、上述した交流電圧Ｖａｃの検知方法によって過大電圧を検知した場合、過小電圧の場合と同様に、ＣＰＵ５００は電源制御ＩＣ４００のスイッチング動作を停止させる。これにより電源装置１００の素子（例えばＦＥＴ１０７）が過電圧破壊することを防止する。検知した電圧の使用方法はあくまで一例であり、その使用方法を限定するものではない。
実施例１では２次側に備えたＣＰＵ５００によって交流電圧Ｖａｃを検知、ゼロクロスを検知する例を説明したものの、ＡＤ変換器を備えた電源制御ＩＣ４００や１次側に別途備えたＣＰＵで交流電圧Ｖａｃやゼロクロスを検知してもよい。１次側で交流電圧Ｖａｃを検知する場合は、電圧Ｖｄｃを抵抗で分圧しＡＤ変換する方法などが考えられる。
以上、説明したように実施例１によれば、電圧Ｖｄｃを検知することにより実効電圧値Ｖａｃ＿ｒｍｓを算出する電圧検知方法において、負荷電流が大きい場合にも精度よく実効電圧値Ｖａｃ＿ｒｍｓを算出することが可能となる。これは、交流電源１０１のゼロクロス検出から起算した所定のタイミングで電圧Ｖｄｃ（及びそれに相関のある情報）を検知することによって得られる。
以上、実施例１によれば、交流電源の電圧検知の精度を向上させることができる。
実施例２では実施例１に対して負荷を検知する手段を追加し、より高精度かつ即座に交流電源の交流電圧を検知する例について説明する。実施例２では、ＣＰＵ５００が、ゼロクロス回路３００及び後述する負荷検知部６０３の検知結果に基づいて、電圧検知部２１０により検知された交流電圧（実効電圧値Ｖａｃ＿ｒｍｓ）の値を補正する。実施例１と同じ構成については同一符号とし説明を省略する。
［電源装置］
図４に実施例２における電源装置１００の回路図を示す。実施例１からの変更点は負荷１５８の負荷電流を検知する電流検知手段である負荷検知部６０３が追加された点である。抵抗１１６は電源装置１００内のパターンやヒューズ１０２などのインピーダンス（抵抗成分）を表わし、抵抗１１７はパターンなどのインピーダンス（抵抗成分）を表わしており、等価回路として図４の回路図上に示している。交流電圧Ｖａｃ’は、交流電圧Ｖａｃが抵抗１１６によって電圧ドロップした後の電圧であり、ブリッジダイオード１０３の入力間電圧である。電圧Ｖｄｃ’は電圧Ｖｄｃが抵抗１１７によって電圧ドロップした後の電圧であり、抵抗１１７の後段と平滑コンデンサ１０４のマイナス端子との間の電圧である。
図４に実施例２における電源装置１００の回路図を示す。実施例１からの変更点は負荷１５８の負荷電流を検知する電流検知手段である負荷検知部６０３が追加された点である。抵抗１１６は電源装置１００内のパターンやヒューズ１０２などのインピーダンス（抵抗成分）を表わし、抵抗１１７はパターンなどのインピーダンス（抵抗成分）を表わしており、等価回路として図４の回路図上に示している。交流電圧Ｖａｃ’は、交流電圧Ｖａｃが抵抗１１６によって電圧ドロップした後の電圧であり、ブリッジダイオード１０３の入力間電圧である。電圧Ｖｄｃ’は電圧Ｖｄｃが抵抗１１７によって電圧ドロップした後の電圧であり、抵抗１１７の後段と平滑コンデンサ１０４のマイナス端子との間の電圧である。
［電圧波形］
図５（ｉ）は、図４の電源装置１００における交流電圧Ｖａｃ（一点鎖線）、交流電圧Ｖａｃ’（実線）、電圧Ｖｄｃ（太実線）、電圧Ｖｄｃ’（太一点鎖線）、電圧Ｖｔｇｔ（二点鎖線）の各波形の概要を表している。図５（ｉｉ）は、Ｚｅｒｏｘ２信号の波形を示している。抵抗１１６による電圧ドロップをΔＶ１（＝Ｖａｃ−Ｖａｃ’）、抵抗１１７による電圧ドロップをΔＶ２（Ｖｄｃ−Ｖｄｃ’）とする。交流電圧Ｖａｃ’の最大値と電圧Ｖｄｃの最大値との差分電圧をΔＶ３（＝Ｖａｃ’−Ｖｄｃ）とする。あるタイミングＴ５における電圧Ｖｄｃ’と電圧Ｖｄｃ’の最大値との差分電圧をΔＶ４（＝Ｖｄｃ’（最大値）−Ｖｄｃ’（タイミングＴ５））とする。各波形は、波形の大小関係を分かりやすくするように変更しており、実際の波形とは異なる。なお、ΔＶｄｃ’は、電圧Ｖｄｃ’の最大値（タイミングＴ３）と電圧Ｖｄｃ’の最小値（タイミングＴ２）との差を示す。
図５（ｉ）は、図４の電源装置１００における交流電圧Ｖａｃ（一点鎖線）、交流電圧Ｖａｃ’（実線）、電圧Ｖｄｃ（太実線）、電圧Ｖｄｃ’（太一点鎖線）、電圧Ｖｔｇｔ（二点鎖線）の各波形の概要を表している。図５（ｉｉ）は、Ｚｅｒｏｘ２信号の波形を示している。抵抗１１６による電圧ドロップをΔＶ１（＝Ｖａｃ−Ｖａｃ’）、抵抗１１７による電圧ドロップをΔＶ２（Ｖｄｃ−Ｖｄｃ’）とする。交流電圧Ｖａｃ’の最大値と電圧Ｖｄｃの最大値との差分電圧をΔＶ３（＝Ｖａｃ’−Ｖｄｃ）とする。あるタイミングＴ５における電圧Ｖｄｃ’と電圧Ｖｄｃ’の最大値との差分電圧をΔＶ４（＝Ｖｄｃ’（最大値）−Ｖｄｃ’（タイミングＴ５））とする。各波形は、波形の大小関係を分かりやすくするように変更しており、実際の波形とは異なる。なお、ΔＶｄｃ’は、電圧Ｖｄｃ’の最大値（タイミングＴ３）と電圧Ｖｄｃ’の最小値（タイミングＴ２）との差を示す。
電圧Ｖｄｃ’の相似波形がＶｍｏｎ２端子の電圧に表れるため、実施例１における式（４）は実施例２では以下の式（５）のように表すことができる。
ＣＰＵ５００は検知したＶｍｏｎ２端子の電圧を用いて式（５）から電圧Ｖｄｃ’を検知することが可能となる。しかし、実施例１で述べたように、式（３）から実効電圧値Ｖａｃ＿ｒｍｓを精度良く検知しようとした場合、電圧Ｖｄｃ’のピーク部と電圧Ｖｔｇｔとの差は誤差となる。ここで電圧Ｖｄｃ’のピーク部と電圧Ｖｔｇｔとの間にはおよそ以下の式（６）の関係が成り立つ。
言い換えれば、電圧Ｖｔｇｔは、補正値「ΔＶ１＋ΔＶ２＋ΔＶ３＋ΔＶ４」により電圧Ｖｄｃ’を補正したものである。よって、この補正値である差分電圧ΔＶ１、ΔＶ２、ΔＶ３、ΔＶ４を算出することにより、ＣＰＵ５００は補正後の電圧Ｖｔｇｔを用いて式（３）から精度よく実効電圧値Ｖａｃ＿ｒｍｓを検知することが可能となる。
ここで抵抗１１６の抵抗値Ｒ１１６＝０．２［Ω］、抵抗１１７の抵抗値Ｒ１１７＝０．１［Ω］、抵抗１１６に流れる電流ピークを９［Ａ］、抵抗１１７に流れる平均電流を１．４［Ａ］とする。抵抗１１６での電圧降下に相当する差分電圧ΔＶ１は最大０．２［Ω］×９［Ａ］＝１．８［Ｖ］、抵抗１１７での電圧降下に相当する差分電圧ΔＶ２は最大０．１［Ω］×１．４［Ａ］＝０．１４［Ｖ］となる。差分電圧ΔＶ１は交流電源１０１の位相によって抵抗１１６での電圧ドロップが異なり、電流Ｉ（Ｖｄｃ）のピーク時に最大となる。差分電圧ΔＶ２は抵抗１１７に平均的に電流が流れるので、平均電流での電圧ドロップが誤差となる。
また負荷電流が大きい場合は、図５におけるタイミングＴ３（Ｖｄｃ＞Ｖａｃ）が位相９０°よりも大きくなるため、交流電圧Ｖａｃのピーク電圧から下がったタイミングで平滑コンデンサ１０４の放電が始まる。よってタイミングＴ３で検知した電圧Ｖｄｃ’と電圧Ｖｔｇｔとの間に誤差が生じる。交流電圧Ｖａｃの実効電圧値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］、平滑コンデンサ１０４の容量Ｃ１０４＝１０００［μＦ］、交流電源１０１の周波数５０［Ｈｚ］、１次側の消費電力２００［Ｗ］、の条件でシミュレーションする。そうすると、タイミングＴ３は約１０８°の位相タイミングとなり、差分電圧ΔＶ３＝約７［Ｖ］という結果を得る。差分電圧ΔＶ４は位相θによって異なるものの、シミュレーションなどで求めることが可能である。
［負荷電流の検知］
負荷電流を検知する構成について説明する。負荷検知部６０３は電流検出抵抗６０２を有し、負荷検知部６０３の電圧はＣＰＵ５００のＣＳ２端子に入力される。ＣＰＵ５００はＣＳ２端子の電圧をＡＤ変換することで負荷電流を検知する。例えば、抵抗６０２の抵抗値Ｒｃｓ２を０．１［Ω］、負荷１５８の消費電流を７［Ａ］（ＤＣＤＣコンバータ１６５及びＣＰＵ５００の消費電流を含む）とする。そうすると、抵抗６０２の両端に発生する電圧は０．１［Ω］×７［Ａ］＝０．７［Ｖ］となる。このとき、２次側の消費電力は、出力電圧Ｖｏｕｔを２４Ｖとすると、２４［Ｖ］×７［Ａ］＝１６８［Ｗ］である。
負荷電流を検知する構成について説明する。負荷検知部６０３は電流検出抵抗６０２を有し、負荷検知部６０３の電圧はＣＰＵ５００のＣＳ２端子に入力される。ＣＰＵ５００はＣＳ２端子の電圧をＡＤ変換することで負荷電流を検知する。例えば、抵抗６０２の抵抗値Ｒｃｓ２を０．１［Ω］、負荷１５８の消費電流を７［Ａ］（ＤＣＤＣコンバータ１６５及びＣＰＵ５００の消費電流を含む）とする。そうすると、抵抗６０２の両端に発生する電圧は０．１［Ω］×７［Ａ］＝０．７［Ｖ］となる。このとき、２次側の消費電力は、出力電圧Ｖｏｕｔを２４Ｖとすると、２４［Ｖ］×７［Ａ］＝１６８［Ｗ］である。
一方、２次側の消費電力Ｐ２（１６８Ｗ）とすると、１次側での消費電力Ｐ１は電源効率をη［％］とすると、以下の式（７）で表される。
［交流電圧Ｖａｃの補正］
ＣＰＵ５００が負荷検知部６０３により負荷電流を検知することで、交流電源１０１の交流電圧Ｖａｃを補正する構成について説明する。条件は、実効電圧値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］、平滑コンデンサ１０４の容量Ｃ１０４＝１０００［μＦ］、Ｒ１１６＝０．２［Ω］、Ｒ１１７＝０．１［Ω］とする。これらの条件が固定であれば、１次側の消費電力Ｐ１毎に最適な電圧補正値（ΔＶ１＋ΔＶ２＋ΔＶ３＋ΔＶ４）は一意に決めることができる。
ＣＰＵ５００が負荷検知部６０３により負荷電流を検知することで、交流電源１０１の交流電圧Ｖａｃを補正する構成について説明する。条件は、実効電圧値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］、平滑コンデンサ１０４の容量Ｃ１０４＝１０００［μＦ］、Ｒ１１６＝０．２［Ω］、Ｒ１１７＝０．１［Ω］とする。これらの条件が固定であれば、１次側の消費電力Ｐ１毎に最適な電圧補正値（ΔＶ１＋ΔＶ２＋ΔＶ３＋ΔＶ４）は一意に決めることができる。
電流Ｉ（Ｖｄｃ）のピーク値をＩｐｋ（Ｖｄｃ）とすると、差分電圧ΔＶ１は、以下の式（８）で表される。
電流Ｉ（Ｖｄｃ）の平均電流をＩａｖｅ（Ｖｄｃ）とすると、差分電圧ΔＶ２は、以下の式（９）で表される。
平均電流Ｉａｖｅ（Ｖｄｃ）は１次側の消費電力Ｐ１を電圧Ｖｄｃで除して（Ｐ１／Ｖｄｃ）算出することができるため、式（９）は以下の式（１０）で表すことができる。
また、ピーク値Ｉｐｋ（Ｖｄｃ）は平均電流Ｉａｖｅ（Ｖｄｃ）の所定倍ｋの値として算出することができる（Ｉｐｋ（Ｖｄｃ）＝ｋ×Ｉａｖｅ（Ｖｄｃ））。ここで、所定倍ｋは、電源装置１００の構成部品によって決定される定数であり、実施例２の電源装置１００では、例えば所定倍ｋを７とする（ｋ＝７）。電圧Ｖｄｃ’が最大値となる交流電源１０１の位相（図５のタイミングＴ３）を位相θ１とすると、差分電圧ΔＶ３は、以下の式（１１）で表すことができる。
しかし、電圧Ｖｔｇｔは検知できないため、検知可能な電圧Ｖｄｃ’を用いて、以下の式（１２）のように近似する。具体的には、式（１１）の右辺の「（Ｖｔｇｔ−ΔＶ１）」を「（Ｖｄｃ’＋ΔＶ１＋ΔＶ２）」に置き換える。
この近似により、式（８）の差分電圧ΔＶ１、式（９）の差分電圧ΔＶ２と位相θ１とから差分電圧ΔＶ３を算出することができる。
電圧Ｖｄｃ’が最小値となる交流電源１０１の位相（図５のタイミングＴ２）を位相θ２、電圧Ｖｄｃ’を検知した位相をθ（θ１からθ２の間（θ１≦θ≦θ２））とし、計算の簡略化のため電圧Ｖｄｃは線形に増加減少するとする。そうすると、差分電圧ΔＶ４は、以下の式（１３）で表すことができる。
ＣＰＵ５００は、位相θ１及び位相θ２から、電圧Ｖｄｃ’を検知した位相θにおける差分電圧ΔＶ４を算出することができる。
これらの条件における、２次側の消費電力Ｐ２［Ｗ］、電源効率η［％］、及び式（７）から算出した１次側の消費電力Ｐ１の対応表を表１に表わす。ここで電源効率ηの個体差はほぼないものと仮定する。また、表１のデータは、電源装置１００が備えるメモリ等の記憶手段（不図示）に記憶されているものとする。
表１は１列目に２次側の消費電力Ｐ２［Ｗ］、２列目に電源効率η［％］、３列目に１次側の消費電力Ｐ１［Ｗ］をそれぞれ示す。例えば、２次側の消費電力Ｐ２が１６８Ｗ、電源効率ηが８４％のとき、式（７）から１次側の消費電力Ｐ１は２００Ｗと算出される。
表２は１次側の消費電力Ｐ１及び実効電圧値Ｖａｃ＿ｒｍｓと、電圧Ｖｄｃ’が最大値になる位相θ１［°］との関係を示す表である。１次側の消費電力Ｐ１は表１に示した値である。
例えば、１次側の消費電力Ｐ１が２００Ｗで、実効電圧値Ｖａｃ＿ｒｍｓ［Ｖ］が１１０Ｖとなる、電圧Ｖｄｃ’が最大値になる位相θ１（タイミングＴ３）は１０７．５°となる。
表３は１次側の消費電力Ｐ１及び実効電圧値Ｖａｃ＿ｒｍｓと、電圧Ｖｄｃ’が最小値になる位相θ２［°］との関係を示す表である。１次側の消費電力Ｐ１は表１に示した値である。
例えば、１次側の消費電力Ｐ１が２００Ｗで、実効電圧値Ｖａｃ＿ｒｍｓ［Ｖ］が１１０Ｖとなる、電圧Ｖｄｃ’が最小値になる位相θ２（タイミングＴ２）は６５．０°となる。ＣＰＵ５００は、表２、表３に基づいて補正値を算出する。このように、ＣＰＵ５００は、ゼロクロス回路３００及び負荷検知部６０３の検知結果に基づいて、電圧検知部２１０により検知された交流電圧の値を補正するための補正値を求め、検知された交流電圧を補正値により補正する。
［実効電圧値の算出処理］
一例として、実効電圧値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］、平滑コンデンサ１０４の容量Ｃ１０４＝１０００［μＦ］、交流電源１０１の周波数５０［Ｈｚ］、２次側の消費電流７［Ａ］の条件とする。この条件下において、ＣＰＵ５００が実効電圧値Ｖａｃ＿ｒｍｓを算出する方法を図６のフローチャートを用いて説明する。
一例として、実効電圧値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］、平滑コンデンサ１０４の容量Ｃ１０４＝１０００［μＦ］、交流電源１０１の周波数５０［Ｈｚ］、２次側の消費電流７［Ａ］の条件とする。この条件下において、ＣＰＵ５００が実効電圧値Ｖａｃ＿ｒｍｓを算出する方法を図６のフローチャートを用いて説明する。
ステップ（以下、Ｓとする）１０１でＣＰＵ５００は、ゼロクロス回路３００によりＺｅｒｏｘ２端子に入力される電圧に基づいてゼロクロスの検知を開始する。なお、この状態において、既に交流電源１０１の交流電圧Ｖａｃが印加され、電源装置１００は出力電圧Ｖｏｕｔを出力し、ＤＣＤＣコンバータ１６５は出力電圧Ｖｏｕｔ２を出力している。
Ｓ１０２でＣＰＵ５００は、例えばＺｅｒｏｘ２端子の電圧の立ち上がりを基準として位相θが９０°になったか否かを判断する。Ｓ１０２でＣＰＵ５００は、位相θが９０°になっていないと判断した場合、処理をＳ１０２に戻す。Ｓ１０２でＣＰＵ５００は、位相θが９０°になったと判断した場合、処理をＳ１０３に進める。Ｓ１０３でＣＰＵ５００は、位相θが９０°になったタイミングで、電圧検知部２１０の検知結果であるＶｍｏｎ２端子の電圧及び負荷検知部６０３の検知結果であるＣＳ２端子の電圧を検知する。例えば、ＣＰＵ５００は、Ｖｍｏｎ２端子の電圧をＶｍｏｎ２＝２．１８［Ｖ］と検知し、ＣＳ２端子の電圧に基づき負荷電流７［Ａ］を検知する。ＣＰＵ５００はＺｅｒｏｘ２端子の立ち上がり立ち下がり共に検知するものとすると、全波整流を例にしているため、Ｚｅｒｏｘ２端子の立ち上がり立ち下がりを区別する必要はない。
Ｓ１０４でＣＰＵ５００は、Ｓ１０３で検知したＶｍｏｎ２端子の電圧を用いて式（５）から電圧Ｖｄｃ’を求める。例えば、ＣＰＵ５００は、電圧Ｖｄｃ’＝１３０．８［Ｖ］を算出する。また、ＣＰＵ５００は、Ｓ１０３で検知した負荷電流及び出力電圧Ｖｏｕｔを用いて式（７）及び表１から１次側の消費電力Ｐ１を求める。例えば、ＣＰＵ５００は、負荷電流７［Ａ］、出力電圧Ｖｏｕｔ＝２４Ｖのとき、２次側の消費電力Ｐ２を１６８Ｗと求め、式（７）又は表１から１次側の消費電力Ｐ１＝２００［Ｗ］を算出する。なお、表１にない条件は別途定めればよい。
Ｓ１０５でＣＰＵ５００は、式（８）から補正値である差分電圧ΔＶ１を求め、式（９）から補正値である差分電圧ΔＶ２を求める。例えば、ＣＰＵ５００は、式（８）と表１から差分電圧ΔＶ１＝２．１［Ｖ］、式（９）と表１から差分電圧ΔＶ２＝０．１５［Ｖ］を算出する。Ｓ１０６でＣＰＵ５００は、Ｓ１０４で求めた電圧Ｖｄｃ’と表２から求めた位相θ１とＳ１０５で求めた差分電圧ΔＶ１、ΔＶ２とを用いて式（１２）から差分電圧ΔＶ３を求める。例えば、ＣＰＵ５００は差分電圧ΔＶ３＝６．５［Ｖ］を算出する。Ｓ１０７でＣＰＵ５００は、Ｓ１０４で求めた電圧Ｖｄｃ’と表２から求めた位相θ１と表３から求めた位相θ２とを用いて式（１３）から差分電圧ΔＶ４を求める。例えば、ＣＰＵ５００は差分電圧ΔＶ４＝４．２［Ｖ］を算出する。
Ｓ１０８でＣＰＵ５００は、Ｓ１０４で求めた電圧Ｖｄｃ’、Ｓ１０５で求めた差分電圧ΔＶ１、ΔＶ２、Ｓ１０６で求めた差分電圧ΔＶ３、Ｓ１０７で求めた差分電圧ΔＶ４を用いて式（６）から電圧Ｖｔｇｔを求める。例えば、ＣＰＵ５００は電圧Ｖｔｇｔ＝１４３．８［Ｖ］を算出する。Ｓ１０９でＣＰＵ５００は、Ｓ１０８で求めた電圧Ｖｔｇｔを用いて式（３）から実効電圧値Ｖａｃ＿ｒｍｓを求め、処理を終了する。例えばＣＰＵ５００は実効電圧値Ｖａｃ＿ｒｍｓ＝１０１．７［Ｖ］を算出する。
なお、Ｓ１０３の処理においてＣＰＵ５００が交流電源１０１の位相９０°のタイミングでＶｍｏｎ２端子の電圧を検知しているのは、次の理由による。すなわち、負荷電流や交流電源１０１の交流電圧Ｖａｃによって、電圧Ｖｄｃが最大値となる位相θが異なるためである。最初の電圧検知はおよそ最大値となる９０°で検知する。２回目以降の電圧検知は、Ｓ１０８で算出した交流電源１０１の交流電圧Ｖａｃと負荷電流によってタイミング（又は位相）を決めればよい。
また実施例２では交流電源１０１の交流電圧Ｖａｃや周波数によって表１の値は異なる。このとき、交流電圧Ｖａｃや周波数毎に表１の値を設けてもよい。また、負荷の軽い状態で検知した交流電源１０１の交流電圧Ｖａｃを初期値として、表１の値を計算してもよい。
実施例２では位相９０°のタイミングでＳ１０３でＶｍｏｎ２端子の電圧を検知する例を説明したものの、ＣＰＵ５００は任意の位相でＶｍｏｎ２端子の電圧を検知してもよい。その際は、検知したときの位相によって、表２及び表３を用いて差分電圧ΔＶ４を補正すればよい。
以上、説明したように実施例２によれば、負荷電流に応じた最適なタイミングで電圧Ｖｄｃ（及び電圧Ｖｄｃに相関のある情報）を検知し、負荷電流による電圧検知誤差を補正する。これにより、さらに精度よく実効電圧値Ｖａｃ＿ｒｍｓを算出することが可能となる。
以上、実施例２によれば、交流電源の電圧検知の精度を向上させることができる。
［電源装置］
実施例３では、１次側で電圧検知、ゼロクロス検知及び負荷検知を行い、交流電圧を検知する構成について説明する。すなわち、電源制御ＩＣ４００が、ゼロクロス回路３００による検知結果に基づいて、電圧検知部２００により検知した交流電圧を補正する。実施例１及び実施例２と同じ構成については同一符号とし説明を省略する。図７は実施例３における電源装置１００を表す回路図である。実施例２との回路構成の違いを説明する。主な違いは以下である。
・電圧検知が１次側（電圧検知部２００）に備えられている。
・負荷検知が１次側（負荷検知部としても機能する電流検出部６００）に備えられている。
・ゼロクロス検知が１次側（Ｚｅｒｏｘ１）に備えられている。
・Ｖｍｏｎ２端子には１次側からフォトカプラ１１３を介して電圧情報が入力される。
実施例３では、１次側で電圧検知、ゼロクロス検知及び負荷検知を行い、交流電圧を検知する構成について説明する。すなわち、電源制御ＩＣ４００が、ゼロクロス回路３００による検知結果に基づいて、電圧検知部２００により検知した交流電圧を補正する。実施例１及び実施例２と同じ構成については同一符号とし説明を省略する。図７は実施例３における電源装置１００を表す回路図である。実施例２との回路構成の違いを説明する。主な違いは以下である。
・電圧検知が１次側（電圧検知部２００）に備えられている。
・負荷検知が１次側（負荷検知部としても機能する電流検出部６００）に備えられている。
・ゼロクロス検知が１次側（Ｚｅｒｏｘ１）に備えられている。
・Ｖｍｏｎ２端子には１次側からフォトカプラ１１３を介して電圧情報が入力される。
電源制御ＩＣ４００には、Ｖｍｏｎ１端子、Ｚｅｒｏｘ１端子、ＣＳ＿ａｖｅ端子とＶａｃｖ端子が追加されている。各端子の機能は以下のとおりである。Ｖｍｏｎ１端子は電圧Ｖｄｃの相似電圧を検出する端子（ＡＤポート）である。ＣＳ＿ａｖｅ端子は１次側の平均の負荷電流を検出する端子（ＡＤポート）である。Ｚｅｒｏｘ１端子は交流電圧Ｖａｃのゼロクロスを検出する端子である。Ｖａｃｖ端子は交流電圧Ｖａｃの電圧情報をＣＰＵ５００に伝達するため、任意のＰＷＭ信号を出力する端子である。
（電圧検知部）
電圧検知部２００は電圧Ｖｄｃ’を検知するための回路ブロックである。１次側の補助巻線Ｎｂ１に誘起される電圧をダイオード２０１とコンデンサ２０２で整流平滑し、略直流化する。略直流化された電圧は抵抗２０３及び抵抗２０４で分圧され、電源制御ＩＣ４００のＶｍｏｎ１端子へ入力される。電源制御ＩＣ４００はＶｍｏｎ１端子の電圧をＡＤ変換し、電圧Ｖｄｃ’を推測する。抵抗２０３及び抵抗２０４の抵抗値をそれぞれＲ２０３、Ｒ２０４、１次側の補助巻線Ｎｂ１の巻数をＮｂ１とすると、Ｖｍｏｎ１端子の電圧Ｖｍｏｎ１は以下の式（１４）により表される。
電圧検知部２００は電圧Ｖｄｃ’を検知するための回路ブロックである。１次側の補助巻線Ｎｂ１に誘起される電圧をダイオード２０１とコンデンサ２０２で整流平滑し、略直流化する。略直流化された電圧は抵抗２０３及び抵抗２０４で分圧され、電源制御ＩＣ４００のＶｍｏｎ１端子へ入力される。電源制御ＩＣ４００はＶｍｏｎ１端子の電圧をＡＤ変換し、電圧Ｖｄｃ’を推測する。抵抗２０３及び抵抗２０４の抵抗値をそれぞれＲ２０３、Ｒ２０４、１次側の補助巻線Ｎｂ１の巻数をＮｂ１とすると、Ｖｍｏｎ１端子の電圧Ｖｍｏｎ１は以下の式（１４）により表される。
ここで、電源制御ＩＣ４００のＡＤ変換の電圧範囲を０［Ｖ］〜３．３［Ｖ］、Ｎｐ：３６［Ｔ］、Ｎｂ１：６［Ｔ］、Ｒ２０３＝１００［ｋΩ］、Ｒ２０４＝５．６［ｋΩ］、とする。そうすると、電圧Ｖｄｃ’の取りうる最大値を２５０［Ｖ］としたとき、式（１４）から電圧Ｖｍｏｎ１＝２．２１［Ｖ］となり、電源制御ＩＣ４００のＡＤ変換の電圧範囲に収まる。
（負荷検知部）
負荷検知部としても機能する電流検出部６００（以下、負荷検知部６００ともいう）は１次側の負荷電流を検知するためのブロックである。ＦＥＴ１０７が導通状態の間には電流検出抵抗６０１に電流が流れる。このときに発生した電圧は抵抗６０４とコンデンサ６０５で略直流化され、電源制御ＩＣ４００のＣＳ＿ａｖｅ端子へ入力される。電源制御ＩＣ４００はＣＳ＿ａｖｅ端子の電圧をＡＤ変換し、１次側の負荷電流Ｉ（Ｖｄｃ）の平均電流を検知する。これは式（９）のＩａｖｅ（Ｖｄｃ）に相当する。
負荷検知部としても機能する電流検出部６００（以下、負荷検知部６００ともいう）は１次側の負荷電流を検知するためのブロックである。ＦＥＴ１０７が導通状態の間には電流検出抵抗６０１に電流が流れる。このときに発生した電圧は抵抗６０４とコンデンサ６０５で略直流化され、電源制御ＩＣ４００のＣＳ＿ａｖｅ端子へ入力される。電源制御ＩＣ４００はＣＳ＿ａｖｅ端子の電圧をＡＤ変換し、１次側の負荷電流Ｉ（Ｖｄｃ）の平均電流を検知する。これは式（９）のＩａｖｅ（Ｖｄｃ）に相当する。
（ゼロクロス検知）
Ｚｅｒｏｘ１端子はゼロクロス回路３００が検知したゼロクロス情報を入力する端子である。電源制御ＩＣ４００は、ゼロクロス情報である信号の立ち上がりと立ち下がりを検知することで、交流電圧Ｖａｃのゼロクロスを検知することが可能である。
Ｚｅｒｏｘ１端子はゼロクロス回路３００が検知したゼロクロス情報を入力する端子である。電源制御ＩＣ４００は、ゼロクロス情報である信号の立ち上がりと立ち下がりを検知することで、交流電圧Ｖａｃのゼロクロスを検知することが可能である。
（実効電圧値の算出）
実効電圧値Ｖａｃ＿ｒｍｓを算出する方法は概ね実施例２と同じである。実施例２では式（７）で電源効率ηを用いて２次側の消費電力Ｐ２を１次側の消費電力Ｐ１に変換している。一方、実施例３では、負荷検知部６００が１次側にあり、１次側の消費電力Ｐ１を算出できるため、式（７）の計算は必要ない。補正値による補正を行う式（６）に基づき、実効電圧値Ｖａｃ＿ｒｍｓを算出する点は実施例２と同じである。このように、電源制御ＩＣ４００は、ゼロクロス回路３００及び負荷検知部６００の検知結果に基づいて、電圧検知部２００により検知された交流電圧の値を補正するための補正値を求め、検知された交流電圧を補正値により補正する。
実効電圧値Ｖａｃ＿ｒｍｓを算出する方法は概ね実施例２と同じである。実施例２では式（７）で電源効率ηを用いて２次側の消費電力Ｐ２を１次側の消費電力Ｐ１に変換している。一方、実施例３では、負荷検知部６００が１次側にあり、１次側の消費電力Ｐ１を算出できるため、式（７）の計算は必要ない。補正値による補正を行う式（６）に基づき、実効電圧値Ｖａｃ＿ｒｍｓを算出する点は実施例２と同じである。このように、電源制御ＩＣ４００は、ゼロクロス回路３００及び負荷検知部６００の検知結果に基づいて、電圧検知部２００により検知された交流電圧の値を補正するための補正値を求め、検知された交流電圧を補正値により補正する。
［実効電圧値の算出処理］
一例として、実効電圧値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］、平滑コンデンサ１０４の容量Ｃ１０４＝１０００［μＦ］、Ｒ１１６＝０．２［Ω］、Ｒ１１７＝０．１［Ω］、１次側の消費電力Ｐ１を２００［Ｗ］とする。これらの条件において、図８のフローチャートを用いて実効電圧値Ｖａｃ＿ｒｍｓを算出する方法を記載する。なお、図８のＳ２０１、Ｓ２０２は図６のＳ１０１、Ｓ１０２の処理と同様の処理であり、説明を省略する。なお、Ｓ２０１、Ｓ２０２の処理は電源制御ＩＣ４００がＺｅｒｏｘ１端子の電圧に基づき検知する。
一例として、実効電圧値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］、平滑コンデンサ１０４の容量Ｃ１０４＝１０００［μＦ］、Ｒ１１６＝０．２［Ω］、Ｒ１１７＝０．１［Ω］、１次側の消費電力Ｐ１を２００［Ｗ］とする。これらの条件において、図８のフローチャートを用いて実効電圧値Ｖａｃ＿ｒｍｓを算出する方法を記載する。なお、図８のＳ２０１、Ｓ２０２は図６のＳ１０１、Ｓ１０２の処理と同様の処理であり、説明を省略する。なお、Ｓ２０１、Ｓ２０２の処理は電源制御ＩＣ４００がＺｅｒｏｘ１端子の電圧に基づき検知する。
Ｓ２０３で電源制御ＩＣ４００は、Ｖｍｏｎ１端子の電圧、及び負荷検知部６００からのＣＳ＿ａｖｅ端子の電圧を検知する。電源制御ＩＣ４００は、ＣＳ＿ａｖｅ端子の電圧に基づいてＩａｖｅ（Ｖｄｃ）を検知する。例えば、電源制御ＩＣ４００は、Ｖｍｏｎ１＝１．１４［Ｖ］、Ｉａｖｅ（Ｖｄｃ）＝１．４［Ａ］を検知する。
Ｓ２０４で電源制御ＩＣ４００は、Ｓ２０３で検知したＶｍｏｎ１端子の電圧を用いて式（１４）から電圧Ｖｄｃ’を求める。例えば、電源制御ＩＣ４００は、電圧Ｖｄｃ’＝１２８．３［Ｖ］を算出する。なお、Ｓ２０５〜Ｓ２０９の処理は、図６のＳ１０５〜Ｓ１０９の処理と同様であり説明を省略する。なお、Ｓ２０５〜Ｓ２０９の処理の主体は電源制御ＩＣ４００である。また、例えば、電源制御ＩＣ４００は、Ｓ２０５で差分電圧ΔＶ１＝２．１［Ｖ］、差分電圧ΔＶ２＝０．１５［Ｖ］を算出する。電源制御ＩＣ４００は、Ｓ２０６で差分電圧ΔＶ３＝６．５［Ｖ］、Ｓ２０７で差分電圧ΔＶ４＝４．２［Ｖ］を求める。電源制御ＩＣ４００は、Ｓ２０８で電圧Ｖｔｇｔ＝１４１．２［Ｖ］、Ｓ２０９で実効電圧値Ｖａｃ＿ｒｍｓ＝９９．８［Ｖ］を算出する。
［電源制御ＩＣからＣＰＵへの情報伝達］
図８の処理で電源制御ＩＣ４００が求めた結果（実効電圧値Ｖａｃ＿ｒｍｓ）をＣＰＵ５００に伝達する構成について図７も用いて説明する。電源制御ＩＣ４００は実効電圧値Ｖａｃ＿ｒｍｓを求め、求めた実効電圧値Ｖａｃ＿ｒｍｓを例えばＰＷＭ信号として、Ｖａｃｖ端子からＣＰＵ５００に出力する。Ｖａｃｖ端子からハイレベル（ここでは３．３Ｖ）の電圧が出力されると、抵抗１１２を介してフォトカプラ１１３のフォトダイオード１１３ｄに電流が流れる。２次側ではフォトカプラ１１３のフォトトランジスタ１１３ｔがオンし抵抗１６１を介してコンデンサ１６０に出力電圧Ｖｏｕｔ２が充電される。
図８の処理で電源制御ＩＣ４００が求めた結果（実効電圧値Ｖａｃ＿ｒｍｓ）をＣＰＵ５００に伝達する構成について図７も用いて説明する。電源制御ＩＣ４００は実効電圧値Ｖａｃ＿ｒｍｓを求め、求めた実効電圧値Ｖａｃ＿ｒｍｓを例えばＰＷＭ信号として、Ｖａｃｖ端子からＣＰＵ５００に出力する。Ｖａｃｖ端子からハイレベル（ここでは３．３Ｖ）の電圧が出力されると、抵抗１１２を介してフォトカプラ１１３のフォトダイオード１１３ｄに電流が流れる。２次側ではフォトカプラ１１３のフォトトランジスタ１１３ｔがオンし抵抗１６１を介してコンデンサ１６０に出力電圧Ｖｏｕｔ２が充電される。
一方、Ｖａｃｖ端子からローレベル（ここでは０．１Ｖ）の電圧が出力されると、フォトカプラ１１３のフォトダイオード１１３ｄが非導通となる。コンデンサ１６０に充電された電力は抵抗１６１及び抵抗１５９を介して消費される。よってコンデンサ１６０は、電源制御ＩＣ４００のＶａｃｖ端子の電圧のレベルに応じて充放電を繰り返し、Ｖｍｏｎ２端子の電圧はＰＷＭ信号のデューティに応じた電圧値で安定する。ＣＰＵ５００はＶｍｏｎ２端子の電圧をＡＤ変換し、電圧情報として読み取る。Ｖａｃｖ端子の電圧のオンデューティが長いほど、Ｖｍｏｎ２端子の充電時間が長くなるため、Ｖｍｏｎ２端子の電圧は大きくなる。
例えば、抵抗１１２を１５０［Ω］、抵抗１５９を４７０［Ω］、抵抗１６１を１０［ｋΩ］、コンデンサ１６０を１［ｕＦ］、Ｖａｃｖ端子から出力されるＰＷＭ信号の周波数を５［ｋＨｚ］の条件でシミュレーションする。そうすると、約５０ｍｓｅｃ（ミリ秒）でＶｍｏｎ２端子の電圧は安定する。また使用するＶａｃｖ端子から出力されるＰＷＭ信号のオンデューティを２０％〜８０％とすると、Ｖｍｏｎ２端子の電圧は０．７５［Ｖ］から２．５［Ｖ］となる。検知したい交流電圧Ｖａｃの範囲を実効電圧値Ｖａｃ＿ｒｍｓ＝６０〜１５０［Ｖ］として、Ｖｍｏｎ２端子の電圧が０．７５［Ｖ］であれば、ＣＰＵ５００は実効電圧値Ｖａｃ＿ｒｍｓをＶａｃ＿ｒｍｓ＝６０Ｖと認識するようにプログラムすればよい。また、検知したい交流電圧Ｖａｃの範囲を実効電圧値Ｖａｃ＿ｒｍｓ＝６０〜１５０［Ｖ］として、Ｖｍｏｎ２端子の電圧が２．５［Ｖ］であれば、ＣＰＵ５００は実効電圧値Ｖａｃ＿ｒｍｓをＶａｃ＿ｒｍｓ＝１５０Ｖと認識するようにプログラムすればよい。Ｖｍｏｎ２端子の電圧が０．７５Ｖと２．５Ｖとの間の値をとる場合には、線形補間すればよい。
以上、説明したように実施例３によれば、１次側の消費電力Ｐ１を検知するため、電源効率ηを考慮して２次側の消費電力Ｐ２から１次側の消費電力Ｐ１に換算した分の誤差が少なくなり、交流電圧Ｖａｃの検知精度を向上させることができる。以上、実施例３によれば、交流電源の電圧検知の精度を向上させることができる。
［電源装置］
実施例４では、２次側でゼロクロス検知を行う構成について説明する。図９は実施例４における電源装置１００を表す回路図である。実施例３との回路構成の違いを説明する。実施例４では、図１と同様に、ゼロクロス回路３００の出力は、フォトカプラ１１５を介してＣＰＵ５００のＺｅｒｏｘ２端子に入力される。実施例４では、電源制御ＩＣ４００が電圧検知部２００により検知した電圧（Ｖｍｏｎ１端子）に対して負荷に応じた補正を行い、Ｖａｃｖ端子からＰＷＭ信号を出力する。ＣＰＵ５００は、Ｚｅｒｏｘ２端子に入力される電圧の立ち上がりエッジ又は立ち下がりエッジから所定時間が経過すると、Ｖｍｏｎ２端子の電圧のモニタを開始する（図５参照）。電圧検知部２００は実施例３と同様の構成であり説明を省略する。電流検出部６００は、実施例１と同様の構成であり説明を省略する。
実施例４では、２次側でゼロクロス検知を行う構成について説明する。図９は実施例４における電源装置１００を表す回路図である。実施例３との回路構成の違いを説明する。実施例４では、図１と同様に、ゼロクロス回路３００の出力は、フォトカプラ１１５を介してＣＰＵ５００のＺｅｒｏｘ２端子に入力される。実施例４では、電源制御ＩＣ４００が電圧検知部２００により検知した電圧（Ｖｍｏｎ１端子）に対して負荷に応じた補正を行い、Ｖａｃｖ端子からＰＷＭ信号を出力する。ＣＰＵ５００は、Ｚｅｒｏｘ２端子に入力される電圧の立ち上がりエッジ又は立ち下がりエッジから所定時間が経過すると、Ｖｍｏｎ２端子の電圧のモニタを開始する（図５参照）。電圧検知部２００は実施例３と同様の構成であり説明を省略する。電流検出部６００は、実施例１と同様の構成であり説明を省略する。
ここで、実施例４では、ＣＰＵ５００は負荷電流（消費電力）を検出する機能を有しない。このため、ＣＰＵ５００がＶｍｏｎ２端子の電圧のモニタを開始するまでの所定時間は固定値となる。固定値は、例えばＣＰＵ５００が有するメモリ（不図示）等に予め記憶されている。実施例４では、ＣＰＵ５００がＶｍｏｎ２端子の電圧を読み取る際の負荷が既知で安定しているため、所定時間が固定値となっていてもよい。これにより、実施例４でも、電圧Ｖｄｃのリップルのピーク値近傍で交流電圧を検知することができ、リップルによる電圧Ｖｄｃ（すなわち実効電圧値Ｖａｃ＿ｒｍｓ）の読み取り誤差を低減することができる。
以上、説明したように実施例４によれば、交流電源の電圧検知の精度を向上させることができる。
実施例１〜実施例４の電源装置１００を画像形成装置に応用した例について説明する。実施例５では実効電圧値Ｖａｃ＿ｒｍｓをＣＰＵ５００が検知し、ヒータ１１７の電力制御に適用する例について説明する。実施例１〜実施例４と同じ構成については同一符号とし説明を省略する。
［画像形成装置］
図１０に画像形成装置の一例として、レーザビームプリンタ７００の概略構成を示す。レーザビームプリンタ７００（以下、プリンタ７００という）は、静電潜像が形成される感光体である感光ドラム７０１、感光ドラム７０１を一様に帯電する帯電部７０２を備えている。また、プリンタ７００は、感光ドラム７０１上（感光体上）に形成された静電潜像をトナーで現像する現像手段である現像部７０３を備えている。プリンタ７００は、感光ドラム７０１に現像されたトナー像をカセット７０４から供給された記録材であるシートＰに転写手段である転写部７０５によって転写する。プリンタ７００は、シートＰ上（記録材上）に転写した未定着のトナー像をヒータ１１７で加熱した定着手段である定着器７０６で定着させ、排出トレイ７０７に排出する。また、プリンタ７００は、電源装置１００を備え、電源装置１００からモータ等の駆動部と制御部５０１へ電力を供給している。制御部５０１は、ＣＰＵ５００を有しており、画像形成部による画像形成動作やシートＰの搬送動作、ヒータ１１７の温度等を制御している。ＣＰＵ５００はヒータ１１７に供給する電圧（電力）の制御を行うことで、定着器７０６がシートＰにトナー像を定着可能な状態に制御する。
図１０に画像形成装置の一例として、レーザビームプリンタ７００の概略構成を示す。レーザビームプリンタ７００（以下、プリンタ７００という）は、静電潜像が形成される感光体である感光ドラム７０１、感光ドラム７０１を一様に帯電する帯電部７０２を備えている。また、プリンタ７００は、感光ドラム７０１上（感光体上）に形成された静電潜像をトナーで現像する現像手段である現像部７０３を備えている。プリンタ７００は、感光ドラム７０１に現像されたトナー像をカセット７０４から供給された記録材であるシートＰに転写手段である転写部７０５によって転写する。プリンタ７００は、シートＰ上（記録材上）に転写した未定着のトナー像をヒータ１１７で加熱した定着手段である定着器７０６で定着させ、排出トレイ７０７に排出する。また、プリンタ７００は、電源装置１００を備え、電源装置１００からモータ等の駆動部と制御部５０１へ電力を供給している。制御部５０１は、ＣＰＵ５００を有しており、画像形成部による画像形成動作やシートＰの搬送動作、ヒータ１１７の温度等を制御している。ＣＰＵ５００はヒータ１１７に供給する電圧（電力）の制御を行うことで、定着器７０６がシートＰにトナー像を定着可能な状態に制御する。
［電源装置］
図１１に実施例５の電源装置１００の回路図を示す。実施例１〜４で説明した構成と同じ構成には同じ符号を付し、説明を省略する。なお、実施例５の電源装置１００は、電圧検知部２００を１次側に有している。プリンタ７００が備える電源装置１００は、図１、図４、図７の電源装置１００であってもよい。ゼロクロス回路３００は、電源制御ＩＣ４００のＺｅｒｏｘ１端子及びＣＰＵ５００のＺｅｒｏｘ２端子に、ゼロクロス情報を出力している。電源制御ＩＣ４００は、Ｖａｃｖ端子から実効電圧値Ｖａｃ＿ｒｍｓに応じたＰＷＭ信号を、フォトカプラ１１３を介してＣＰＵ５００に出力し、ＣＰＵ５００はＶｍｏｎ２端子の電圧に基づき実効電圧値Ｖａｃ＿ｒｍｓを検知している。
図１１に実施例５の電源装置１００の回路図を示す。実施例１〜４で説明した構成と同じ構成には同じ符号を付し、説明を省略する。なお、実施例５の電源装置１００は、電圧検知部２００を１次側に有している。プリンタ７００が備える電源装置１００は、図１、図４、図７の電源装置１００であってもよい。ゼロクロス回路３００は、電源制御ＩＣ４００のＺｅｒｏｘ１端子及びＣＰＵ５００のＺｅｒｏｘ２端子に、ゼロクロス情報を出力している。電源制御ＩＣ４００は、Ｖａｃｖ端子から実効電圧値Ｖａｃ＿ｒｍｓに応じたＰＷＭ信号を、フォトカプラ１１３を介してＣＰＵ５００に出力し、ＣＰＵ５００はＶｍｏｎ２端子の電圧に基づき実効電圧値Ｖａｃ＿ｒｍｓを検知している。
プリンタ７００にプリントジョブが送信され、ヒータ１１７への電力供給が必要な状態になると、ＣＰＵ５００はリレー４１６をオンにする。なお、リレー４１６のオン回路（不図示）は公知の回路でよく、説明を省略する。双方向サイリスタ（以下、トライアックという）４１８は、ＣＰＵ５００のＤｒｉｖｅ端子から出力されるＤＲＩＶＥ信号によってオンオフされる。トライアック４１８がオンオフすることで、ヒータ１１７に供給される電力が制御され、ヒータ１１７は所定の温度に制御される。ヒータ１１７の近傍にはサーミスタ（不図示）が備えられており、ＣＰＵ５００はヒータ１１７近傍の温度情報をサーミスタから読み取り制御する。
ＣＰＵ５００がＤｒｉｖｅ端子にハイレベルの電圧を出力すると、電流制限抵抗４６３を介して、トランジスタ４６２をオンする。トランジスタ４６２がオンすると、電流制限抵抗４６４を介して出力電圧Ｖｏｕｔからトライアックカプラ４２０のフォトダイオード４２０ｄに電流が流れる。するとトライアックカプラ４２０のフォトトライアック４２０ｐに電流制限抵抗４２１を介して電流が流れ、交流電源１０１の交流電圧Ｖａｃがヒータ１１７に印加される。ヒータ１１７の電圧をＶｈｔとする。抵抗４１９はトライアック４１８の安定動作用の抵抗である。トライアック４１８のオンオフの比率を制御することによって、ヒータ１１７へ供給される電力比率が変わり、ヒータ１１７へ投入される電力を制御することが可能となる。
［ヒータの電力供給制御］
以降、ヒータ１１７の電圧Ｖｈｔが交流電圧Ｖａｃと等しく、ヒータ１１７の抵抗値が既知であることとして説明する。インレット部の電流定格である１５［Ａ］を超えないように、ヒータ１１７への電力供給を制御する方法について説明する。ここでインレット部の電流定格をＩ＿ｌｉｍ、ヒータ１１７の抵抗値をＲ＿ｈｔ、負荷１５８の１次側の消費電力をＷｏｕｔとすると、ヒータ１１７に供給可能な最大電流値Ｉ＿ｈｔ（ｍａｘ）は、次の式（１５）で表される。
以降、ヒータ１１７の電圧Ｖｈｔが交流電圧Ｖａｃと等しく、ヒータ１１７の抵抗値が既知であることとして説明する。インレット部の電流定格である１５［Ａ］を超えないように、ヒータ１１７への電力供給を制御する方法について説明する。ここでインレット部の電流定格をＩ＿ｌｉｍ、ヒータ１１７の抵抗値をＲ＿ｈｔ、負荷１５８の１次側の消費電力をＷｏｕｔとすると、ヒータ１１７に供給可能な最大電流値Ｉ＿ｈｔ（ｍａｘ）は、次の式（１５）で表される。
また、１００％電力供給時におけるヒータ１１７の電流値Ｉ＿ｈｔ（１００）は、以下の式（１６）で表される。
インレット部の電流定格は１５［Ａ］、ヒータ１１７の抵抗値をＲ＝１０［Ω］、負荷１５８の最大の１次側の消費電力を５００［Ｗ］を実施例５の条件とする。図１２は実効電圧値Ｖａｃ＿ｒｍｓ毎の各電流を示したグラフである。図１２は横軸に実効電圧値Ｖａｃ＿ｒｍｓ［Ｖ］を示し、縦軸に各部の電流［Ａ］を示す。また、ヒータ１１７に流れる電流（以下、ヒータ電流という）の上限値を点線で示し、ヒータ１１７への１００％電力供給（通電と図示）時におけるヒータ電流を破線で示す。更に、ヒータ１１７への１００％電力供給（通電と図示）時におけるインレット部の電流値（最大インレット電流）を一点鎖線で示し、インレット部の電流定格（インレット電流定格）を実線で示す。
図１２において、実効電圧値Ｖａｃ＿ｒｍｓ＝９０［Ｖ］でのヒータ電流の上限値は、上述した各値を用いて式（１５）からＩ＿ｈｔ（ｍａｘ）＝９．４［Ａ］と求められる。一方、１００％電力供給時におけるヒータ１１７の電流値は、上述した各値を用いて式（１６）からＩｈｔ（１００）＝９［Ａ］と求められ、Ｉｈｔ（１００）＜Ｉ＿ｈｔ（ｍａｘ）となる。このため、この条件でヒータ１１７に１００％電力を供給してもインレット部の電流定格を超えることはない。また実効電流値Ｖａｃ＿ｒｍｓ＝１００［Ｖ］において、同様にして各電流の値を求めると、Ｉ＿ｈｔ（ｍａｘ）＝１０［Ａ］、Ｉｈｔ（１００）＝１０［Ａ］となり、Ｉｈｔ（１００）＝Ｉ＿ｈｔ（ｍａｘ）となる。このため、同じくこの条件でヒータ１１７に１００％電力を供給してもインレット部の電流定格を超えることはない。
一方、実効電流値Ｖａｃ＿ｒｍｓ＝１１０［Ｖ］において、同様にして各電流の値を求めると、Ｉ＿ｈｔ（ｍａｘ）＝１０．５［Ａ］、Ｉｈｔ（１００）＝１１［Ａ］となり、Ｉｈｔ（１００）＞Ｉ＿ｈｔ（ｍａｘ）となる。このため、ヒータ１１７への電力供給は１００％にすることはできず、ヒータ電流が１０．５［Ａ］以下となるように制限する必要がある。
このとき、ヒータ１１７に印加可能な最大の電力供給の比率を求める。まず、ヒータ１１７への電流の積算式を求める。ヒータ１１７の電流実効値をＩｈｔ、位相０［°］からθ［°］（任意の位相）までの電流の積算値は、次の式（１７）で表される。
式（１７）から、Ｉｈｔ（１−ｃｏｓθ）となり、交流電源１０１の周期の１半波であるθ＝１８０［°］のとき、２・Ｉｈｔとなる。以上のことから、ヒータ電流の上限値Ｉ＿ｈｔ（ｍａｘ）、１００％電力供給時の電流値Ｉｈｔ（１００）、位相θは、以下の式（１８）の関係となる。式（１８）に示すように、両辺のＩｈｔは消えるため、電流実効値Ｉｈｔによらず位相θを求めることができる。
ここで、実効電流値Ｖａｃ＿ｒｍｓ＝１１０［Ｖ］において、ヒータ１１７への電流が上述したＩ＿ｈｔ（ｍａｘ）の値である１０．５［Ａ］となるときの位相θは、Ｉｈｔ（１００）が１１Ａであるため、式（１８）を用いてθ＝１５５．４［°］を得る。つまり、インレット部の電流定格を守りつつ、ヒータ１１７に印加可能な最大の電力供給の比率は、１５５．４［°］／１８０［°］＝８６．３［％］となる。
プリンタ７００の交流電源１０１の電圧仕様が１００〜１１０［Ｖ］（入力電圧）であった場合を例に精度向上による効果を説明する。交流電源１０１の電圧の補正をしない場合は、リプル電圧が１０［Ｖ］程度になるため、式（３）から実効電圧値Ｖａｃ＿ｒｍｓとしての誤差は最大７［Ｖ］になる。よって実効電圧値Ｖａｃ＿ｒｍｓが１１０［Ｖ］のときは、１０３［Ｖ］と検知される。このとき、インレット部の電流定格を守るためには、式（１５）からヒータ１１７への電流を１０．１［Ａ］以下に制限する必要がある。しかし実際は、実効電圧値Ｖａｃ＿ｒｍｓが１１０［Ｖ］のときにおいて、式（１５）からヒータ１１７への電流を１０．５［Ａ］以下に制限すればよい。実施例５の補正によって、入力電圧１１０［Ｖ］を精度よく検知すると、ヒータ１１７へ供給可能な電流は１０．５［Ａ］となり、ヒータ１１７への電流量を大きくすることが可能となる。よって例えば、プリンタ７００がプリント指示を受信してからヒータ１１７を所定の温度にするまでの時間を極力短くすることが可能となる。なお、実施例５では、検知した交流電圧Ｖａｃ（実効電圧値Ｖａｃ＿ｒｍｓ）の情報をヒータ１１７の温度制御に利用する例を説明したが、これは一例に過ぎず、交流電圧Ｖａｃの使用方法を限定するものではない。
以上、実施例５によればヒータ１１７を制御するＣＰＵ５００が交流電圧Ｖａｃを精度良く検知することにより、インレット部の電流定格を確実に守りつつ、ヒータ１１７への電流を極力大きくすることが可能となる。以上、実施例５によれば、交流電源の電圧検知の精度を向上させることができる。
１０３ ブリッジダイオード
１０４ 平滑コンデンサ
１０８ トランス
１０７ ＦＥＴ
２１０ 電圧検知部
３００ ゼロクロス回路
４００ 電源制御ＩＣ
５００ ＣＰＵ
１０４ 平滑コンデンサ
１０８ トランス
１０７ ＦＥＴ
２１０ 電圧検知部
３００ ゼロクロス回路
４００ 電源制御ＩＣ
５００ ＣＰＵ
Claims (9)
- 交流電源の交流電圧を整流平滑し第１の直流電圧を出力する整流平滑手段と、
１次巻線及び２次巻線を有するトランスと、
前記整流平滑手段から出力された前記第１の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、
前記スイッチング動作を制御する第１の制御手段と、
を備え、前記２次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、
２次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、
前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、
前記ゼロクロス検知手段による検知結果に基づいて、前記電圧検知手段により検知した交流電圧を補正する第２の制御手段と、
を備えることを特徴とする電源装置。 - 前記第２の制御手段は、前記ゼロクロス検知手段により検知されたゼロクロスを基準として、前記交流電圧の位相の中で、前記第１の直流電圧と前記負荷に電流が流れないときの第１の直流電圧との差分が最も小さくなる位相で、前記電圧検知手段による電圧検知を行うことを特徴とする請求項１に記載の電源装置。
- ２次側に設けられ、前記負荷に流れる電流を検知する電流検知手段を備え、
前記第２の制御手段は、前記ゼロクロス検知手段及び前記電流検知手段の検知結果に基づいて、前記電圧検知手段により検知された交流電圧の値を補正するための補正値を求め、前記電圧検知手段により検知された交流電圧を前記補正値により補正することを特徴とする請求項１に記載の電源装置。 - 交流電源の交流電圧を整流平滑し第１の直流電圧を出力する整流平滑手段と、
１次巻線及び２次巻線を有するトランスと、
前記整流平滑手段から出力された前記第１の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、
前記スイッチング動作を制御する第１の制御手段と、
を備え、前記２次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、
１次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、
前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、
を備え、
前記第１の制御手段は、前記ゼロクロス検知手段による検知結果に基づいて、前記電圧検知手段により検知した交流電圧を補正することを特徴とする電源装置。 - １次側に設けられ、前記負荷に流れる電流を検知する電流検知手段を備え、
前記第１の制御手段は、前記ゼロクロス検知手段及び前記電流検知手段の検知結果に基づいて、前記電圧検知手段により検知された交流電圧の値を補正するための補正値を求め、前記電圧検知手段により検知された交流電圧を前記補正値により補正することを特徴とする請求項４に記載の電源装置。 - 前記第１の制御手段により補正された交流電圧の情報が伝達される第２の制御手段を備えることを特徴とする請求項５に記載の電源装置。
- 交流電源の交流電圧を整流平滑し第１の直流電圧を出力する整流平滑手段と、
１次巻線及び２次巻線を有するトランスと、
前記整流平滑手段から出力された前記第１の直流電圧の前記トランスへの供給をオン又はオフするスイッチング動作を行うスイッチング素子と、
前記スイッチング動作を制御する第１の制御手段と、
を備え、前記２次巻線に誘起された電圧に応じた電力を負荷に供給する電源装置であって、
１次側に設けられ、交流電源の交流電圧を検知する電圧検知手段と、
前記交流電圧のゼロクロスを検知するゼロクロス検知手段と、
を備え、
前記第１の制御手段は、前記電圧検知手段により検知した交流電圧を補正し、
前記ゼロクロス検知手段による検知結果に基づいて、前記第１の制御手段により補正された交流電圧の情報が伝達される第２の制御手段を備えることを特徴とする電源装置。 - 感光体と、
前記感光体上の静電潜像をトナーにより現像しトナー像を形成する現像手段と、
トナー像を記録材に転写する転写手段と、
記録材上の未定着のトナー像を定着する定着手段と、
請求項１から請求項７のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。 - 感光体と、
前記感光体上の静電潜像をトナーにより現像しトナー像を形成する現像手段と、
トナー像を記録材に転写する転写手段と、
記録材上の未定着のトナー像を定着する定着手段と、
請求項１から請求項３、請求項６、請求項７のいずれか１項に記載の電源装置と、
を備え、
前記第２の制御手段は、補正された交流電圧に基づいて、前記定着手段に供給する電力を制御することを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019186160A JP2021061720A (ja) | 2019-10-09 | 2019-10-09 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019186160A JP2021061720A (ja) | 2019-10-09 | 2019-10-09 | 電源装置及び画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021061720A true JP2021061720A (ja) | 2021-04-15 |
Family
ID=75380615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019186160A Pending JP2021061720A (ja) | 2019-10-09 | 2019-10-09 | 電源装置及び画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021061720A (ja) |
-
2019
- 2019-10-09 JP JP2019186160A patent/JP2021061720A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9823617B2 (en) | Power supply apparatus and image forming apparatus | |
| JP6611530B2 (ja) | 電力供給装置及び画像形成装置 | |
| JP5873293B2 (ja) | 電源装置および画像形成装置 | |
| JP6824708B2 (ja) | 電源装置及び画像形成装置 | |
| US10749425B2 (en) | Power supply apparatus and image forming apparatus | |
| JP2018117501A (ja) | 電源装置及び画像形成装置 | |
| JP6522962B2 (ja) | ヒータ制御装置及び画像形成装置 | |
| JP6840516B2 (ja) | 電源装置及び画像形成装置 | |
| JP2008172914A (ja) | 電源装置および画像形成装置 | |
| JP2015206627A (ja) | ヒータ負荷の消費電力の検出方法および装置、並びに画像形成装置 | |
| JP7224860B2 (ja) | 画像形成装置 | |
| US8655216B2 (en) | Switching power supply device and image forming apparatus including switching power supply device | |
| JP2015019533A (ja) | 高圧電源装置及び画像形成装置 | |
| JP5904807B2 (ja) | 電源、及び、画像形成装置 | |
| JP6961437B2 (ja) | 電源装置及び画像形成装置 | |
| JP2017188978A (ja) | 電源装置及び画像形成装置 | |
| JP2021061720A (ja) | 電源装置及び画像形成装置 | |
| JP2008145671A (ja) | 画像形成装置 | |
| JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
| US11647140B2 (en) | Image forming apparatus that converts an alternating current voltage into a direct current voltage | |
| US20220368237A1 (en) | Power supply apparatus and image forming apparatus | |
| US11822268B2 (en) | Image forming apparatus | |
| JP7400603B2 (ja) | 電源システム、画像形成装置 | |
| JP7271152B2 (ja) | 電源装置及び画像形成装置 | |
| JP5936493B2 (ja) | 電源装置及び画像形成装置 |