JP6029388B2 - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP6029388B2 JP6029388B2 JP2012192103A JP2012192103A JP6029388B2 JP 6029388 B2 JP6029388 B2 JP 6029388B2 JP 2012192103 A JP2012192103 A JP 2012192103A JP 2012192103 A JP2012192103 A JP 2012192103A JP 6029388 B2 JP6029388 B2 JP 6029388B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply device
- current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
fnml > fstb > fpsv
通常モード時の負荷が軽い場合のスイッチング周波数fstb、及びパワーセーブモード時のスイッチング周波数fpsvは、スイッチング素子のスイッチング周期が長く、人間の可聴周波数帯域内である場合が多い。
Inml > Istb > Ipsv
まず、以下の実施例との比較のために、従来の直流電源装置の回路構成と動作について、図1(a)を用いて説明する。図1(a)には、フライバック方式のスイッチング電源の回路を示す。図1(a)において、スイッチSW1がオンされると、商用交流電源より入力された交流電圧Vacは、ダイオードD101〜D104から構成されるダイオードブリッジDA1を介して、全波整流され、一次電解コンデンサC1により平滑化される。そして、入力された交流電圧Vacは、一次電解コンデンサC1に概ね一定の直流電圧Vhとして充電される。そして、同時に、コントロールモジュールCNT1(以下、「制御モジュールCNT1」という)を起動させるため、起動端子STに電圧Vstが供給され、制御モジュールCNT1が起動される。制御モジュールCNT1は、スイッチング動作を行うNチャネル型の電界効果トランジスタFET1(以下、「FET1」という)のオンオフを制御するICである。
次に、電源装置の一連の動作について、図2−1(a)を用いて説明を行う。図2−1(a)は、図1(a)の電源装置において、省電力動作を行わない通常モードの通常負荷時における電流、電圧波形を示した図である。図2−1(a)において、Vdsは、FET1のドレイン端子−ソース端子間の電圧波形であり、Idは、FET1のドレイン電流の波形を示す。Vnhは、第一補助巻線Nhに誘起される電圧波形を示し、Ifは、トランスT1の二次側に設けられた二次整流ダイオードD3を流れる電流波形を示している。Vis、Vfbは、それぞれ制御モジュールCNT1のIS端子の入力電圧波形(実線)、FB端子の入力電圧波形(破線)を示す。
制御モジュールCNT1の動作について、図1(b)を用いて説明する。図1(b)は、制御モジュールCNT1内部を示したブロック図であり、ST、Vcc、Vdd、MON、IS、FB、OUTは、制御モジュールCNT1の入出力端子を指している。図1(b)において、コンパレータCMP1は、IS端子に入力された電圧Visと、FB端子に入力された電圧Vfbの電圧値を比較し、電圧Visの方が高い場合にはハイレベルを出力し、電圧Vfbの方が高い場合にはローレベルを出力する。図2−1(a)に示すように、FET1がオンしている状態では、電圧Vfbは電圧Visよりも高く、このときのコンパレータCMP1の出力はローレベルである。その結果、コンパレータCMP1の後段に設けられたセット・リセットフリップフロップSR−FF(以下、「SR−FF」という)のリセット端子(以下、「R端子」という)にはローレベルが入力される。そして、SR−FFの出力端子であるQ端子は、それまでの出力状態(後述するハイレベル)を維持する。SR−FFのQ端子は、制御モジュールCNT1のOUT端子に接続されており、FET1のゲート端子には、OUT端子からハイレベルの電圧Vgが出力され、FET1はオン状態を維持する(図2−1(a)の〜t11、t12〜t13)。
次に、通常モードでトランスT1の二次側の負荷が軽い場合における電源装置の一連の動作について、図2−1(b)を用いて説明を行う。図2−1(b)は、図1(a)の電源装置において、省電力動作を行わない通常モードの軽負荷時における電流、電圧波形を示した図であり、図2−1(b)に示す電流、電圧波形の種類は、図2−1(a)と同様である。
ところで、昨今、環境問題に端を発し、電子機器の待機電力の更なる低減が強く求められている。上述した電源装置についても、通常モードの他に、パワーセーブモードを設け、パワーセーブモードにおいては、トランスT1の出力電圧を低下させて、待機電力を低減させている。そのため、図1(a)のトランスT1の二次側には、抵抗Ra、Rb、Rc、及びNチャネル型のFET2から構成される出力電圧可変回路が設けられている。そして、出力電圧可変回路には、制御素子であるCPU1から、/PSAVE信号(パワーセーブ信号)が出力される。CPU1は、/PSAVE信号を用いて、図1(a)に示す電源装置の通常モード(/PSAVE信号はハイレベル)/パワーセーブモード(/PSAVE信号はローレベル)の動作モードの切り替え制御を行う。
尚、式(3)において、Raは抵抗Raの抵抗値である。また、(Rb//Rc)は、並列に接続された抵抗RbとRcの合成抵抗値(Rb、Rcはそれぞれ抵抗Rb、Rcの抵抗値である)であり、次式で表される。
次に、パワーセーブモードにおける電源装置の一連の動作について、図2−2(c)を用いて説明を行う。図2−2(c)は、図1(a)の電源装置において、パワーセーブモード時における電流、電圧波形を示した図であり、図2−2(c)に示す電流、電圧波形の種類は、図2−1(a)、(b)と同様である。
すると、図2−2(c)において、FET1がオフ状態となり、二次整流ダイオードD3を流れる電流Idが0となるまでの時間(t31〜t32)が、図2−1(b)に示した通常モード軽負荷時における同一状態の時間(t21〜t22)よりも長くなる。
図3は、本実施例の電源装置の回路構成を示した図である。図3において、破線で囲まれた部分が、前述した従来例の図1(a)で説明した電源装置に追加された回路部分である。その他の回路は、図1と同様であるため、同じ符号を付し、説明を省略する。
図4(a)を用いて、本実施例の電源装置の通常モードの軽負荷時の動作について説明する。図4(a)は、図3の電源装置において、省電力動作を行わない通常モードの軽負荷時における電流、電圧波形を示した図である。図4(a)に示す電流、電圧波形の種類は、図1(a)の電源装置における通常モードの軽負荷時の電流、電圧波形を示した図2−1(b)と同様である。
Ve−h > Vz1 >Ve−l (9)
従って、ツェナーダイオードDz1のアノード側に接続される抵抗Rzには、次式の電圧が印加される。
このとき、抵抗Rzに印加される電圧(Ve−h−Vz1)を抵抗Rzと抵抗R1で分圧して生成される電圧Visが、電流検出抵抗Risの両端に生じる電圧Vis’よりも十分大きな電圧値となるよう、ツェナー電圧Vz1、抵抗Rz、R1の抵抗値を設定する。
即ち、IS端子に入力される電圧Visは、電流検出抵抗Risの両端に生じる電圧Vis’に、抵抗Rzに印加される電圧(Ve−h−Vz1)を、抵抗Rzと抵抗R1で分圧した電圧分だけ、正方向にシフトした(上乗せした)電圧となる。そして、このときIS端子に入力される電圧Visが、スイッチングストップ電圧Vfb−stpよりも大きくなるよう、ツェナー電圧Vz1、抵抗Rz、R1の抵抗値を設定する。
続いて、図4(b)を用いて、本実施例の電源装置のパワーセーブモード時の動作について説明する。図4(b)は、図3の電源装置において、省電力動作を行うパワーセーブモード時における電流、電圧波形を示した図である。図4(b)に示す電流、電圧波形の種類は、図3の電源装置における通常モードの軽負荷時の電流、電圧波形を示した図4(a)と同様である。図4(b)において、第一補助巻線Nhに誘起される電圧Vnhは、ダイオードD1及びコンデンサC2によって整流平滑され、概ね一定の直流電圧Ve−lとなる。ダイオードD1の順方向電圧降下を0とすると、電圧Ve−lは、第一補助巻線Nhに誘起される電圧Vnh―lとほぼ同じ電圧であり、前述の式(7)より概ね次式で表わされ、電圧Ve−lは、ツェナーダイオードDz1に供給される。
図5は、本実施例の電源装置の回路構成を示した図である。図5において、破線で囲まれた部分が、実施例1の図3で説明した電源装置に追加された回路部分である。その他の回路は、図3と同様であるため、同じ符号を付し、説明を省略する。追加された回路部分は、第二の電圧検出手段であるツェナーダイオードDz2、抵抗R2、ダイオードD4、トランジスタTr2からなり、負荷が軽い場合には実施例1で説明した抵抗分圧回路が動作し、通常負荷時には抵抗分圧回路は動作しない。即ち、電流検出抵抗Risの両端に生じる電圧がツェナーダイオードDz2のツェナー電圧(第二の所定値)よりも高ければ、トランジスタTr2がオン状態となり、ダイオードD4は非導通状態となり、抵抗分圧回路は機能しない(動作しない)。逆に、電流検出抵抗Risの両端に生じる電圧がツェナーダイオードDz2のツェナー電圧よりも低ければ、トランジスタTr2はオフ状態となり、ダイオードD4は導通状態となり、抵抗分圧回路は機能する(動作する)。
本実施例での説明を簡易にするため、ダイオードD4の順方向電圧降下Vfd4、及びトランジスタTr2のベース−エミッタ間電圧Vbeは0とする。ツェナーダイオードDz2(第二のツェナーダイオード)のツェナー電圧Vz2は、トランジスタTr2をオン状態にする閾値電圧である。本実施例では、ツェナー電圧Vz2には、通常モードの軽負荷時に電流検出抵抗Risの両端に生じる電圧Vis’よりも大きく、且つ、通常モードの通常負荷時における電圧Vis’よりも小さい電圧値が選択される。そのため、通常モードの軽負荷時には、ツェナーダイオードDz2は非導通状態となり、トランジスタTr2はオフ状態となる。その結果、ダイオードD4は導通状態となり、IS端子には、抵抗Rz、R1の抵抗分圧回路により補正された電圧Visが入力される。一方、通常モードの通常負荷時には、ツェナーダイオードDz2は導通状態となり、トランジスタTr2はオン状態となり、ダイオードD4のアノード側の入力電圧は概ね0ボルトとなる。そして、電流検出抵抗Risの両端電圧Vis’が上昇した場合、ダイオードD4は逆バイアスとなって、抵抗Rz、R1から構成される抵抗分圧回路は動作せず、IS端子の入力電圧Visとしては、電流検出抵抗Risの両端電圧Vis’が入力される。従って、通常モードの通常負荷時には、FET1のスイッチング周波数が増大することを抑えることができる。
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図7に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1〜3で説明した電源装置400を備えている。尚、実施例1〜3の電源装置を適用可能な画像形成装置は、図7に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
Dz1 ツェナーダイオード
FET1 電界効果トランジスタ
Nh 第一補助巻線
Ris 電流検出抵抗
Rz、R1 分圧抵抗
T1 トランス
Claims (10)
- 一次巻線と二次巻線と補助巻線を有するトランスと、
前記トランスの一次巻線への電流をスイッチングするためのスイッチング手段と、
前記一次巻線に流れる電流を検出し、前記電流に応じた電圧を出力する電流検出手段と、
前記電流検出手段が出力する電圧に応じて、前記スイッチング手段のスイッチング動作を制御する制御手段と、
前記トランスの一次巻線と巻回方向が異なる前記補助巻線に誘起される電圧を検出する第一の電圧検出手段と、
前記第一の電圧検出手段により検出された前記補助巻線に誘起される電圧が第一の所定値より高い場合には、前記電流検出手段により前記制御手段へ出力される電圧を補正する補正手段と、
前記電流検出手段が出力する電圧を検出する第二の電圧検出手段と、を有し、
前記補正手段は、前記第二の電圧検出手段により検出された前記電流検出手段が出力する電圧が第二の所定値を超えたときには、前記電流検出手段が前記制御手段へ出力する電圧を補正しないことを特徴とする電源装置。 - 前記補正手段は複数の抵抗を有し、前記補助巻線に誘起される電圧を前記複数の抵抗によって分圧した電圧で前記電流検出手段が出力した電圧を補正し、前記制御手段に出力することを特徴とする請求項1に記載の電源装置。
- 前記補正手段は、前記第一の電圧検出手段により検出された前記補助巻線に誘起される電圧が前記第一の所定値より低い場合には、前記電流検出手段が前記制御手段へ出力する電圧を補正しないことを特徴とする請求項1又は2に記載の電源装置。
- 前記第一の電圧検出手段は、第一のツェナーダイオードであり、
前記第一の所定値は、前記第一のツェナーダイオードのツェナー電圧であることを特徴とする請求項1乃至3のいずれか1項に記載の電源装置。 - 前記補正手段は、前記第一の電圧検出手段により検出された前記補助巻線に誘起される電圧が前記第一の所定値より高い場合で、前記電流検出手段が出力する電圧が前記第二の所定値を超えないときには、前記電流検出手段が前記制御手段へ出力する電圧を補正することを特徴とする請求項1乃至4のいずれか1項に記載の電源装置。
- 前記第二の電圧検出手段は、トランジスタと前記トランジスタのベース端子にアノード側が接続された第二のツェナーダイオードと、を有し、
前記第二の所定値は、前記第二のツェナーダイオードのツェナー電圧であることを特徴とする請求項1乃至5のいずれか1項に記載の電源装置。 - 前記第二の電圧検出手段は、トランジスタを有し、
前記第二の所定値は、前記トランジスタのベース−エミッタ間電圧であることを特徴とする請求項1乃至5のいずれか1項に記載の電源装置。 - 前記第二の電圧検出手段は、コンパレータを有し、
前記第二の所定値は、前記コンパレータの入力端子に接続された第三のツェナーダイオードのツェナー電圧であることを特徴とする請求項1乃至5のいずれか1項に記載の電源装置。 - 前記電流検出手段は、前記一次巻線に流れる電流を電圧に変換する電流検出抵抗であることを特徴とする請求項1乃至8のいずれか1項に記載の電源装置。
- 記録材に画像形成を行う画像形成手段を有する画像形成装置であって、
前記画像形成装置に電力を供給する請求項1乃至9のいずれか1項に記載の電源装置を備えたことを特徴とする画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012192103A JP6029388B2 (ja) | 2012-08-31 | 2012-08-31 | 電源装置及び画像形成装置 |
US13/972,623 US9356525B2 (en) | 2012-08-31 | 2013-08-21 | Power supply device and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012192103A JP6029388B2 (ja) | 2012-08-31 | 2012-08-31 | 電源装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014050246A JP2014050246A (ja) | 2014-03-17 |
JP6029388B2 true JP6029388B2 (ja) | 2016-11-24 |
Family
ID=50609395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012192103A Active JP6029388B2 (ja) | 2012-08-31 | 2012-08-31 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6029388B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6707390B2 (ja) * | 2016-04-13 | 2020-06-10 | ローム株式会社 | 絶縁型のdc/dcコンバータ、それを用いた電源アダプタおよび電子機器、その制御方法 |
JP6617674B2 (ja) * | 2016-10-13 | 2019-12-11 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP7123733B2 (ja) * | 2017-12-28 | 2022-08-23 | ローム株式会社 | 電源制御装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0785648B2 (ja) * | 1988-06-10 | 1995-09-13 | 松下電器産業株式会社 | スイッチングレギュレータ電源回路 |
JP2008312422A (ja) * | 2007-06-13 | 2008-12-25 | Noboru Abe | 電源回路 |
JP5182503B2 (ja) * | 2008-08-18 | 2013-04-17 | サンケン電気株式会社 | スイッチング電源装置 |
TWI425757B (zh) * | 2009-02-19 | 2014-02-01 | Leadtrend Tech Corp | 電源轉換器及其相關方法 |
JP5587051B2 (ja) * | 2010-06-22 | 2014-09-10 | キヤノン株式会社 | スイッチング電源 |
JP5601158B2 (ja) * | 2010-11-02 | 2014-10-08 | 富士電機株式会社 | スイッチング電源装置用半導体制御装置及びこれを使用したスイッチング電源装置 |
-
2012
- 2012-08-31 JP JP2012192103A patent/JP6029388B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014050246A (ja) | 2014-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10536084B2 (en) | Power supply apparatus and image forming apparatus | |
US9356525B2 (en) | Power supply device and image forming apparatus | |
US8977157B2 (en) | Switching power supply | |
JP6075827B2 (ja) | スイッチング電源装置及び画像形成装置 | |
US9106148B2 (en) | Power supply apparatus and image forming apparatus | |
JP5558729B2 (ja) | コンバータ、スイッチング電源及び画像形成装置 | |
JP6824708B2 (ja) | 電源装置及び画像形成装置 | |
JP5826158B2 (ja) | 電源装置及びこれを備えた画像形成装置 | |
US9525359B2 (en) | Switching power supply apparatus and image forming apparatus | |
US20160036335A1 (en) | Rectifying and smoothing circuit, power supply device and image forming apparatus | |
JP6029388B2 (ja) | 電源装置及び画像形成装置 | |
US9851680B2 (en) | Power supply device and image forming apparatus including power supply device | |
US8605468B2 (en) | Switching power supply and image forming apparatus with EMF reduction of the current sense circuit | |
JP7175699B2 (ja) | 電源装置及び画像形成装置 | |
US9356529B2 (en) | Power supply and image forming apparatus | |
JP2015019533A (ja) | 高圧電源装置及び画像形成装置 | |
JP2013251979A (ja) | 電源装置及び画像形成装置 | |
JP2012161191A5 (ja) | ||
US7154762B2 (en) | Power source apparatus | |
JP5936493B2 (ja) | 電源装置及び画像形成装置 | |
JP5737963B2 (ja) | スイッチング電源及びスイッチング電源を有する画像形成装置 | |
JPH07264846A (ja) | スイッチング電源回路 | |
JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
JP2016039727A (ja) | 電源装置及び画像形成装置 | |
JP2021151116A (ja) | 電源装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150826 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161018 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6029388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |