JP2012161191A5

JP2012161191A5 -

Info

Publication number: JP2012161191A5
Application number: JP2011020140A
Authority: JP
Filing date: 2011-02-01
Publication date: 2014-03-20
Anticipated expiration: 2031-02-01

Description

従来のスイッチング電源について図８、図９を用いて説明する。図８において、一次電解コンデンサＣ１に充電された直流電圧Ｖｉｎは、トランスＴ１の一次巻線を介して、スイッチング素子であるＦＥＴ１のドレイン端子に供給される。ＦＥＴ１のソース端子は、電流検出抵抗Ｒｉｓを介して、一次電解コンデンサＣ１に接続される。トランスＴ１の二次巻線は、二次整流ダイオードＤ３を介して、二次電解コンデンサＣ２に接続される。二次電解コンデンサＣ２に充電される直流電圧Ｖｏｕｔがスイッチング電源の出力電圧となる。さらに、直流電圧Ｖｏｕｔは、抵抗Ｒ３と抵抗Ｒ４によって分圧され、シャントレギュレータＩＣ２のＲＥＦ端子に供給される。シャントレギュレータＩＣ２のカソード端子には、フォトカプラＰＣ−ＦＢのＬＥＤが接続される。フォトカプラＰＣ−ＦＢのフォトトランジスタは、ＰＷＭコントロールモジュールＩＣ１に接続される。フォトカプラＰＣ−ＦＢのフォトトランジスタのコレクタ電圧が、スイッチング電源の出力電圧Ｖｏｕｔのフィードバック信号（ＦＢ信号ともいう）である。ＦＢ信号は、ＰＷＭコントロールモジュールＩＣ１内で抵抗Ｒ１でプルアップされ、ＰＷＭアンプＡＭＰ１の反転入力端子に接続される。ＰＷＭアンプＡＭＰ１の非反転入力端子には、三角波発生回路から三角波信号（ＯＳＣ信号ともいう）が供給される。

一方、フリップフロップＦＦのＲ入力端子には、ＯＳＣ信号が供給されている。フリップフロップＦＦは、ＯＳＣ信号の頂点でリセットされる構成である。ＯＳＣ信号の頂点にあたる時刻ｔ１、ｔ４、ｔ６、ｔ８でフリップフロップＦＦがリセットされる。この間、フリップフロップＦＦのＳ入力端子はＬレベルであるから、フリップフロップＦＦのＱ出力はＨレベルとなる。フリップフロップＦＦのＱ出力はＯＲに供給されている。よって、時刻ｔ０〜ｔ８までの間は、ＦＥＴ１のスイッチング動作に影響を与えない。時刻ｔ９でドレイン電流Ｉｄの値がＶｒｅｆ÷Ｒｉｓに達すると、電流検出信号ＩＳ信号の電圧がＶｒｅｆを超え、アンプＡＭＰ２の出力がＨレベルとなる。すると、フリップフロップＦＦのＱ端子はＨレベル、ＯＲの出力はＨレベル、ＯＵＴ信号はＬレベルとなり、ＦＥＴ１がオフする。時刻ｔ１０においてフリップフロップＦＦがリセットされ、ＦＥＴ１が再度オンするものの、ドレイン電流ＩｄがＶｒｅｆ÷Ｒｉｓに達した時点（ｔ１１）で、ＦＥＴ１がオフされる。以上のように、ドレイン電流Ｉｄはあらかじめ規定された値Ｖｒｅｆ÷Ｒｉｓで制限される。よって、スイッチング電源の出力電流Ｉｏｕｔも、あらかじめ規定された値Ｉｐ以下に制限されることとなる。以上の従来の構成に類似するものが特許文献１に開示されている。

上記課題を解決するための本発明のスイッチング電源は、トランスの一次側を駆動するスイッチング手段と、前記スイッチング手段に接続され、前記スイッチング手段に流れる電流を検出する電流検出手段と、前記電流検出手段に並列に接続され、前記電流検出手段のインダクタンスによって生じる起電力を低減する電力低減手段とを有することを特徴とする。

図２は、実施例１におけるスイッチング素子であるＦＥＴ１のドレイン−ソース間電圧とドレイン電流とゲート−ソース間電圧の動作波形を示している。図２の時刻ｔ３１において、ＦＥＴ１のゲート−ソース間電圧Ｖｇｓが上昇し、ゲート閾値電圧Ｖｔｈを超えると、ドレイン電流Ｉｄが流れ始め、次第に上昇していく。このドレイン電流Ｉｄは、電流検出抵抗ＲｉｓのインダクタンスＬｉｓにも流れる。時刻ｔ３２において、ドレイン−ソース間電圧Ｖｇｓが下降してゲート閾値電圧Ｖｔｈを下回ると、ドレイン電流Ｉｄは急速に低下していく。すると、インダクタンスＬｉｓに逆起電力Ｖｓが発生する。この逆起電力Ｖｓは、ＦＥＴ１のソース端子側がマイナス、ＰＷＭコントロールモジュールＩＣ１のＧＮＤ端子側がプラスの極性となる。

ここで、実施例１では電流検出抵抗Ｒｉｓに対して並列にダイオードＤｃｌが接続されている。このときダイオードＤｃｌの順方向の電圧降下Ｖｆは、ＦＥＴ１のゲート閾値電圧Ｖｔｈよりも小さい。従って、発生した逆起電力Ｖｓは、図１中の破線で示すとおり、ダイオードＤｃｌの順方向の電圧降下Ｖｆでクランプされることになる。つまり、時刻ｔ３２〜ｔ３４の間、ＦＥＴ１のゲート−ソース間電圧Ｖｇｓも、ダイオードＤｃｌのＶｆでクランプされることとなり、ＦＥＴ１の閾値電圧Ｖｔｈを超えることはない。

まず、図６を用いてＤＣ／ＤＣコンバータの回路構成を説明する。なお、上記の図８のトランスの一次側の回路構成と同様の個所は省略または同符号を示している。図６において一次電解コンデンサＣ１に充電された直流電圧Ｖｉｎは、電流検出抵抗Ｒｉｓを介して、ＦＥＴ１のソース端子に供給される。ＦＥＴ１のドレイン端子からは、入力電圧Ｖｉｎをスイッチングしてパルス電圧が出力される。

図１３（Ａ）に画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ２００は、画像形成部２１１として潜像が形成される像担持体としての感光ドラム２１３、感光ドラムに形成された潜像をトナーで現像する現像部２１２を備えている。そして感光ドラム２１３に現像されたトナー像をカセット２１６から供給された記録媒体としてのシート（不図示）に転写して、シートに転写したトナー像を定着器２１４で定着してトレイ２１５に排出する。また、図１３（Ｂ）画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給ラインを示す。前述のスイッチング電源は、このような画像形成動作を制御するＣＰＵ３１０有するコントローラへ３００の電力供給、また、画像形成のための駆動部としてのモータ３１２及びモータ３１３に電力を供給する低圧電源として適用できる。供給する電力としては、コントローラ３００へは３．３Ｖ、モータへは２４Ｖを供給する。例えばモータ３１２はシートを搬送する搬送ローラを駆動するモータ、モータ３１３は定着器２１４を駆動するモータである。このような画像形成装置の低電圧電源として、上記のスイッチング電源装置を適用した場合でも、上記実施例と同様、低電圧電源のスイッチング素子の温度上昇を低減し、安定した電圧を供給することができ、画像形成装置を安定して動作することができる。なお、上記実施例で説明したスイッチング電源は、ここで示した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。