JP5020479B2 - 電源装置 - Google Patents

Description

本発明は、電源装置に関する。

機器待機時の消費電力を削減する技術としては、例えば、特許文献１に記載の技術が知られている。この技術によれば、プリンタがプリント状態か非プリント状態かによって、次のような制御が行われる。すなわち、非プリント時においても使用される制御部に電源を供給する第１の電源手段と、プリント時に使用される駆動部に電源を供給する第２の電源手段と、を備えた画像形成装置において、第２の電源手段の出力電圧を切り替え制御可能とし、非プリント状態において第２の電源手段の出力電圧を低下させる。

また、特許文献２に記載の技術によれば、機器の休止時において、次のような制御が行われる。すなわち、機器の休止時においては、マイクロコントローラから、電源装置のフィードバック部のオプトカプラの電流を、断続的強制的に増大させ、電源装置の動作を断続的に停止させ、これにより、発振周波数の上昇を防ぎ、電源装置の変換効率低下を防いでいる。

これは、電源装置が備えるスイッチング素子のスイッチング損失を低下させることにより、効率を上昇させる手段である。機器の休止時においては、電源装置の負荷が軽くなるにもかかわらず、スイッチング素子のスイッチング回数が減少しないか、又は増加してしまうことを防ぐことにより、損失を低下させている。

特開２００２−１９２３２号公報 特開２００３−２８４３４０号公報 特開２００４−１５３８７１号公報

これら個別の手段を組み合わせると、回路が複雑になり経済的ではない。例えば、特許文献３においては、機器の休止時において、電源手段の出力電圧を低下させ、かつ電源装置の動作を断続的に停止させる手段が提案されているが、回路が複雑になっている。

そこで、本発明は、上記のような問題点を解決し、スイッチングレギュレータおよびマイクロコントローラを備えた機器であって、負荷の動作状態、待機状態、非動作状態等の状態において、スイッチングレギュレータを安価に電源変換効率良く制御することができる機器を提供することを目的とする。

本発明に係る電源装置は、互いに絶縁された１次巻線と２次巻線を有するトランスと、前記トランスの１次巻線に流れる電流をスイッチングするスイッチング手段と、前記トランスの２次巻線の出力を整流及び平滑する整流平滑手段と、前記整流平滑手段によって整流及び平滑された前記トランスの２次側の出力電圧と基準電圧を比較することにより、フィードバック信号を出力するフィードバック手段と、前記フィードバック手段からの前記フィードバック信号に応じて前記スイッチング手段のオン時間を制御するオン時間制御手段と、前記出力電圧が供給される負荷の動作を制御するコントローラと、前記コントローラからの指示に応じて、前記負荷が動作している動作状態から前記負荷が動作していない待機状態に切り換わる場合に、前記コントローラから出力される発振停止信号に応じて前記フィードバック手段の前記フィードバック信号を制御することにより、前記スイッチング手段の発振を停止する発振停止手段と、を有し、前記動作状態において、前記オン時間制御手段からの信号に応じて前記スイッチング手段を連続的にオンオフし、前記待機状態において、前記コントローラは、前記スイッチング手段を間欠的にオンオフするために、前記トランスの２次側の出力電圧を監視し、監視した前記出力電圧に応じて前記発振停止手段に前記発振停止信号を出力し、前記発振停止手段が前記フィードバック手段のフィードバック信号を制御することにより、前記スイッチング手段をオフし、前記スイッチング手段をオフした後、監視した前記出力電圧が前記動作状態における出力電圧よりも小さい閾値電圧を下回ると前記発振停止信号を停止することにより前記スイッチング手段をオンするように前記発振停止信号の出力を制御することを特徴とする。

本発明によれば、上記のように構成したので、スイッチングレギュレータおよびマイクロコントローラを備えた機器において、負荷の動作状態、待機状態、非動作状態等の状態において、スイッチングレギュレータを安価に電源変換効率良く制御することができる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。

＜第１の実施の形態＞
図１は本発明の第１の実施の形態を示す。図１において、１０１は整流平滑回路であり、商用電源ＡＣから入力された交流電圧を、整流ダイオードＤ１〜Ｄ４と平滑コンデンサＣ１で、直流電圧に変換する。

１０２はスイッチングレギュレータである。Ｑ１はメインスイッチング素子としてのＭＯＳＦＥＴ、Ｔ１は絶縁トランスであり、１０３はＭＯＳＦＥＴ Ｑ１の制御回路である。制御回路１０３は、フォトトランジスタ１０２１のトランジスタ電流に応じて、ＭＯＳＦＥＴ Ｑ１のオン時間の長さを決定する。フォトトランジスタ１０２１のトランジスタ電流が少なければ、オン時間は長い。フォトトランジスタ１０２１のトランジスタ電流が多ければ、オン時間は短くなり、所定の値以上となると、オンしなくなる。オフ時間は、絶縁トランスＴ１の蓄積エネルギーが放出される期間である。絶縁トランスＴ１の出力は、ダイオードＤ５とコンデンサＣ２により整流平滑される。コンデンサＣ２間電圧がスイッチングレギュレータ１０２の２次側出力電圧Ｖ１となる。本実施の形態は、フライバック電源の例であるが、特にこの例に限定されるものではない。

１０４はフィードバック回路であり、スイッチングレギュレータ１０２の出力電圧Ｖ１と、シャントレギュレータＩＣ１のＲｅｆ端子の入力電圧との誤差を増幅し、フォトカプラ（ＬＥＤ１０４１とフォトトランジスタ１０２１とにより構成されている。）を介して１次側にフィードバックするものである。２次側出力電圧Ｖ１は、抵抗Ｒ１と抵抗Ｒ２により分圧され、シャントレギュレータＩＣ１のＲｅｆ端子に入力されている。シャントレギュレータＩＣ１は、内蔵の基準電圧とＲｅｆ端子の電圧とを比較し、カソード電圧に反映する。スイッチングレギュレータ１０２の出力電圧Ｖ１とシャントレギュレータＩＣ１のカソード電圧との差電圧と、抵抗Ｒ３と、により決定される電流が、ダイオード電流としてＬＥＤ１０４１を流れ、このダイオード電流に応じた電流が、ＬＥＤ１０４１と光結合されているフォトトランジスタ１０２１（スイッチングレギュレータ１０２の）を流れる。シャントレギュレータＩＣ１のカソード電圧は、Ｒｅｆ端子の電圧が内蔵基準電圧よりも高ければ低下し、低ければ上昇するように動作する。なお、コンデンサＣ３と抵抗Ｒ４は、位相補償用に設けられている。

スイッチングレギュレータ１０２の出力電圧Ｖ１は、フィードバック回路１０４により、シャントレギュレータＩＣ１の内蔵基準電圧の（Ｒ１＋Ｒ２）／Ｒ２に制御される。

１２１は降圧型ＤＣ−ＤＣコンバータであり、スイッチングレギュレータ１０２の出力電圧Ｖ１をＣＰＵ１１０の電源電圧であるＶ２に降圧する。

１０５、１０６はスイッチングレギュレータ１０２の負荷である。負荷１０５は機器が動作中にしか電源供給を必要としない負荷であって、例えばプリンタの場合の紙搬送用モータが挙げられる。負荷１０６は機器が動作中及び待機中ともに電源供給を必要とする負荷であって、例えば操作パネルなどが挙げられる。なお、機器の中には、機器が省エネルギーモードに入ると、負荷１０５及び負荷１０６がともに電源供給を必要としない機器もある。

ＣＰＵ１１０は機器の制御をつかさどる。Ｖｃｃは駆動電源端子、Ｇｎｄはグランド端子であり、Ｐｏ２、Ｐｏ３は出力ポートであり、負荷１０５、負荷１０６を制御する。Ａ／Ｄはアナログデジタル変換ポート（以下「Ａ／Ｄポート」という。）であり、スイッチングレギュレータ１０２の出力電圧Ｖ１を抵抗Ｒ６及び抵抗Ｒ７で分圧した電圧が入力される。Ｐｏ１は出力ポートである。

ＣＰＵ１１０の出力ポートＰｏ１が論理ローレベル（以下「Ｌ」という。）の場合、トランジスタＱ２はオフであり、フィードバック回路１０４は、スイッチングレギュレータ１０２の出力電圧を、シャントレギュレータＩＣ１の内蔵基準電圧の（Ｒ１＋Ｒ２）／Ｒ２になるように制御する。他方、この出力ポートＰｏ１が論理ハイレベル（以下「Ｈ」という。）のとき、トランジスタＱ２はオンとなって、シャントレギュレータＩＣ１のカソード電圧がグランド電圧になる。その結果、シャントレギュレータＩＣ１は動作しなくなるが、ＬＥＤ１０４１のダイオード電流は、トランジスタＱ２を介して流れるので、増大し、このＬＥＤ１０４１と光結合されているフォトトランジスタ１０２１のトランジスタ電流が増大する。このトランジスタ電流の電流値は、制御回路１０３がＭＯＳＦＥＴ Ｑ１をオンさせなくなる値に設定されている。

次に、図２〜図４を参照して、図１の回路の各状態における動作を説明する。図２〜図４は、それぞれ、上から順に、ＣＰＵ１１０の出力ポートＰｏ１の状態、ＭＯＳＦＥＴ Ｑ１のゲート電圧波形、ドレイン電圧波形、ドレイン電流波形、スイッチングレギュレータ１０２の出力電圧Ｖ１の電圧波形、ＣＰＵ１１０のＡ／Ｄポートの入力電圧、スイッチングレギュレータ１０２の出力電流波形を示す。図２〜図４は一連の時系列の動きを示す。図示の状態１〜状態５に従って以下説明する。

状態１： 機器動作状態であり、負荷１０５及び負荷１０６はともに動作している。このとき、スイッチングレギュレータ１０２は最大出力状態である。スイッチングレギュレータ１０２の出力電圧Ｖ１と、シャントレギュレータＩＣ１のカソード電圧との差電圧と、抵抗Ｒ３と、により決定されたダイオード電流に応じて、すなわち、ＬＥＤ１０４１と光結合されているフォトトランジスタ１０２１をトランジスタ電流が流れる。そして、制御回路１０３は、このトランジスタ電流に応じてＭＯＳＦＥＴ Ｑ１のオンデューティを制御し、スイッチングレギュレータ１０２の出力電圧Ｖ１を制御する。

状態２： 機器は待機状態であって、負荷１０６のみが動作し、負荷１０５は動作していない。したがって、スイッチングレギュレータ１０２の出力電流は、状態１より減少している。フィードバック回路１０４の働きにより、シャントレギュレータＩＣ１のカソード電圧は上昇し、ＬＥＤ１０４１のダイオード電流が減少し、このＬＥＤ１０４１と光結合されているフォトトランジスタのトランジスタ電流が減少するので、ＭＯＳＦＥＴ Ｑ１のオン時間が短くなる。ＭＯＳＦＥＴ Ｑ１のスイッチング回数が状態１より多いため、損失が増加している期間である。

状態３： 機器は状態２と同じく待機状態である。ＣＰＵ１１０は出力ポートＰｏ１を断続的にＨにしている。出力ポートＰｏ１がＨの間、トランジスタＱ２はオンになり、シャントレギュレータＩＣ１のカソード電圧がグランド電圧になる。すると、シャントレギュレータＩＣ１は動作しなくなるが、ＬＥＤ１０４１のダイオード電流は、トランジスタＱ２を介して流れるので、増大し、このＬＥＤ１０４１と光結合されているフォトトランジスタ１０２１のトランジスタ電流が増大する。この出力ポートＰｏ１がＨの間、ＭＯＳＦＥＴ Ｑ１はオフ状態となり、出力電圧Ｖ１は負荷１０６の負荷電流により低下していく。

一方、出力ポートＰｏ１がＬの間は、シャントレギュレータＩＣ１は動作する。出力ポートＰｏ１がＨからＬに移行したとき、出力電圧Ｖ１は内蔵基準電圧の（Ｒ１＋Ｒ２）／Ｒ２よりも低いためＬＥＤ１０４１のダイオード電流は状態２の時よりも減少し、このＬＥＤ１０４１と光結合されているフォトトランジスタのトランジスタ電流が減少する。したがって、ＭＯＳＦＥＴ Ｑ１のオン時間が、状態２より、長くなる。

ＣＰＵ１１０は、Ａ／Ｄポートに入力された電圧、すなわち出力電圧Ｖ１を抵抗Ｒ６と抵抗Ｒ７で分圧した電圧をモニタしている。ＣＰＵ１１０はプログラムコードで設定された所定の値Ｖmin1を下回るまで、出力ポートＰｏ１のＨのデューティを増大させる。なお、Ｖmin1×（Ｒ６＋Ｒ７）／Ｒ７は負荷１０６が十分動作できる電圧に設定しなければならない。

状態４： 機器は状態２と同じく待機状態である。ＣＰＵ１１０の出力ポートＰｏ１のＨのデューティが、状態３に比べて、大きい。ＣＰＵ１１０のＡ／Ｄポートの電圧は所定の値Ｖmin1を下回る期間が発生している。ＣＰＵ１１０は機器の状態が変化しない限り、この状態を維持する。状態２に比べて、ＭＯＳＦＥＴ Ｑ１のスイッチング回数が大幅に減少し、状態２に比べてスイッチングレギュレータ１０２は効率の良い状態である。図示しないが、ＣＰＵ１１０が、この状態から機器の動作状態に遷移させる場合には、ＣＰＵ１１０は出力ポートＰｏ１をＬ状態に固定してから機器の状態を遷移させる。

状態５： 機器は省エネルギーモードに移行し、負荷１０５及び負荷１０６は共に動作していない。この状態５では、スイッチングレギュレータ１０２の出力は降圧型ＤＣ−ＤＣコンバータ１２１にのみ電力を供給している。降圧型ＤＣ−ＤＣコンバータ１２１は、入力電圧が、図中、Ｖmin2×（Ｒ６＋Ｒ７）／Ｒ７以上であれば、動作可能であり、入力電圧が低いほど効率がよい。ＣＰＵ１１０は、Ａ／Ｄポートの入力電圧がＶmin2を下回るまでの間、出力ポートＰｏ１をＨとし、Ｖmin2からＶmax2を上回るまでの間、出力ポートＰｏ１をＬとする。

ＭＯＳＦＥＴ Ｑ１のスイッチング回数は状態４に比べて大幅に減少し、かつ降圧型ＤＣ−ＤＣコンバータ１２１の効率も上昇し、損失のきわめて少ない状態である。

状態５→状態１： 機器を省エネルギーモードから動作状態に移行させる場合の遷移状態である。ＣＰＵ１１０は機器を動作状態に移行させるために出力ポートＰｏ１をＬ状態に維持する。しかしながら、出力電圧Ｖ１がＶmin2、Ｖmax2近傍にあるため、直ちに負荷１０５、負荷１０６を動作させることができない。ＣＰＵ１１０はＡ／Ｄポートの電圧をモニタし、Ｖmin1を上回ったのを確認し、負荷１０５、負荷１０６を動作させ、機器を動作状態に移行させる。

以上説明したように、本実施の形態においては、機器の動作状態に応じてＭＯＳＦＥＴ Ｑ１のスイッチング回数が増大しないように制御でき、スイッチングレギュレータ１０２の損失を抑えることができる。

なお、ＣＰＵ１１０の出力ポートＰｏ１の設定は、プログラムコードで逐次指定しても良いし、ＰＷＭ出力のように周波数とデューティを指定しても良い。

また、本実施の形態では、アナログデジタル変換機能をＣＰＵ１１０の内蔵のタイプとしたが、別回路のアナログデジタル回路を用い、その出力をＣＰＵ１１０に入力しても良い。

＜第２の実施の形態＞
図５は本発明の第２の実施の形態を示す。本実施の形態は、第１の実施の形態との比較でいえば、ＣＰＵ１１０のＡ／Ｄポートに接続される回路の構成が異なる。

すなわち、第１の実施の形態においては、ＣＰＵ１１０のＡ／Ｄポートには、２次側出力電圧Ｖ１を抵抗Ｒ６と抵抗Ｒ７で分圧した電圧を入力するようにした。また、ＣＰＵ１１０におけるアナログデジタル変換機能の変換速度は、高速なものが要求されており、スイッチングレギュレータのスイッチング周波数が一般的な数１０ｋＨｚである場合には、少なくとも数１０ｋＨｚの変換周期が必要であった。

これに対して、本実施の形態では、抵抗Ｒ８と、ダイオードＤ６と、コンデンサＣ４とにより、充放電の時定数の異なるフィルタ回路を構成し、ＣＰＵ１１０のＡ／Ｄポートには、
コンデンサＣ４間電圧を抵抗Ｒ９及び抵抗Ｒ１０で分圧して得られた電圧を、入力するようにした。

図６〜図８を参照して本回路の各状態の動作を説明する。図６〜図８の各波形は図２〜図４と同一部分の波形である。

状態１〜状態３： 第１の実施の形態と同じである。ＣＰＵ１１０のＡ／Ｄポートの入力電圧は、このフィルタ回路の影響により、２次側出力電圧Ｖ１の低電圧側に偏った波形となる。

状態４： 第１の実施の形態と同じである。ＣＰＵ１１０のＡ／Ｄポートの入力電圧は、このフィルタ回路の影響により、２次側出力電圧Ｖ１の低電圧側に偏っているため、Ｖmin1を下回る期間が長い。したがって、ＣＰＵ１１０のＡ／Ｄポートが、遅くともＣＰＵ１１０がＶmin1を下回っていると検出できるようになる。

状態５： 機器の状態は第１の実施の形態と同じである。ＣＰＵ１１０のＡ／Ｄポートの入力電圧は、このフィルタ回路の影響により、２次側出力電圧Ｖ１の低電圧側に偏っている。したがって、Ｖmin2の検出はできるが、第１の実施の形態でのＶmax2にあたる電圧は検出できない。ＣＰＵ１１０は、出力ポートＰｏ１のＬ期間をあらかじめ定めた時間とし、Ｈ期間を調整することにより、ＣＰＵ１１０のＡ／Ｄポートの入力電圧が低下した電圧をＶmin2になるように制御する。

状態５→状態１： 機器の状態は第１の実施の形態と同じである。ＣＰＵ１１０は機器を動作状態に移行させるため、出力ポートＰｏ１をＬ状態に維持する。しかしながら、２次側出力電圧Ｖ１がＶmin2、Ｖmax2の近傍にあるため、直ちに負荷１０５、負荷１０６を動作させることができない。

またそのうえ、ＣＰＵ１１０のＡ／Ｄポートの入力電圧は、このフィルタ回路の影響によりなかなか上昇しない。

したがって、ＣＰＵ１１０のＡ／Ｄポートの入力電圧をモニタして、状態５から状態１へ移行する場合、本実施の形態では、第１の実施の形態に比べて、時間がかかる。時間短縮のため、状態移行完了を、ＣＰＵ１１０のＡ／Ｄポートの入力電圧にかかわらず、決められた時間で行うこともできる。

本発明の第１の実施の形態に係る回路を示す回路図である。 図１の回路の動作波形図である。 図１の回路の動作波形図である。 図１の回路の動作波形図である。 本発明の第２の実施の形態に係る回路を示す回路図である。 図５の回路の動作波形図である。 図５の回路の動作波形図である。 図５の回路の動作波形図である。

符号の説明

１０１ 平滑整流回路
１０２ スイッチングレギュレータ
１０３ 制御回路
１０４ フィードバック回路
１０５、１０６ 負荷
１１０ ＣＰＵ
１２１ ＤＣ−ＤＣコンバータ
１０２１ フォトトランジスタ
１０４１ ＬＥＤ
Ｑ１ ＭＯＳＦＥＴ
Ｔ１ トランス
ＩＣ１ シャントレギュレータ

Claims (2)

1. 互いに絶縁された１次巻線と２次巻線を有するトランスと、
   前記トランスの１次巻線に流れる電流をスイッチングするスイッチング手段と、
   前記トランスの２次巻線の出力を整流及び平滑する整流平滑手段と、
   前記整流平滑手段によって整流及び平滑された前記トランスの２次側の出力電圧と基準電圧を比較することにより、フィードバック信号を出力するフィードバック手段と、
   前記フィードバック手段からの前記フィードバック信号に応じて前記スイッチング手段のオン時間を制御するオン時間制御手段と、
   前記出力電圧が供給される負荷の動作を制御するコントローラと、
   前記コントローラからの指示に応じて、前記負荷が動作している動作状態から前記負荷が動作していない待機状態に切り換わる場合に、前記コントローラから出力される発振停止信号に応じて前記フィードバック手段の前記フィードバック信号を制御することにより、前記スイッチング手段の発振を停止する発振停止手段と、を有し、
   前記動作状態において、前記オン時間制御手段からの信号に応じて前記スイッチング手段を連続的にオンオフし、
   前記待機状態において、前記コントローラは、前記スイッチング手段を間欠的にオンオフするために、前記トランスの２次側の出力電圧を監視し、監視した前記出力電圧に応じて前記発振停止手段に前記発振停止信号を出力し、前記発振停止手段が前記フィードバック手段のフィードバック信号を制御することにより、前記スイッチング手段をオフし、前記スイッチング手段をオフした後、監視した前記出力電圧が前記動作状態における出力電圧よりも小さい閾値電圧を下回ると前記発振停止信号を停止することにより前記スイッチング手段をオンするように前記発振停止信号の出力を制御することを特徴とする電源装置。
2. 前記出力電圧は複数の負荷に供給され、前記動作状態とは、前記複数の負荷のすべてが動作している状態であり、前記待機状態とは、前記複数の負荷の一部が動作していない状態であることを特徴とする請求項１に記載の電源装置。

Images