JP5809656B2 - 高圧電源装置及び画像形成装置 - Google Patents

Description

この発明は高圧電源装置、並びに高圧電源装置を備えた画像形成装置に関する。

従来の高圧電源装置として、例えば特許文献１に示すように、スイッチング制御回路の出力を、昇圧トランスの１次側の一部分（補助巻線）を介してバイポーラトランジスタのベースに接続し、直流電源を昇圧トランスの１次側の他の部分（主巻線）を介してバイポーラトランジスタのコレクタに接続し、トランスの２次側を、整流回路を介して負荷に接続するとともに、整流回路の出力（直流出力電圧）をスイッチング制御回路に帰還させて、直流出力電圧を制御するものが知られている。

図２０は上記の高圧電源装置をより具体的にした高圧電源装置を示す。
図２０の装置において、マイコン７０１のＰＷＭ出力は、プルアップ抵抗７０５を介して３．３Ｖの電源７０２に接続されるとともに、抵抗７１１とコンデンサ７１２で構成される平滑化回路７１０を介して、オペアンプ７２１の反転入力端子７２１ｑに接続されている。
オペアンプ７２１、コンデンサ７２２、７２５、及び抵抗７２３、７２４、７２６により構成される差分積分回路７２０の出力が昇圧トランス７５０の１次側の補助巻線７５１の一端に接続され、補助巻線７５１の他端は、ＮＰＮトランジスタ７４０のベースに接続されている。

昇圧トランス７５０の１次側の主巻線７５２は一端が２４Ｖの電源７０３に接続され、他端がＮＰＮトランジスタ７４０のコレクタに接続されている。
昇圧トランス７５０の２次巻線７５３からの出力は、整流回路７６０で整流されて、高圧出力電圧として出力抵抗７８０を介して負荷７８５に供給される。
高圧出力電圧（ノード７９０Ａの電圧）はまた、出力電圧変換作用（降圧作用）を有する出力電圧変換部７７０を介して、オペアンプ７２１の非反転入力端子７２１ｐに帰還される。
整流回路７６０は、ダイオード７６１、７６２、コンデンサ７６３、７６４を備えている。
出力電圧変換部７７０は、５０ＭΩの抵抗７７１、１００ｋΩの抵抗７７２、１ＭΩのプルダウン抵抗７７３、及びコンデンサ７７４により構成されている。

初期状態においてマイコン７０１のＰＷＭ出力はＨレベルであり、抵抗７０５によりプルアップされているので、電源７０２からの３．３Ｖの電圧が、平滑化回路７１０を介してオペアンプ７２１の反転入力端子７２１ｑに入力される。
また、ノード７９０Ａの高圧出力はオフ状態であるので、電源７０２の出力３．３Ｖを、１００ｋΩの抵抗７７２と１ＭΩの抵抗７７３で分圧した値である３．０Ｖが、オペアンプ７２１の非反転入力端子７２１ｐに入力される。

非反転入力端子７２１ｐの電圧（３．０Ｖ）は、反転入力端子７２１ｑの電圧（３．３Ｖ）よりも低いので、オペアンプ７２１の出力は最低電圧（ＶＯＬ＝略０Ｖ）となる。従って、ＮＰＮトランジスタ７４０には、ベース電流が流れず、トランス７５０の主巻線７５２には電流が流れない。その結果、ノード７９０Ａの出力がオフの状態が維持される。

マイコン７０１のＰＷＭ出力端子から、高圧出力の目標値（目標電圧）に対応するＰＷＭ信号の出力を開始すると、ＰＷＭ信号が平滑化回路７１０を介して反転入力端子７２１ｑに入力される。
ＰＷＭ信号は、ＨレベルとＬレベルを繰り返す信号であり、その平均値はＨレベルよりも低く、デューティが１００％未満では、３．１５Ｖ以下となる。なお、デューティが１００％に近い範囲では、デューティと平滑化後の電圧とは比例せず、一般にデューティに比例する値よりも小さな値となる。目標電圧が大きいほど、ＰＷＭ出力のデューティはより小さなものとされ、従って、オペアンプ７２１の反転入力端子７２１ｑの入力電圧もより小さな値となる。

反転入力端子７２１ｑの入力電圧が非反転入力端子７２１ｐの入力電圧（＝３．０Ｖ）よりも低いと、差分積分回路７２０の出力が徐々に上昇する。その結果、昇圧トランス７５０の補助巻線７５１を介してＮＰＮトランジスタ７４０のベースに電流が流れ、主巻線７５２を介して２４Ｖの電源７０３からＮＰＮトランジスタ７４０のコレクタ・エミッタ間に電流が流れる。主巻線７５２に電流が流れることにより、誘導作用により補助巻線７５１に接続されたベースの電位が下がり主巻線７５２に流れていた電流が遮断される。以降主巻線７５２及び補助巻線７５１の電流のオン・オフが繰り返される自励発振が開始される。

主巻線７５２の電流がオン・オフする結果、トランス７５０の２次側７５３に昇圧された交流出力が出力され、整流回路７６０で整流されて、ノード７９０Ａに負電圧が現れ、抵抗７８０を介して負荷７８５に供給される。

自励発振の周波数は、トランスの１次側及び２次側の巻線の自己インダクタンス及び相互インダクタンス、並びに、それぞれの巻線の寄生容量、並びに整流回路のコンデンサの容量等にも依存する。自励発振は、これらのインダクダンス及び容量によるＬＣ共振と、トランジスタのベース電位の変化によるトランジスタのオン・オフ動作とが複合した形で起きるものである。

整流回路７６０の出力（ノード７９０Ａの出力）は、出力電圧変換部７７０で降圧されて、オペアンプ７２１の非反転入力端子７２１ｐに帰還される。ノード７９０Ａの出力は負電圧であるので、その絶対値が大きいほど、帰還電圧の値は小さくなる。

ＮＰＮトランジスタ７４０のベース電流は、オペアンプ７２１の反転入力端子７２１ｑと非反転入力端子７２１ｐの電圧の差に応じて調整され、ベース電流を増幅したコレクタ電流によりＮＰＮトランジスタ７４０が駆動され、自励発振により昇圧された高圧出力はＰＷＭ信号のデューティに応じた電圧に制御される。

図２１に図２０の回路の出力開始時の波形の一例を示す。図２１中の符号Ｄ７９０Ａ、Ｄ７９０Ｂ、Ｄ７９０Ｃ、Ｄ７９０Ｄはそれぞれ、図２０のノード７９０Ａ、７９０Ｂ、７９０Ｃ、７９０Ｄの電位の変化を示す。符号Ｄ７９０Ａ０、Ｄ７９０Ｂ０、Ｄ７９０Ｃ０、Ｄ７９０Ｄ０はそれぞれ、波形Ｄ７９０Ａ、Ｄ７９０Ｂ、Ｄ７９０Ｃ、Ｄ７９０Ｄのゼロレベルを示す。ＰＷＭ出力がＨに維持されるオフ状態から、−１５００Ｖに対応したデューティのＰＷＭ信号を出力する状態に切り替わる時点が符号Ｔ１１で示され、ノード７９０Ａの電圧が目標電圧である−１５００Ｖの９０％に到達する時点が符号Ｔ１２で示されている。時点Ｔ１１から時点Ｔ１２までの時間（立ち上げ時間）は１０．６ｍｓｅｃである。

特開２０１１−２４８０８８号公報

しかしながら、従来の技術ではスイッチングにバイポーラトランジスタを使用している為にトランジスタの損失が大きく、消費電力が大きいという問題があった。またバイポーラトランジスタは高い周波数では発振せず、トランスの巻数によっては発振周波数調整用にコンデンサ７６５（図２１に点線で示す）を挿入する必要があった。
また発振周波数を２０〜４０ｋＨｚ程度と低く調整しなければならず、負荷によっては可聴音が出てしまう場合があった。
さらに負荷を大きくした場合にトランジスタの発熱量が大きい為、ヒートシンクなどを付けなければならなくなり、コストが増加し、実装部品のサイズが増加するなどの問題がある。
一例として、ＴＯ−２２０パッケージのトランジスタを使用した場合に高さは約２０ｍｍ、ヒートシンクを用いた場合には約２５ｍｍ程度となり、これらの部品を含む装置の小型化の障害となるという問題があった。

本発明の高圧電源装置は、
１次側に主巻線と補助巻線を有し、２次側に昇圧比に応じた２次巻線を有するトランスと、
演算増幅器で構成された差分積分回路と、
ＦＥＴと、
前記トランスの出力を整流する整流回路と、
前記整流回路の高圧出力に対応した帰還信号を生成する出力電圧変換部と
を有する高圧電源装置において、
前記主巻線は一端が、第１のＤＣ電源に接続され、他端が前記ＦＥＴのドレインに接続されており、
前記差分積分回路は、前記高圧出力の目標値に対応した設定信号と、前記出力電圧変換部で生成された前記帰還信号との差分を積分して出力し、
前記差分積分回路の出力は、前記補助巻線の一端に接続され、
前記補助巻線の他端は、コンデンサを介して前記ＦＥＴのゲートに接続され、
前記コンデンサに並列に第１の抵抗が接続され、
前記ＦＥＴのゲートと接地ノードの間に第２の抵抗が接続され、
前記第１及び第２の抵抗と前記コンデンサにより微分回路が構成され、
前記ＦＥＴが前記微分回路による容量結合により自励発振駆動され、
前記差分積分回路の出力を前記第１の抵抗と前記第２の抵抗により分圧することにより、前記ゲートに印加する電圧を生成し、
前記差分積分回路の前記演算増幅器による帰還制御で前記整流回路から出力される前記高圧出力を、前記目標値に一致するように制御する
ことを特徴とする。

本発明によれば、スイッチング素子としてＦＥＴ(電界効果トランジスタ)を用いているため、スイッチング素子における損失が小さく、消費電力が小さいと言う効果がある。
また、トランスの自励発振回路にＦＥＴを用いてその駆動を微分回路によって行うことにより自励発振動作とドレイン電流を良好に制御して効率の良い昇圧動作が可能となる。
また、自励発振周波数を７０〜１００ｋＨｚ程度と高くすることができるようになり、発振周波数を低く抑える為の高耐圧のコンデンサが不要となる。
また面実装のＦＥＴが利用できるようになり、基板表面の部品の高さを抑えることができ、高圧電源装置や高圧電源装置を備える画像形成装置の小型化に寄与することができる。

本発明の実施の形態１の画像形成装置を示す概略図である。 図１の画像形成装置の制御系を、制御対象部材、及びセンサ類とともに示すブロック図である。 図２のプリンタエンジン制御部及び高圧電源装置の構成例を示すブロック図である。 図３に示される高圧電源装置のうち、帯電バイアス発生部に関係する部分を、プリンタエンジン制御部及び電源とともに、より詳しく示すブロック図である。 図４に示される高圧電源装置の回路構成をプリンタエンジン制御回路及び電源とともに示す回路図である。 （ａ）及び（ｂ）は図５の昇圧トランスの概略構成を示す図である。 図５の回路の各部に現れる電圧、電流の一例を示す波形図である。 ある負荷状態において、図５の回路の各部に現れる電圧、電流の一例を示す波形図である。 別の負荷状態において、図５の回路の各部に現れる電圧、電流の一例を示す波形図である。 別の負荷状態において、図５の回路の各部に現れる電圧、電流の一例を示す波形図である。 別の異なる負荷状態において、図５の回路の各部に現れる電圧、電流の一例を示す波形図である。 本発明の実施の形態２で用いられるプリンタエンジン制御部及び高圧電源装置の構成例を示すブロック図である。 図１２に示される高圧電源装置のうち、２次転写バイアス発生部に関係する部分を、プリンタエンジン制御部及び電源とともに、より詳しく示すブロック図である。 図１３に示される高圧電源装置の回路構成をプリンタエンジン制御回路及び電源とともに示す回路図である。 図１４の回路各部に現れる電圧、電流の一例を示す波形図である。 ある負荷状態において、図１４の回路の各部に現れる電圧、電流の一例を示す波形図である。 別の負荷状態において、図１４の回路の各部に現れる電圧、電流の一例を示す波形図である。 別の負荷状態において、図１４の回路の各部に現れる電圧、電流の一例を示す波形図である。 別の負荷状態において、図１４の回路の各部に現れる電圧、電流の一例を示す波形図である。 従来の高圧電源装置の回路構成をマイコンとともに示す回路図である。 図２０の回路の各部に現れる電圧、電流の一例を示す波形図である。

実施の形態１．
図１は本発明の実施の形態１の画像形成装置を示す。
図示の画像形成装置１００は、ブラック、イエロー、マゼンタ、シアンの順に１次転写を行うものであり、ブラック、イエロー、マゼンタ、シアンの現像・転写ユニット１０１Ｋ、１０１Ｙ、１０１Ｍ、及び１０１Ｃを有する。

ブラックの現像・転写ユニット１０１Ｋは、現像器カートリッジ１０２Ｋ、ＬＥＤヘッド１０３Ｋ、トナー容器１０４Ｋ、及び転写ローラ１０５Ｋを有する。現像器カートリッジ１０２Ｋは、感光体ドラム１３２Ｋ、帯電ローラ１３６Ｋ、現像ローラ１３４Ｋ、供給ローラ１３３Ｋ、現像ブレード１３５Ｋ、及びクリーニングブレード１３７Ｋを含む。転写ローラ１０５Ｋは感光体ドラム１３２Ｋに対向して配置されている。

同様に、イエローの現像・転写ユニット１０１Ｙは、現像器カートリッジ１０２Ｙ、ＬＥＤヘッド１０３Ｙ、トナー容器１０４Ｙ、及び転写ローラ１０５Ｙを有する。現像器カートリッジ１０２Ｙは、感光体ドラム１３２Ｙ、帯電ローラ１３６Ｙ、現像ローラ１３４Ｙ、供給ローラ１３３Ｙ、現像ブレード１３５Ｙ、及びクリーニングブレード１３７Ｙを含む。転写ローラ１０５Ｙは感光体ドラム１３２Ｙに対向して配置されている。

同様に、マゼンタの現像・転写ユニット１０１Ｍは、現像器カートリッジ１０２Ｍ、ＬＥＤヘッド１０３Ｍ、トナー容器１０４Ｍ、及び転写ローラ１０５Ｍを有する。現像器カートリッジ１０２Ｍは、感光体ドラム１３２Ｍ、帯電ローラ１３６Ｍ、現像ローラ１３４Ｍ、供給ローラ１３３Ｍ、現像ブレード１３５Ｍ、及びクリーニングブレード１３７Ｍを含む。転写ローラ１０５Ｍは感光体ドラム１３２Ｍに対向して配置されている。

同様に、シアンの現像・転写ユニット１０１Ｃは、現像器カートリッジ１０２Ｃ、ＬＥＤヘッド１０３Ｃ、トナー容器１０４Ｃ、及び転写ローラ１０５Ｃを有する。現像器カートリッジ１０２Ｃは、感光体ドラム１３２Ｃ、帯電ローラ１３６Ｃ、現像ローラ１３４Ｃ、供給ローラ１３３Ｃ、現像ブレード１３５Ｃ、及びクリーニングブレード１３７Ｃを含む。転写ローラ１０５Ｃは感光体ドラム１３２Ｃに対向して配置されている。

画像形成装置１００はさらに、中間転写ベルト１４１、中間転写ベルト張架ローラ１４２、中間転写ベルト駆動ローラ１４３、中間転写ベルトバックアップローラ（２次転写バックアップローラ）１４４、中間転写ベルトクリーニングブレード１４５、廃トナー容器１４６、用紙カセット１５１、ホッピングローラ１５２、レジストローラ対１５３、１５４、用紙検出センサ１５５、２次転写ローラ１５６、定着器１５７、搬送ガイド１５８、及び排紙トレー１５９を備える。
用紙カセット１５１は、記録媒体としての印刷用紙１５０を収納するものである。

図２は図１の画像形成装置１００の制御系を、制御対象部材、及びセンサ類とともに示す。図２で図１と同じ符号は同じ部材を示す。
図示の制御系は、ホストインターフェース部２１１と、コマンド／画像処理部２１２と、ＬＥＤヘッドインターフェース部２１３と、プリンタエンジン制御部２２０と、記憶手段２３０と、高圧電源装置２４０を備える。

プリンタエンジン制御部２２０には、用紙検出センサ１５５、サーミスタ２６５、定着器ヒーター２５９、温湿度センサ２９０、２次転写ローラソレノイド２９９、ホッピングモータ２５４、レジストモータ２５５、ベルトモータ２５６、定着器ヒーターモータ２５７、及びドラムモータ２５８Ｋ、２５８Ｙ、２５８Ｍ、２５８Ｃが接続されている。サーミスタ２６５は、定着器ヒーター２５９の温度を検知して、検知した温度を示す信号を出力する。

高圧電源装置２４０は、図３に示すように、設定信号出力部２６０と、帯電バイアス発生部２６１Ｋ、２６１Ｙ、２６１Ｍ、２６１Ｃと、現像バイアス発生部２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃと、１次転写バイアス発生部２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃと、２次転写バイアス発生部２６４とを有する。

図１の画像形成装置１００には図示しない外部の機器から図２のホストインターフェース部２１１を介してＰＤＬ（ページ記述言語）等で記述された所定フォーマットの印刷データが入力される。
入力された印刷データはコマンド／画像処理部２１２によってビットマップデータに変換される。
画像形成装置１００はサーミスタ２６５で得られる検知温度を示す信号に応じて定着器ヒーター２５９を制御することにより定着器１５７を所定の温度にした後、電子写真プロセスによる印刷動作（画像形成動作）を開始する。

図１の給紙カセット１５１に収納された用紙１５０はホッピングローラ１５２で給紙される。用紙１５０は、レジストローラ１５３及び１５４によって中間転写ベルト１４１上の２次転写ローラ１５６と２次転写バックアップローラ１４４により形成されるニップ部１５６Ｎに搬送される。

トナーカートリッジ容器１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃは現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃに着脱可能で内部のトナーを現像器に供給可能な構造になっている。

電子写真プロセスにおいては、帯電バイアス発生部２６１Ｋ、２６１Ｙ、２６１Ｍ、２６１Ｃが、それぞれ現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃ（具体的にはその帯電ローラ１３６Ｋ、１３６Ｙ、１３６Ｍ、１３６Ｃ）に帯電バイアスを供給し、帯電ローラを帯電させ、帯電ローラ１３６Ｋ、１３６Ｙ、１３６Ｍ、１３６Ｃを感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃに接触乃至近接させることで感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃを帯電させる。

その後、上記のビットマップデータに応じてＬＥＤヘッド１０３Ｋ、１０３Ｍ、１０３Ｙ、１０３Ｃの発光素子が選択的に点灯されて、感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃ上が選択的に放電されることで、感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃに静電潜像が形成され、現像により、感光体ドラム１３２Ｋ、１３２Ｙ、１３２Ｍ、１３２Ｃにトナー像が形成される。
現像のために、現像バイアス発生部２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃが、それぞれ現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃ（具体的にはその現像ローラ１３４Ｋ、１３４Ｙ、１３４Ｍ、１３４Ｃ）に現像バイアスを供給する。

現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃによって現像された感光体上のトナー像は、転写ローラ１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃに印加されたバイアスによって中間転写ベルト１４１に順次転写される。中間転写ベルト１４１への転写のために、１次転写バイアス発生部２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃが、それぞれ１次転写ローラ１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃに１次転写バイアスを供給する。順次転写により、４色のトナー像が中間転写ベルト１４１上に形成される。

２次転写ローラ１５６はソレノイド２９９（図２）により当接離間可能となっており、用紙１５０がニップ部１５６Ｎにある時以外は２次転写ローラ１５６を離間させ、トナーによるローラの汚れを防止する。
中間転写ベルト１４１上のトナー像がニップ部１５６Ｎに到達するタイミングに合わせてソレノイドを駆動し、２次転写ローラ１５６を中間転写ベルト１４１に当接させる。
これに合わせて、用紙１５０がニップ部１５６Ｎに搬送される。即ち、中間転写ベルト１４１上のトナー像がニップ部１５６Ｎを通過するタイミングに同期するように、用紙１５０がニップ部１５６Ｎを通過するように、用紙１５０が搬送される。

用紙１５０の先端がニップ部１５６Ｎを通過している間、２次転写ローラ１５６に印加される２次転写高電圧により、中間転写ベルト１４１上の４色のトナー像が用紙１５０に一括転写される。
２次転写のため、２次転写バイアス発生部２６４が２次転写バックアップローラ１４４に２次転写バイアスを供給する。より詳しく言えば、２次転写バイアス発生部２６４は、用紙１５０の先端がニップ部１５６Ｎに到達すると同時に２次転写ローラ１５６への２次転写バイアスの供給を開始し、用紙１５０の後端がニップ部１５６Ｎを通過する直前のタイミングで２次転写バイアスの供給を終了する。

用紙１５０に転写されたトナー像は定着器１５７によって定着され、その後用紙は排紙トレー１５９に排紙される。

プリンタエンジン制御部２２０は予め定められ記憶された値（テーブル値）に従って高圧出力電圧の目標値（目標電圧）を設定し、帯電バイアス発生部２６１Ｋ、２６１Ｙ、２６１Ｍ、２６１Ｃ、現像バイアス発生部２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃ、転写バイアス発生部２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃ、２次転写バイアス発生部２６４へ所定のタイミングで、それぞれの目標電圧に対応した所定の信号（設定信号）を出力する。

図４及び図５は、図３の高圧電源装置２４０のうち、１色の現像器、例えば現像器１０２Ｋのための帯電バイアス発生部２６１Ｋに関係する部分を、プリンタエンジン制御部２２０、並びに電源３０２及び３０３とともに、より詳しく示す。
なお、他のバイアス発生部２６１Ｙ、２６１Ｍ、２６１Ｃ、２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃ、２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃ、２６４も同様に構成することができる。

プリンタエンジン制御部２２０は、クロック出力ポート４０１、データ出力ポート４０２、ロード信号出力ポート４０３から同期クロック、シリアルデータ、ロード信号を出力する。

電源３０２は、３．３ＶのＤＣ電源であり、設定信号出力部２６０及び帯電バイアス部２６１Ｋに接続されている。
電源３０３は、２４ＶのＤＣ電源であり、帯電バイアス発生部２６１Ｋに接続されている。

図３の設定信号出力部２６０は例えばデジタルアナログコンバータ（ＤＡＣ）２６０ａを含む。
ＤＡＣ２６０ａは、ＣＬＫ同期クロック入力ポート４０４、シリアルＤＡＴＡ入力ポート４０５、ロード信号入力ポート４０６を有し、これらのポートには、それぞれプリンタエンジン制御部２２０のクロック出力ポート４０１、データ出力ポート４０２、ロード信号出力ポート４０３から出力される同期クロック、シリアルデータ、ロード信号が供給される。シリアルデータは例えば８ビットのデータであり、設定信号で表される電圧（基準電圧）として３．３Ｖを設定する場合、シリアルデータの値はＦＦｈｅｘとされ、基準電圧として０Ｖを設定する場合、シリアルデータの値は００ｈｅｘとされる。

データ出力ポート４０２からのシリアルデータは、クロック出力ポート４０１からの同期クロックに同期して供給され、全ビット（例えば８ビット）が供給されたときに、ロード信号出力ポート４０３からのロード信号が供給され、それまでに供給されたシリアルデータが取り込まれて、該シリアルデータに対応するアナログ電圧信号がＤＡ出力ポート４０７から出力される。

帯電バイアス発生部２６１Ｋは、平滑化回路３１０、差分積分回路３２０、微分回路３３０、電界効果トランジスタ（ＦＥＴ）３４０、昇圧トランス３５０、整流回路３６０、及び出力電圧変換部（降圧回路）３７０を備えている。

平滑化回路３１０は、抵抗３１１とコンデンサ３１２とで構成されている。
ＤＡＣ２６０ａのＤＡ出力ポート４０７の出力は、平滑化回路３１０を介して差分積分回路３２０に入力される。

差分積分回路３２０は、オペアンプ（演算増幅器）３２１、コンデンサ３２２、３２５、及び抵抗３２３、３２４、抵抗３２６で構成されている。
差分積分回路３２０の出力は、昇圧トランス３５０の１次側の一部を成す補助巻線３５１の一端３５１ａに接続され、補助巻線３５１の他端３５１ｂは微分回路３３０を介してＦＥＴ３４０のゲートに接続されている。

微分回路３３０は、抵抗３３１、３３３、及びコンデンサ３３２で構成されている。抵抗３３１は、コンデンサ３３２に並列に接続されている。
ＦＥＴ３４０としてはエンハンスメント型ＮチャンネルＭＯＳＦＥＴが用いられている。

昇圧トランス３５０の１次側の他の部分を成す主巻線３５２は一端３５２ａが２４Ｖの電源３０３に接続され、他端３５２ｂがＦＥＴ３４０のドレインに接続されている。

昇圧トランス３５０の２次巻線３５３からの出力は、整流回路３６０で整流される。
整流回路３６０は、ダイオード３６１、３６２、及びコンデンサ３６３、３６４により構成され、全波整流を行う。
昇圧トランス３５０の２次巻線３５３は、その第１及び第２の端部３５３ａ、３５３ｂが整流回路３６０の入力端子（交流側端子）に接続されており、整流回路３６０の負側の出力端子は、ノード３９０Ｃに接続され、整流回路３６０の正側の出力端子は接地ノードに接続されている。
整流回路３６０の出力は、高圧出力電圧として抵抗３８０を介して負荷としての帯電ローラ１３６Ｋに供給される。

高圧出力電圧（ノード３９０Ｃの電圧）はまた、出力電圧変換部３７０を介して、オペアンプ３２１の非反転入力端子３２１ｐに帰還される。
出力電圧変換部３７０は、図示の例では、５０ＭΩの抵抗３７１、１００ｋΩの抵抗３７２、１ＭΩのプルダウン抵抗３７３、コンデンサ３７４により構成されている。

図６（ａ）及び（ｂ）は図５の昇圧トランス３５０の概略構成を示す。
この昇圧トランス３５０は、１次側５１１及び２次側５１２を有する。
この昇圧トランス３５０は、ＥＥ型のフェライトコア５０１の周囲に設けられたボビン５０２（点線で示す）に巻回された補助巻線３５１、主巻線３５２、２次巻線３５３を有する。
補助巻線３５１及び主巻線３５２は、１次側５１１に設けられ、２次巻線３５３は、２次側５１２に設けられている。
補助巻線３５１は、ボビン５０２に巻かれており（図６（ａ））、主巻線３５２は、補助巻線３５１に重ねて巻かれている（図６（ｂ））。

補助巻線３５１は、その巻き始め及び巻き終りがそれぞれ符号５０３、５０４で示され、主巻線３５２は、その巻き始め及び巻き終りがそれぞれ符号５０５、５０６で示され、２次巻線３５３は、その巻き始め及び巻き終りがそれぞれ符号５０７、５０８で示されている。

プリンタエンジン制御部２２０は初期化時にＤＡＣ２６０ａの出力電圧が３．３Ｖとなるように設定を行う。
この設定のためには、プリンタエンジン制御部２２０のクロック出力ポート４０１からのクロックに同期して、３．３Ｖを表すシリアルデータ（８ビットの場合ＦＦｈｅｘ）をデータ出力４０２から出力し、全ビットがＤＡＣ２６０ａに供給された後に、ロード信号出力４０３からロード信号を出力して、ＤＡＣ２６０ａに取り込ませる。その結果、ＤＡＣ２６０のＤＡ出力ポート４０７から３．３Ｖのアナログ電圧が出力され、平滑化回路３１０を介してオペアンプ３２１の反転入力端子３２１ｑに基準電圧として入力される。

出力オフ状態では電源３０２から供給される３．３Ｖが出力電圧変換部３７０の抵抗３７２（１００ｋΩ）と抵抗３７３（１ＭΩ）で分圧され、オペアンプ３２１の非反転入力端子３２１ｐに３Ｖが入力される。

オペアンプは反転入力端子３２１ｑの入力電圧（３．３Ｖ）が非反転入力端子３２１ｐの入力電圧（帰還電圧＝３．０Ｖ）より高いので、オペアンプ３２１の出力電圧ＶＯは最低電圧（ＶＯＬ＝略０Ｖ）である。

この状態ではＦＥＴ３４０のゲート入力電圧はゲート閾値電圧ＶＴＨより十分低いので、ＦＥＴ３４０はオフに維持されるので、昇圧トランス３５０の巻線には電流が流れず、高圧出力（ノード３９０Ｃ）がオフである状態が維持される。

その後、プリンタエンジン制御部２２０は印刷動作（一連の印刷データに基づく印刷動作）開始時にドラムモータ２５８を駆動し、感光体ドラム１３２を回転させると同時に帯電ローラ１３６Ｋへ、帯電バイアス発生部２６１Ｋから負バイアスを印加する。
なお、他のバイアス発生部も同様にバイアスの印加を行うが、ここではバイアス発生部２６１Ｋについてのみ説明する。

上記の負バイアスの印加のために、プリンタエンジン制御部２２０はシリアル通信により目標電圧に対応したデータをＤＡＣ２６０ａに供給してロードし、ＤＡＣ２６０ａの出力電圧は、３．３Ｖから目標電圧に対応した電圧に切り替わる。

目標電圧は例えば、−１５００Ｖであり、その場合、１５ｈｅｘを表すシリアルデータがプリンタエンジン制御部２２０のデータ出力端子４０２から出力され、ロード信号端子４０３からのロード信号でＤＡＣ２６０ａに取り込まれ、ＤＡＣ２６０ａからは、１５ｈｅｘに対応した０．２７２Ｖの電圧が出力される。

オペアンプ３２１は、初期状態（３．３Ｖが反転入力端子３２１ｑに入力されている状態）で最低電圧（ＶＯＬ＝略０Ｖ）を出力しているが、目標電圧に対応した基準電圧として、帰還電圧（３．０Ｖ）よりも低いものが入力されると、基準電圧と帰還電圧の差分に対応した電圧を出力し、差分積分回路３２０の出力が徐々に上昇する。上昇の速度は、コンデンサ３２２と抵抗３２３で決まる時定数に依存する。

差分積分回路３２０の出力電圧の漸増により、ＦＥＴ３４０のゲート電圧が次第に上昇する。差分積分回路３２０の出力は徐々に上昇するため、コンデンサ３３２は充電された状態に維持され、ＦＥＴ３４０のゲート電位ＶＧは、抵抗３２４、３２６、３３１、３３３の分圧により決まる。

即ち、このときのＦＥＴ３４０のゲート電位ＶＧは、
ＶＧ＝ＶＯ×Ｒ２／（Ｒ１＋Ｒ２） （１）
で与えられる。
ここで、ＶＯは、オペアンプ３２１の出力電圧である。
Ｒ１は、オペアンプ３２１の出力端子からＦＥＴ３４０のゲート入力端子までの直流成分の合成抵抗値であり、図示の例では、抵抗３２４、３２６、３３１の抵抗値の合計である。
Ｒ２は、ゲート入力端子から接地ノード間の抵抗であり、図示の例では、抵抗３３３の抵抗値に等しい。

ＦＥＴ３４０のゲート電圧が上昇してその閾値ＧＴＨよりも高くなるとＦＥＴ３４０がオンとなる。

ＦＥＴ３４０とオンすると、主巻線３５２を介して２４Ｖの電源３０３からＦＥＴ３４０にドレイン電流が流れる。主巻線３５２に電流が流れることにより、誘導作用により補助巻線３５１に誘起された電圧が微分回路３３０を介してＦＥＴ３４０のゲートに印加されてゲートの電位が下がり主巻線３５２に流れていた電流が遮断される。以降主巻線３５２及び補助巻線３５１の電流のオン・オフが繰り返される自励発振が開始される。

主巻線３５２の電流がオン・オフする結果、昇圧トランス３５０の２次側３５３に昇圧された交流出力が出力され、整流回路３６０で整流されて、ノード３９０Ｃに負電圧が現れ、抵抗３８０を介して負荷１３６Ｋに供給される。

自励発振の周波数は、トランスの１次側及び２次側の巻線の自己インダクタンス及び相互インダクタンス、並びに、それぞれの巻線の寄生容量、並びに整流回路のコンデンサの容量等にも依存する。自励発振は、これらのインダクダンス及び容量によるＬＣ共振と、ＦＥＴのゲート電位の変化によるＦＥＴのオン・オフ動作とが複合した形で起きるものであるが、発振周波数は負荷１３６Ｋに流れる電流の大きさにも依存する。
発振が開始すると、それ以降微分回路３３０を介してＡＣの信号がＦＥＴ３４０のゲートに入力される。
発振中の微分回路３３０の入力及び微分回路３３０の出力（ＦＥＴ３４０のゲート入力）がそれぞれ、図７に符号Ｄ３９０Ａ、Ｄ３９０Ｂで示すように変化する。この間、コンデンサ３３２の電流は図７に符号Ｄ３３２Ｉで示すように変化する。

発振している間、抵抗３３１を流れる電流は極めて小さく、ＦＥＴ３４０のスイッチングに寄与する電流は主にコンデンサ３３２により伝えられる。

昇圧トランス３５０の２次側から出力されるＡＣの電圧は整流回路３６０により整流されて、図７に符号Ｄ３９０Ｃで示すＤＣ電圧となり、抵抗３８０を介して負荷１３６Ｋに供給されるとともに、出力電圧変換部３７０により低い電圧に降圧され、差分積分回路３２０に帰還される。
なお、図７において、符号Ｄ３９０Ａ０、Ｄ３９０Ｂ０、Ｄ３９０Ｃ０、Ｄ３９９Ｄ０は、それぞれ波形Ｄ３９０Ａ、Ｄ３９０Ｂ、Ｄ３９０Ｃ、Ｄ３９０Ｄのゼロレベルを示す。

差分積分回路３２０はＤＡＣ２６０ａからの基準電圧と出力電圧変換部３７０からの帰還電圧を比較し、帰還電圧が基準電圧より高い場合（従って、出力電圧の絶対値が目標電圧の絶対値よりも小さい場合）は、オペアンプ３２１の出力ＶＯが上昇し、その結果ＦＥＴ３４０のゲート入力電圧が上昇して（即ち、図７に符号Ｄ３９０Ｂで示す波形の振幅が大きくなり）ドレイン電流が増大する。一方、帰還電圧が基準電圧より低い場合にはオペアンプ３２１の出力ＶＯが低下し、その結果ＦＥＴ３４０のゲート入力電圧が低下しドレイン電流が減少する。
基準電圧と帰還電圧がバランスするとオペアンプ３２１の出力ＶＯも安定する。

図７の波形は−１５００Ｖ／２．５ＭΩ負荷時の波形であって、抵抗３３１、３３３の抵抗値が共に１００ｋΩ、コンデンサ３３２の容量が３３０ｐＦの時に得られたものである。また、ＦＥＴ３４０としてはローム（株）のＲＣＤ０５０Ｎ２０を使用している。このＦＥＴのゲート入力容量は３８０ｐＦであり、コンデンサ３３２としては、ＦＥＴのゲート入力容量に近い容量を有するものを選択した。

ゲート閾値電圧ＧＴＨは、ドレイン電流が１Ａ以下の場合には、３〜７Ｖ程度である。
抵抗３２４は５６ｋΩ、抵抗３２６は１ｋΩで、上記のように、抵抗３３１及び３３３は１００ｋΩであれば、式（１）の関係により、ゲート入力電圧ＶＧが７Ｖとなるときのオペアンプ３２１の出力電圧ＶＯは１８Ｖ、ゲート入力電圧ＶＧが３Ｖとなるときのオペアンプ３２１の出力電圧ＶＯは７．７Ｖとなる。
抵抗３２４、３２６、３３１、３６１の抵抗値は、ドレイン電流を考慮して、オペアンプ３２１の出力電圧ＶＯがその最大値（ＶＯＨ）、即ち、電源電圧２４Ｖよりやや低い電圧のときに、ゲート入力電圧がゲート閾値電圧以上となるように選択される。

抵抗３２４、３２６、３３１、３６１の抵抗値を低くしていくとＦＥＴ３４０の損失が増大しＦＥＴ３４０の温度が上昇する。
図５に示す回路構成では、抵抗３３１及び３３３をそれぞれ３０ｋΩより低くすると発熱が増大し、抵抗３３１を、かなりのＡＣ電流が流れる程度に低い抵抗値とするとドレイン電流が過大となって間欠発振となり、大電流が流れてＦＥＴ３４０が破壊された。
コンデンサ３３２については２００ｐＦ〜５３０ｐＦまでの間で正常な動作を得、１００ｐＦだと容量結合が不足し、上記と同様に間欠発振によりＦＥＴ３４０が破壊された。
また６８０ｐＦではＦＥＴ３４０は破壊されないが間欠発振が発生した。
上記の、２００〜５３０ｐＦの間では容量値が大きい程、ＦＥＴ３４０の損失が軽減して発熱が抑えられた。但し、帯電バイアスに使用する−１５００Ｖ／数百μＡの負荷ではいずれの条件でも周囲温度が常温の場合にＦＥＴ３４０のジャンクション温度が７０℃を超えることはなかった。

差分積分回路３２０は基準電圧０．２７２Ｖと帰還電圧が等しくなるまでドレイン電流を増大させ、所定時間で高圧出力は−１５００Ｖで安定する。
図８、図９にＤＡＣ設定値が８Ｃｈｅｘで、目標電圧が−６５０Ｖのときの立ち上げ波形を示す。
一方、図１０、図１１にＤＡＣ設定値が１５ｈｅｘで、目標電圧が−１５００Ｖのときの立ち上げ波形を示す。

図８〜図１１において、符号Ｄ３９０Ａ〜Ｄ３９０Ｄは、それぞれ図４のノード３９０Ａ〜３９０Ｄの電位の変化を表す波形であり、これらの波形のゼロレベルは符号Ｄ３９０Ａ０〜Ｄ３９０Ａ０で示されている。
図８〜図１１の結果を得たときの抵抗３３１、３３３の値は１００ｋΩ、コンデンサ３３２の値は３３０ｐＦであった。
立上り時間Ｔｒは、−６５０Ｖ／無負荷の場合には、図８に示すように、３１．０ｍｓｅｃ、
−６５０Ｖ／５ＭΩ負荷の場合には、図９に示すように、３３．０ｍｓｅｃ、
−１５００Ｖ／無負荷の場合には、図１０に示すように、２２．８ｍｓｅｃ、
−１５００Ｖ／５ＭΩ負荷の場合には、図１１に示すように、２３．８ｍｓｅｃである
このように、立上り時間Ｔｒは、−６５０Ｖのときに約３０ｍｓｅｃ強、−１５００Ｖのときに約２３ｍｓｅｃとなる。

このような立ち上げ時間は、図２０の従来例についての図２１に示す特性に比べて長くなっている。しかしながら、例えば上記のように本実施の形態の構成を帯電バイアス発生部に適用する場合には、この点は特に問題とならない。帯電バイアスは印刷動作に先立ってオンされ、一連の印刷動作が終了するまで継続される為である。

なお、昇圧トランスは図６（ａ）及び（ｂ）に示す構成のものを使用した。コアはフェライトのＥＥコア５０１で補助巻線３５１を１次側に５ターン巻いた上に重ねて主巻線３５２を３０ターン巻いてある。２次側は仕切り板５１３ｂ、５１３ｃ、５１３ｄにより４セクションに分割し、各３００ターン合計１２００ターン巻いたもの使用した。なお、１次側５１１と２次側５１２の間にも仕切り板５１３ａが設けられている。回路の自励発振周波数は無負荷で約１００ｋＨｚ、図７に示した電流波形取得時の−１５００Ｖ／２．５ＭΩ負荷時で約７０ｋＨｚとなった。

消費電流は図１１の−１５００Ｖ／５ＭΩ負荷で２４Ｖ／４３ｍＡ（出力オフ状態相対値）となり、消費電力１．０３２Ｗとなった。出力は、−１５００Ｖ／３００μＡ即ち０．４５Ｗであるので、効率は４４％である。図２０に示す従来回路の効率は３８％であったので効率が６％改善した。但し、ここでの効率の比較には、出力電圧変換部での損失を考慮しない。高圧回路での損失は本発明と従来例とで略同じである。

以上説明したように、トランスの自励発振回路に電界効果トランジスタ（ＦＥＴ）を用いてその駆動を微分回路によって行うことにより自励発振動作とドレイン電流を良好に制御して効率の良い昇圧動作が可能となった。また、自励発振周波数を７０〜１００ｋＨｚ程度と高くすることができるようになり、発振周波数を低く抑える為の高耐圧のコンデンサが不要となった。また、面実装のＦＥＴが利用できるようになり、基板表面の部品の高さを抑えることができるようになり、画像形成装置の小型化に貢献した。

実施の形態２．
実施の形態２に係る画像形成装置は、図１及び図２に示すのと同様の構成を有する。但し、図２のプリンタエンジン制御部２２０及び高圧電源装置２４０の代わりに、図１２に示されるプリンタエンジン制御部２２０ｂ及び高圧電源装置２４０ｂを備えている点で異なる。
図１２で、実施の形態１と同様の箇所については同符号を付し、説明を省略する。

図１２のプリンタエンジン制御部２２０ｂは、概して図３のプリンタエンジン制御部２２０と同じであるが、目標電圧に対応したシリアルデータの代わりに、目標電圧に対応したデューティのＰＷＭ信号を出力する。

図１２の高圧電源装置２４０ｂは、図３の高圧電源装置２４０と概して同じであるが、
図３の設定信号出力部２６０が設けられておらず、プリンタエンジン制御部２２０ｂから出力されるＰＷＭ信号がバイアス発生部２６１Ｋ、２６１Ｙ、２６１Ｍ、２６１Ｃ、２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃ、２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃ、２６４に供給される点で異なる。

図１３及び図１４は図１２の高圧電源装置２４０ｂのうち、２次転写バイアス発生部２６４に関係する部分を、プリンタエンジン制御部２２０ｂ、並びに電源３０２及び３０３とともに、より詳しく示す。図４及び図５と同じ符号は同様の部材を示す。
なお、他のバイアス発生部２６１Ｋ、２６１Ｙ、２６１Ｍ、２６１Ｃ、２６２Ｋ、２６２Ｙ、２６２Ｍ、２６２Ｃ、２６３Ｋ、２６３Ｙ、２６３Ｍ、２６３Ｃも同様に構成することができる。

図１３及び図１４に示されるプリンタエンジン制御部２２０ｂは、目標電圧に対応したデューティのＰＷＭ信号をＰＷＭ出力ポート４２１から出力する。
但し、後に詳しく述べるように、目標電圧の出力の開始時に、ＰＷＭ出力ポート４２１の出力を、絶対値が目標電圧よりも大きな出力電圧に対応する値にし、所定の期間経過後に、目標電圧に対応した値に切り替える。絶対値が目標電圧よりも大きな出力電圧は、例えば、絶対値が最大の出力電圧である。

２次転写バイアス発生部２６４は、プルアップ抵抗３０５、平滑化回路３１０ｂ、差分積分回路３２０、微分回路３３０ｂ、ＦＥＴ３４０、過電流保護用抵抗３４５、昇圧トランス３５０、整流回路３６０、及び出力電圧変換部３７０ｂを備えている。

平滑化回路３１０ｂは、抵抗３１１ｂとコンデンサ３１２ｂで構成されている。
平滑化回路３１０ｂの入力は、プルアップ抵抗３０５により３．３Ｖの電源３０２に接続されている。
プリンタエンジン制御部２２０ｂから出力されるＰＷＭ信号は、平滑化回路３１０ｂを介して差分積分回路３２０に入力される。
微分回路３３０ｂは、５６ｋΩの抵抗３３１ｂ及び３３３ｂ、及び５３０ｐＦのコンデンサ３３２ｂで構成されている。

ＦＥＴ３４０のソースは、０．１Ωの抵抗３４５を介して接地ノードに接続されており、ＦＥＴ３４０のドレインソース間に過電流が流れた場合にソース電位が上昇してゲートがオフとなるように構成されている。
出力電圧変換部３７０ｂは、図５の１００ｋΩの抵抗３７２の代わりに、５５ｋΩの抵抗３７２ｂを有する。

図１３及び図１４の回路の動作は、図４及び図５の回路の動作と概して同じであるが、以下のような違いがある。

図１５は、図１３及び図１４の回路の、立ち上げ時の動作を示す。図１５において、符号Ｄ３９０Ｂ、Ｄ３９０Ｃ、Ｄ３９０Ｄ、Ｄ３９０Ｅは、それぞれ、図１４の回路のノード３９０Ｂ、３９０Ｃ、３９０Ｄ、３９０Ｅの電位を示す。符号Ｄ３９０Ｂ０、Ｄ３９０Ｃ０、Ｄ３９０Ｄ０、Ｄ３９０Ｅ０は、それぞれは、波形Ｄ３９０Ｂ、Ｄ３９０Ｃ、Ｄ３９０Ｄ、Ｄ３９０Ｅのゼロレベルを示す。

プリンタエンジン制御部２２０ｂは高圧オフ状態（図１５の期間Ｔ２１）ではＰＷＭポート４２１からＨｉｇｈ状態が連続する信号（デューティが１００％のＰＷＭ信号）を出力する。
ＰＷＭポート４２１は抵抗３０５を介して３．３Ｖの電源３０２に接続されているので、ＰＷＭポート４２１の出力がＨｉｇｈ状態（内部の接地ノードとの間が高インピーダンス状態）のとき、ＰＷＭポート４２１の電位は３．３Ｖにプルアップされる。ＰＷＭポート４２１の３．３Ｖの電圧は、平滑化回路３１０ｂを介してオペアンプ３２１の反転入力端子３２１ｑに入力される。

出力オフ状態では電源３０２から供給される３．３Ｖが出力電圧変換部３７０ｂの抵抗３７２ｂ（５５ｋΩ）と抵抗３７３（１ＭΩ）で分圧され、オペアンプ３２１の非反転入力端子３２１ｐに３．１３Ｖが入力される。
オペアンプは反転入力端子３２１ｑの入力電圧（３．３Ｖ）が非反転入力端子３２１ｐの入力電圧（帰還電圧＝３．１３Ｖ）より高いので、オペアンプ３２１の出力電圧ＶＯは最低電圧（ＶＯＬ＝略０Ｖ）である。

この状態ではＦＥＴ３４０のゲート入力電圧はゲート閾値電圧ＶＴＨより十分低いので、ＦＥＴ３４０はオフに維持されるので、昇圧トランスの巻線には電流が流れず、高圧出力（ノード３９０Ｃ）がオフである状態が維持される。

高圧オン時（高電圧を出力させるとき）には、ＰＷＭポート４２１の出力を、絶対値が目標電圧よりも大きい出力電圧に対応するデューティのＰＷＭ信号を出力し、所定の期間経過後に、目標電圧に対応するデューティのＰＷＭ信号に切り替える。「絶対値が目標電圧よりも大きい出力電圧」は、絶対値が最大の出力電圧とするのが望ましい。以下では、「絶対値が目標電圧よりも大きい出力電圧」は、絶対値が最大の出力電圧である場合について説明する。
絶対値が最大の出力電圧に対応するデューティは０％である。従って、この場合一旦Ｌｏｗにし、所定の期間、例えば３．７６ｍｓｅｃ間（図１５の符号Ｔ２２で示す期間）Ｌｏｗ状態を維持した後、目標電圧に対応したデューティのＰＷＭ信号に切り替える（図１５の符号Ｔ２３で示すタイミング）。
高圧オフ時（高電圧の出力を終了させるとき）はＰＷＭ出力をＨｉｇｈに戻す。

ＰＷＭ信号の周波数は本実施の形態では４０ｋＨｚである。この周波数については同じクロック周波数では周波数を高くすると分解能が低くなり、低くし過ぎると分解能は高くなるが、リップルが大きくなる。これらより、２０〜６０ｋＨｚ程度の範囲で適宜選択すると良い。また分解能を高くする為にデューティをパルス毎に変更するなどしても良い。

実施の形態１では、出力電圧変換部３７０の抵抗３７２の抵抗値は１００ｋΩであるのに対して、実施の形態２では、出力電圧変換部３７０ｂの抵抗３７２ｂの抵抗値が５５ｋΩとしてある。
それにより出力範囲は、最大（絶対値）−３０００Ｖまでとなる。
実施の形態１で一例として説明した帯電バイアス電圧は−６５０〜−１５００Ｖと２倍強のレンジで十分であり、立ち上げ時間も数十ｍｓｅｃで十分であったが、２次転写バイアス電圧の立ち上げ時間は、より短くする必要がある。用紙１５０がニップ部１５６Ｎに到達した後に２次転写バイアスを印加する必要があるためである。これは、２次転写は用紙１５０のニップ部１５６Ｎ到達前にバイアスを印加すると、２次転写ローラ１５６にかぶりトナー等が転写されてしまうからである。
また、用紙１５０の先端余白部分がニップ部１５６Ｎを通過している時間内に高圧出力を立ち上げなければならず、短い時間での立ち上げが要求される。
出力電圧範囲も、用紙の種類、環境温度により異なってくる。このため、比較的低い電圧を出力する際に、ゲートオンまでの時間が長くなってしまうことがないようにする必要がある。

即ち、目標電圧（の絶対値）が小さく、従って、基準電圧が大きい（ＰＷＭ信号のデューティが大きい）場合には、オペアンプの非反転入力と反転入力の電圧差が小さく、オペアンプ出力の上昇が遅くなり、ゲートオンまでの時間が長くなってしまう。
図２０に示す従来の回路の場合は図２１に示すようにベース電位が約０．６Ｖまでの上昇時間のタイムラグＴ１３で済んでいたが、バイポーラトランジスタの代わりに、ＦＥＴを用いたことによりゲート閾値電圧の３〜４Ｖに達するまでの上昇時間、即ちオペアンプの出力（オペアンプの出力が抵抗３２４、３２６、３３１、３３３により分圧されてＦＥＴのゲートに印加されている）が７Ｖ程度に達するまでの上昇時間が必要となる。

そこでＦＥＴのゲートオンまでの時間（約３．７６ｍｓｅｃ）の間、ＰＷＭ信号をＬｏｗにし、それにより、オペアンプの非反転入力と反転入力の電圧差を大きくすることで、ゲート電位の上昇を早め、高圧出力の立ち上げ時間を短縮した。例えば、目標電圧が−１０００Ｖの場合には、ＰＷＭ出力をＨｉｇｈ（Ｈｉｇｈを維持する状態）からＬｏｗ（Ｌｏｗを維持する状態）に切り替え、Ｌｏｗを３．７６ｍｓｅｃ維持した後、デューティが６７％のＰＷＭ信号を出力する。

なお、目標電圧が−３０００Ｖの場合には、ＰＷＭ出力をＨｉｇｈからＬｏｗに切り替え、３．７６ｍｓｅｃ経過後も、その状態を維持する。−３０００Ｖの目標電圧に対応するＰＷＭ信号のデューティは０％であるためである。この場合には、ＨｉｇｈからＬｏｗに切り替えた後の最初の３．７６ｍｓｅｃは、所定時間Ｌｏｗに維持する期間であり、その後の時間は、目標電圧に対応するＰＷＭ信号を出力する期間であるとみることができる。

このように、高圧出力の開始時にＰＷＭ信号を所定時間Ｌｏｗに維持することで、目標電圧に対応するＰＷＭ信号の出力を開始してから、ゲートがオンするまでの時間（実質的な立ち上げ時間）を短縮することができる。

図１６〜図１９に立ち上げ特性を示す。
図１６〜図１９において、符号Ｄ３９０Ｂ〜Ｄ３９０Ｅは、それぞれ図１４のノード３９０Ｂ〜３９０Ｅの電位の変化を表す波形であり、これらの波形のゼロレベルは符号Ｄ３９０Ｂ０〜Ｄ３９０Ｅ０で示されている。

−１０００Ｖ出力時の立ち上げ時間Ｔｒは無負荷の場合には図１６に示すように９．６８ｍｓｅｃ、５ＭΩ負荷の場合には、図１７に示すように、９．８４ｍｓｅｃとなった。一方、−３００Ｖ出力時の立ち上げ時間Ｔｒは無負荷の場合には、図１８に示すように、１０．８ｍｓｅｃ、５ＭΩ負荷の場合には、図１９に示すように、１２．１ｍｓｅｃとなった。但し、これらの立ち上げ時間のうちの３．７６ｍｓｅｃは、目標電圧に対応するＰＷＭ信号の出力発生よりも前に掛る時間であり、実質的は立ち上げ時間は、３．７６ｍｓｅｃを引いた値であると言える。

このように、−１０００Ｖ出力時に立ち上げ時間は１０ｍｓｅｃ弱、−３０００Ｖまでの立ち上げ時間が１０〜１２ｍｓｅｃ程度となった。
またＰＷＭ信号をＬｏｗに維持する３．７６ｍｓｅｃの間はゲート電圧が次第に閾値に近付くものの、閾値には達せず、従って、ＦＥＴがオンせず、故に高圧も出力されないので、用紙１５０がニップ部１５６Ｎに到達するよりも３．７６ｍｓｅｃ前に設定信号をＬｏｗに切り替えることにより、−１０００Ｖ出力の実質的な立ち上げ時間（Ｔｓ）は６ｍｓｅｃ強、−３０００Ｖ出力の実質的な立ち上げ時間（Ｔｓ）は７〜８ｍｓｅｃ強となる。

なお、上記の例では、高圧出力の開始時に、ＰＷＭ信号をＬｏｗに維持する期間を３．７６ｍｓｅｃとしたが、この期間は、ゲートがオンするまでの時間よりも短くなるように、即ちゲートがオンするまでの期間の一部となるように、定められるべきである。オペアンプで構成される差分積分回路の時定数によってゲート印加電圧の上昇の傾きは異なってくるので、個々の場合に用いられる差分積分回路などに合わせて適宜最適値をシミュレーションや実験等により決定するのが望ましい。

本実施の形態２ではコンデンサ３３２の容量を５３０ｐＦとし、出力を−３０００Ｖまで、負荷を２．５ＭΩまで駆動した場合もＦＥＴのジャンクション温度を常温で１００℃未満に抑えることができた。
なおまた、中間転写方式の画像形成装置では、用紙幅が狭い場合に２次転写電流の殆どが中間転写ベルト１４１を介して流れてしまうので、負荷電流で大きくても対応可能としておく必要がある。本発明では、コンデンサ３３２の容量を３３０ｐＦとした場合、周囲温度が常温の場合に、出力電圧を−３０００Ｖまで下げ（絶対値を３０００Ｖまで上げ）、負荷抵抗を２．５ＭΩまで下げた場合にも、ＦＥＴのジャンクション温度を１００°Ｃ未満に抑えることができた。

上記の例ではＰＷＭ信号をプリンタエンジン制御部から高圧電源装置に供給しているが、実施の形態１で説明したように、シリアルデータをＤＡＣに供給して、ＤＡＣから（平滑化回路を介して）目標電圧に対応した基準電圧を差分積分回路に供給する構成の場合にも、一旦、絶対値が目標電圧よりも大きい高圧出力に対応した設定信号、例えば絶対値が最大の高圧出力に対応したシリアルデータをＤＡＣに与えることで、対応する基準電圧を差分積分回路に与え、所定時間（例えば３．７６ｍｓｅｃ）経過後に、目標電圧に対応したシリアルデータをＤＡＣに与えることで、対応する基準電圧号を差分積分回路に与えることとしても良い。

また、上記の例では、設定信号が、絶対値が目標電圧よりも大きい高圧出力に対応した値、例えば絶対値が最大の高圧出力に対応する値から、目標電圧に対応する値のものに直接的に切り替えているが、絶対値が目標電圧よりも大きい高圧出力に対応した値から、絶対値が目標電圧に対応する値に徐々に、例えば多段階的に変化させることとしても良い。

以上説明したように、トランスの自励発振回路に電界効果トランジスタ（ＦＥＴ）を用いてその駆動を微分回路によって行うことにより自励発振動作とドレイン電流を良好に制御して効率の良い昇圧動作が可能となり、それにより部品の発熱が抑えられ、高い高圧出力電圧が従来と同じトランスによって出力可能となった。それにより従来、負荷が大きい場合に必要だったヒートシンク等が不要となった。
また、高圧起動時に設定信号を一旦絶対値が目標電圧よりも大きい高圧出力、例えば絶対値が最大の高圧出力に対応する値にし、その後目標電圧に対応した値に切り替えることにより、高い電圧出力範囲に対応した回路定数でも従来並の立ち上げ時間を確保することが可能となった。
さらに自励発振周波数を無負荷で１００ｋＨｚ程度と高くすることができるようになり、負荷増大により発振周波数が低下しても４０ｋＨｚ以上の発振周波数となり、周波数低下による可聴音の発生が防止できた。また、発振周波数を低く抑える為の高耐圧のコンデンサが不要となった。また面実装のＦＥＴが利用できるようになり、基板表面の部品の高さを抑えることができるようになり、画像形成装置の小型化に貢献した。

変形例．
実施の形態１及び２において、整流回路（３６０）として全波整流回路が用いられているが、ダイオードを１個として半波整流回路とする構成も可能である。

実施の形態１及び２では、バイアス発生部が負の電圧を発生する場合について説明したが、本発明は正の電圧を発生する場合にも適用可能である。正の電圧を発生する場合には、整流回路のダイオード３６１、３６２の向き（極性）を逆にし、帰還信号と設定信号のオペアンプ入力を逆にする（帰還信号を反転入力端子に入力し、設定信号を非反転入力端子に入力する）こととすれば良い。
また、実施の形態２を、正の電圧を発生する場合に適用するには、設定信号を、出力オフ時にはＬｏｗとし、高圧発生開始時に絶対値が最大の高圧出力に対応する設定信号を出力する場合にはＨｉｇｈとし、その後目標電圧に対応する値とすればよい。

実施の形態１では、全てのバイアス発生部に対して設定信号出力部の出力を供給するようにし、実施の形態２では、全てのバイアス発生部に対して、プリンタエンジン制御部２２０から出力されるＰＷＭ信号を供給するようにしているが、一部のバイアス発生部に対して設定信号出力部を供給し、他の一部のバイアス発生部に対してＰＷＭ信号を供給するようにしても良い。
また一部のバイアス発生部に対して実施の形態１及び２のいずれかの高圧電源装置を適用し、他のバイアス発生部には、実施の形態１及び２のいずれの高圧電源装置を用いないこととしても良く、そのような画像形成装置も本発明の範囲に含まれる。

また、設定信号出力部がＤＡＣを含む場合、各バイアス発生部に対して１つのＤＡＣを設けても良く、複数の出力チャンネルを有するＤＡＣを用いて、１つのＤＡＣから複数のバイアス発生部に設定信号を供給するようにしても良い。

実施の形態１及び２では、中間転写方式のカラー画像形成装置について説明したが、本発明は直接転写カラー方式にも適用可能であり、モノクロの画像形成装置にも適用可能である。

２２０、２２０ｂ プリンタエンジン制御部、 ２６０ 設定信号出力部、 ２６０ａ ＤＡＣ、 ３１０、３１０ｂ 平滑化回路、 ３２０ 差分積分回路、 ３２１ オペアンプ、 ３３０、３３０ｂ 微分回路、 ３３２ コンデンサ、 ３３３ 抵抗、 ３４０ ＦＥＴ、 ３４５ 過電流保護用抵抗、 ３５０ 昇圧トランス、 ３５１ 補助巻線、 ３５２ 主巻線、 ３５３ ２次巻線、 ３６０ 整流回路、 ３７０、３７０ｂ 出力電圧変換部。

Claims (9)

1. １次側に主巻線と補助巻線を有し、２次側に昇圧比に応じた２次巻線を有するトランスと、
   演算増幅器で構成された差分積分回路と、
   ＦＥＴと、
   前記トランスの出力を整流する整流回路と、
   前記整流回路の高圧出力に対応した帰還信号を生成する出力電圧変換部と
   を有する高圧電源装置において、
   前記主巻線は一端が、第１のＤＣ電源に接続され、他端が前記ＦＥＴのドレインに接続されており、
   前記差分積分回路は、前記高圧出力の目標値に対応した設定信号と、前記出力電圧変換部で生成された前記帰還信号との差分を積分して出力し、
   前記差分積分回路の出力は、前記補助巻線の一端に接続され、
   前記補助巻線の他端は、コンデンサを介して前記ＦＥＴのゲートに接続され、
   前記コンデンサに並列に第１の抵抗が接続され、
   前記ＦＥＴのゲートと接地ノードの間に第２の抵抗が接続され、
   前記第１及び第２の抵抗と前記コンデンサにより微分回路が構成され、
   前記ＦＥＴが前記微分回路による容量結合により自励発振駆動され、
   前記差分積分回路の出力を前記第１の抵抗と前記第２の抵抗により分圧することにより、前記ゲートに印加する電圧を生成し、
   前記差分積分回路の前記演算増幅器による帰還制御で前記整流回路から出力される前記高圧出力を、前記目標値に一致するように制御する
   ことを特徴とする高圧電源装置。
2. 前記目標値を示すデータを受けて、前記目標値に対応するアナログ電圧信号を前記設定信号として出力する設定信号出力部をさらに有することを特徴とする請求項１に記載の高圧電源装置。
3. 前記目標値に対応したデューティのＰＷＭ信号を受けて平滑化することで前記設定信号を出力する平滑化回路をさらに有することを特徴とする請求項１に記載の高圧電源装置。
4. 前記ＦＥＴのソースが直接又は過電流保護用抵抗を介して接地ノードに接続されていることを特徴とする請求項１に記載の高圧電源装置。
5. 前記コンデンサは、前記ＦＥＴのゲート入力容量の０．５倍から１．５倍の範囲内の容量を有し、
   前記第１及び第２の抵抗は、３０〜１５０ｋΩの範囲内の抵抗値を有する
   ことを特徴とする請求項１乃至４のいずれかに記載の高圧電源装置。
6. 前記演算増幅器の出力からゲート入力までの直流成分の合成抵抗値Ｒ１とゲート入力から接地ノードの間の抵抗値Ｒ２とゲート閾値電圧ＧＴＨと演算増幅器の出力の最大電圧ＶＯＨの関係が
   ＧＴＨ＞ＶＯＨ×（Ｒ２／（Ｒ１＋Ｒ２））
   であることを特徴とする請求項１乃至５のいずれかに記載の高圧電源装置。
7. 高圧出力開始時に、前記設定信号を、前記ＦＥＴのゲートがオンするまでの期間の一部の期間、絶対値が前記目標値より大きい高圧出力に対応した値にし、前記ＦＥＴのゲートがオンするより前に前記設定信号を前記目標値に対応した値に切り替えることを特徴とする請求項１乃至６のいずれかに記載の高圧電源装置。
8. 前記絶対値が前記目標値より大きい高圧出力が、絶対値が最大の高圧出力であることを特徴とする請求項７に記載の高圧電源装置。
9. 請求項１乃至８のいずれかに記載の高圧電源装置と、前記高圧電源装置に前記目標値を示すデータ又は前記目標値に対応するデューティのＰＷＭ信号を供給する制御部とを有する画像形成装置。

Images