JP7455617B2 - 電源装置及び画像形成装置 - Google Patents

Description

本発明は、高電圧を生成する電源装置、及び電源装置を備えた電子写真方式の画像形成装置に関する。

高電圧を生成する高電圧電源装置について、例えば特許文献１では、１つのトランスと複数の半導体素子を用いて、複数の高電圧を制御する高電圧回路方式が提案されている。また、例えば特許文献２では、高電圧の立ち上げ時にオープンループ制御で高電圧電源装置を駆動し、所定の時間が経過すると、スルーレートを下げてフィードバック制御を行うことにより、高電圧を短い時間で立ち上げる制御が提案されている。

特開２００２－１６２８７０号公報 特開２０１２－０３４４９６号公報

しかしながら、上述した特許文献１で提案されている制御方法は、トランスの出力電圧が半導体素子の定格電圧を超えないようにフィードバック制御を行っているため、各高電圧が目標電圧に収束するまで時間がかかるという課題を有している。また、上述した特許文献２で提案されている制御方法は、１つの高電圧に対しては有効な高速化手段ではあるが、複数の高電圧に適用する場合には、回路規模が拡大しコストが増大してしまうという課題を有している。

本発明は、このような状況のもとでなされたもので、安価な構成で、複数の高電圧を短時間で立ち上げ、立ち上げ後は安定して制御することを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）一次巻線及び二次巻線を有し、一次側と二次側が絶縁されたトランスを有し、電圧を生成する生成手段と、前記生成手段が生成した前記電圧が入力され、入力された前記電圧を目標電圧に変換し、負荷に出力する変換手段と、を備える電源装置であって、前記生成手段は、前記トランスと、前記一次巻線に直列に接続され、前記一次巻線のスイッチングを行う第１のスイッチング素子と、前記一次巻線および前記第１のスイッチング素子に並列に接続され、前記一次巻線に電圧を印加するコンデンサと、一端が電源電圧に接続され、他端が前記コンデンサに接続され、第１の信号に基づいて前記コンデンサに充電される電圧を制御する第２のスイッチング素子と、を有し、前記トランスの二次側に前記コンデンサに充電された電圧に応じた電圧を生成し、前記変換手段は、前記生成手段より入力される前記電圧を降圧するための第３のスイッチング素子を有する降圧部と、前記降圧部から出力される電圧が前記目標電圧と同じ電圧となるように前記第３のスイッチング素子をオンオフ制御するための制御信号を出力する検出部と、を有し、前記コンデンサは、前記電源装置の起動時において、前記第２のスイッチング素子を制御することにより、前記トランスの二次側に前記目標電圧と同じ電圧値の電圧が生成されるように充電され、前記検出部は、前記降圧部から出力される前記電圧が前記目標電圧を超えるまでは、前記生成手段より入力される前記電圧がそのまま出力されるように前記第３のスイッチング素子を制御する前記制御信号を出力することを特徴とする電源装置。

（２）シートに画像形成を行う画像形成部と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、安価な構成で、複数の高電圧を短時間で立ち上げ、立ち上げ後は安定して制御することができる。

実施例１～３の画像形成装置の構成を示す断面図 実施例１の高電圧電源ユニットの回路構成を示す回路図 実施例１の高電圧電源ユニットの制御シーケンスを示すフローチャート 実施例１の高電圧電源ユニットの動作を説明するタイミングチャート 実施例２の高電圧電源ユニットの回路構成を示す回路図 実施例２の高電圧電源ユニットの制御シーケンスを示すフローチャート 実施例２の高電圧電源ユニットの動作を説明するタイミングチャート 実施例３の高電圧電源ユニットの回路構成を示す回路図

以下に、図面を参照して本発明の実施の形態について詳細に説明する。

［画像形成装置の構成］
図１は、中間転写ベルトを用いたタンデム方式（４ドラム系）のカラーの画像形成装置１の構成を示す断面図である。画像形成装置１は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のトナーを使用して、記録媒体（シートともいう）にカラーの画像形成を行う。トナー像を形成する画像形成部は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のトナーの色毎に設けられており、各画像形成部の構成は同一である。以下の説明では、特定のトナーの色の画像形成部を指す場合を除き、画像形成部の部材を示す符号の末尾のトナーの色を示すＹ、Ｍ、Ｃ、Ｋの表示は省略する。

画像形成部は、感光ドラム１１と、感光ドラム１１の表面を一様な電位で帯電する帯電ローラ１２と、帯電ローラ１２によって帯電された感光ドラム１１上に、画像データに応じたレーザビームを照射し、静電潜像を形成する光学ユニット１３とを有している。更に、画像形成部は、感光ドラム１１上に形成された静電潜像を可視化するための現像器１４と、現像器１４内のトナー（現像剤）を感光ドラム１１上の静電潜像に付着させて、トナー像を形成する現像ローラ１５と、を有している。

給紙カセット２には記録媒体Ｐが収納され、給紙ローラ４は、給紙カセット２に収納された記録媒体Ｐを給送し、搬送ローラ５は、給送された記録媒体Ｐを二次転写ローラ１９へと搬送する。また、各感光ドラム１１に対向する位置には、感光ドラム１１上に形成されたトナー像を中間転写ベルト１７に転写するための一次転写ローラ１６が設けられている。中間転写ベルト１７は、駆動ローラ１８、二次転写対向ローラ２０に張架され、駆動ローラ１８により駆動される。二次転写ローラ１９は、中間転写ベルト１７上のトナー像を記録媒体Ｐに転写し、定着ユニット２１は、記録媒体Ｐ上に転写されたトナーを溶融して、記録媒体Ｐに定着させる。排出ローラ２２は、定着ユニット２１によってトナー像が定着された記録媒体Ｐを画像形成装置１の外部に排出する。また、画像形成制御部３（以下、制御部３と記載する）は、画像形成装置１の画像形成動作を制御する。

［画像形成装置の画像形成動作］
次に、画像形成装置１の画像形成動作について説明する。制御部３が、ホストコンピュータ（不図示）等から印刷命令や画像情報等を含んだ印刷データを受信すると、制御部３による制御によって、以下の印刷動作が開始される。記録媒体Ｐが給紙ローラ４によって給紙カセット２から給送され、搬送路に搬送される。そして、記録媒体Ｐが搬送路に搬送される動作と共に、各画像形成部の感光ドラム１１は、帯電ローラ１２によって一定の電位に帯電される。露光装置である光学ユニット１３は、入力された画像情報に応じて、所定の電位に帯電された感光ドラム１１の表面をレーザビームによって走査し、静電潜像を形成する。形成された静電潜像を可視化するために、現像器１４によって静電潜像の現像が行われる。詳細には、感光ドラム１１の表面に形成された静電潜像は、現像器１４の現像ローラ１５によりトナーが付着され、トナー像が形成される。感光ドラム１１は、中間転写ベルト１７と接触しており、中間転写ベルト１７と同期して図中矢印方向（時計回り方向）に回転する。感光ドラム１１上に形成されたトナー像は、一次転写ローラ１６により、順次、中間転写ベルト１７上に重畳して転写される。そして、中間転写ベルト１７上に転写されたトナー像は、二次転写ローラ１９及び二次転写対向ローラ２０により、給紙カセット２から搬送された記録媒体Ｐに転写される。記録媒体Ｐに転写されたトナー像は、定着ローラ等から構成される定着ユニット２１によって加熱・加圧されて、記録媒体Ｐに定着される。トナー像が定着された記録媒体Ｐは、排出ローラ２２によって、排出トレイ２３に排出され、一連の画像形成動作が終了する。

［現像電圧を生成する高電圧電源］
本実施例では、本発明の高電圧電源装置を現像電圧に適用した例について説明する。後述する現像電圧回路は、感光ドラム１１上に形成された静電潜像にトナーを付着させて可視化するための現像電圧を、各画像形成部の現像器１４の現像ローラ１５に印加する。図１に示すタンデム方式の画像形成装置１では、４つの現像ローラ１５Ｙ、１５Ｍ、１５Ｃ、１５Ｋに対して、現像電圧を印加する必要がある。負極性に帯電されたトナーを使用した画像形成装置１では、一般に、静電潜像を可視化するための電圧として負極性の電圧が用いられており、その電圧値は一般に－５００Ｖ（マイナス５００ボルト）前後である。

［高電圧電源ユニットの構成］
図２は、各現像ローラ１５に現像電圧を供給する高電圧電源ユニット１００の回路構成を示す回路図である。なお、高電圧電源ユニット１００は、制御部３により制御が行われる。図２では、制御部３との制御関係を説明するため、制御部３から出力される制御信号Ｓ２０１、Ｓ２０２、Ｓ２０３、Ｓ２０４を示している。また、高電圧電源ユニット１００は、内部に記憶手段である不揮発性メモリ１５０を有している。画像形成制御部３と不揮発性メモリ１５０との間の通信は、例えば、Ｉ２Ｃ方式が用いられる。

図２に示す高電圧電源ユニット１００の回路は、画像形成装置１の各画像形成部の現像ローラ１５に印加するために、現像電圧を生成する現像電圧回路である。現像電圧回路は、高電圧を生成する、電圧生成手段であるＤＣ高電圧電源１４０と、ＤＣ高電圧電源１４０からの高電圧が供給される、電圧変換手段である４つの降圧回路１２１Ｙ、１２１Ｍ、１２１Ｃ、１２１Ｋから構成されている。ＤＣ高電圧電源１４０は、トランス１０３、ダイオード１０５、電解コンデンサ１０１、コンデンサ１０６、トランジスタ１０４、電界効果トランジスタ（以下、ＦＥＴという）１０２から構成されている。また、降圧回路１２１Ｙ、１２１Ｍ、１２１Ｃ、１２１Ｋは、それぞれトナーの色がイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の画像形成部の現像ローラ１５に印加する現像電圧を生成する。そして、各降圧回路１２１では、ＤＣ高電圧電源１４０から出力された高電圧を降圧して、対応する現像ローラ１５との接点である現像ローラ接点１２２に現像電圧を供給する。

（ＤＣ高電圧電源）
ＤＣ高電圧電源１４０は、一次側と二次側が絶縁されたトランス１０３を有している。トランス１０３の一次巻線の一端は電解コンデンサ１０１の正極に接続され、トランス１０３の一次巻線の他端は、ＦＥＴ１０２（第１のスイッチング素子）のドレイン端子に接続されている。ＦＥＴ１０２のソース端子は、電解コンデンサ１０１の負極に接続されると共に、グランド（ＧＮＤ）に接続され、ＦＥＴ１０２のゲート端子には制御部３から出力された制御信号Ｓ２０２（第１の信号）が入力される。トランジスタ１０４（第２のスイッチング素子）のコレクタ端子は電源電圧Ｖａに接続され、エミッタ端子はトランス１０３の一次巻線の一端と、電解コンデンサ１０１の正極と、に接続されている。トランジスタ１０４のベース端子には、制御部３から出力された制御信号Ｓ２０１が入力される。トランス１０３の二次巻線の一端は、ダイオード１０５のカソード端子と接続され、二次巻線の他端は、コンデンサ１０６の一端、及びグランド（ＧＮＤ）に接続されている。ダイオード１０５のアノード端子は、コンデンサ１０６の他端、及び出力ライン１３０と接続されている。ここで、トランスには、例えば巻線トランス、電磁トランス、圧電素子などいくつかの種類が存在するが、本実施例のトランス１０３には、いずれのトランスを用いてもかまわない。

制御信号Ｓ２０２は、トランス１０３をスイッチング駆動するための信号であり、例えば５０ｋＨｚ、オンデューティ２５％、振幅５Ｖに固定されたパルス信号（矩形波）が用いられる。制御信号Ｓ２０２がＦＥＴ１０２のゲート端子に入力されると、ＦＥＴ１０２は、制御信号Ｓ２０２のハイレベル、ローレベルの状態に応じて、オン状態、オフ状態となる。このように、ＦＥＴ１０２をオン／オフすることで、一次巻線に並列に接続された電解コンデンサ１０１両端の直流電圧が、トランス１０３の一次巻線へパルス状の波形として印加される。これにより、トランス１０３の二次側から、昇圧された同一周期のパルス状の電圧が出力される。トランス１０３の二次側に出力されたパルス状の電圧は、ダイオード１０５、コンデンサ１０６から構成される整流平滑回路により整流、平滑され、高電圧の直流電圧ＨＶがコンデンサ１０６の両端に現れると共に、出力ライン１３０に出力される。

制御信号Ｓ２０１は、制御部３から出力される高電圧の直流電圧ＨＶの電圧を調整するための信号であり、降圧回路１２１に出力する直流電圧ＨＶの電圧値に対応した直流電圧が出力される。トランジスタ１０４がオン状態のときには、電源電圧Ｖａにより電解コンデンサ１０１は充電され、トランス１０３の出力電圧が上昇する。一方、トランジスタ１０４がオフ状態のときには、電解コンデンサ１０１の充電電圧は低下し、トランス１０３の出力電圧も低下する。このように、制御信号Ｓ２０１の電圧値に応じて、トランジスタ１０４のコレクタ端子－エミッタ端子間の電圧が変化し、電解コンデンサ１０１両端の直流電圧が変化する。そのため、制御信号Ｓ２０１により、トランス１０３により生成される高電圧の直流電圧ＨＶの電圧値を可変制御することができる。

［降圧回路の回路動作］
次に、降圧回路１２１の動作について説明する。４つの降圧回路１２１Ｙ、１２１Ｍ、１２１Ｃ、１２１Ｋには、ＤＣ高電圧電源の出力ライン１３０から一定の高電圧（例えば－８００Ｖ）の直流電圧ＨＶが入力される。４つの降圧回路１２１Ｙ、１２１Ｍ、１２１Ｃ、１２１Ｋの回路構成は同一であり、ここでは、代表してイエローの降圧回路１２１Ｙについて説明する。なお、降圧回路１２１Ｍ、１２１Ｃ、１２１Ｋの回路構成は、降圧回路１２１Ｙと同じ回路構成なので、図２では回路図の記載を省略している。

降圧回路１２１Ｙは、現像ローラ接点１２２Ｙに出力される現像電圧ＨＶｄを検出する電圧検出部と、ＤＣ高電圧電源１４０の出力ライン１３０から入力された高電圧の直流電圧ＨＶを現像電圧ＨＶｄに降圧する電圧降圧部と、を有している。降圧回路１２１Ｙでは、ＤＣ高電圧電源の出力ライン１３０と現像ローラ接点１２２Ｙとの間に、抵抗１０７が設けられ、抵抗１０７の一端は、出力ライン１３０に接続され、抵抗１０７の他端は現像ローラ接点１２２Ｙに接続されている。また、本実施例では、抵抗１０７の他端（現像ローラ接点１２２Ｙでもある）とグランド（ＧＮＤ）との間に、高耐圧トランジスタ１０８（第３のスイッチング素子）を直列に接続している。そして、高耐圧トランジスタ１０８のコレクタ端子は抵抗１０７の他端と接続し、エミッタ端子はグランドに接続している。本実施例では、高耐圧トランジスタ１０８のベース端子への入力電圧によって、コレクタ端子－エミッタ端子間の電圧Ｖｃｅを可変制御することにより、ＤＣ高電圧電源１４０の出力ライン１３０から入力された高電圧の直流電圧ＨＶを降圧する。そして、降圧した高電圧の直流電圧を現像電圧ＨＶｄとして、現像ローラ接点１２２Ｙに出力する。このように、降圧回路１２１Ｙは、ＤＣ高電圧電源からの出力電圧である直流電圧ＨＶ（電圧値－８００Ｖ）を降圧した任意の電圧値の現像電圧ＨＶｄを現像ローラ接点１２２Ｙに印加することができる。

例えば、現像電圧ＨＶｄとして－５００Ｖを現像ローラ接点１２２Ｙに出力したい場合には、高耐圧トランジスタ１０８のコレクタ端子－エミッタ端子間の電圧Ｖｃｅを５００Ｖになるように制御する。これにより、グランド（ＧＮＤ）側からみたときの現像電圧ＨＶｄの電位は、－５００Ｖとなる。このとき、抵抗１０７の両端には、３００Ｖ（＝｜－８００Ｖ－（－５００Ｖ）｜）が印加されている。また、一端が現像ローラ接点１２２Ｙに接続され、他端がオペアンプ１１６の反転入力端子（－）に接続された、後述する電圧検出用の抵抗１１８の両端には、約５００Ｖの電圧が印加されている。したがって、抵抗１０７、１１８には高耐圧で、かつ抵抗値の高い部品を使用し、部品の定格電圧や定格電力を満足する条件の下で使用する必要がある。

降圧回路１２１Ｙの現像電圧ＨＶｄの最大出力電圧ＨＶｄｍａｘは、高耐圧トランジスタ１０８がオフ状態のときに出力される。抵抗１０７、１１８の抵抗値をそれぞれＲ１０７、Ｒ１１８とすると、以下の（式１）で表すことができる。なお、抵抗１１９、１２０の抵抗値は、抵抗１０７、１１８の抵抗値に比べて十分に小さいため、（式１）では記載を省略している。

ＨＶｄｍａｘ＝ＨＶ×（Ｒ１１８／（Ｒ１０７＋Ｒ１１８））・・・式（１）
一方、降圧回路１２１Ｙの現像電圧ＨＶｄの最低出力電圧は、高耐圧トランジスタ１０８がオン状態で、かつコレクタ端子－エミッタ端子の電圧Ｖｃｅが０Ｖのときの電圧値であり、このときの電圧値は０Ｖである。その結果、降圧回路１２１Ｙの現像電圧ＨＶｄの出力電圧は、０Ｖ～ＨＶｄｍａｘの間で可変できることになる。

（電圧検出部）
電圧検出部は、オペアンプ１１６、抵抗１１５、１１８、１１９、１２０を有している。抵抗１１８の一端は抵抗１０７の他端（現像ローラ接点１２２Ｙでもある）と接続され、他端はオペアンプ１１６の反転入力端子（－）と、抵抗１１９と抵抗１２０との接続点とに接続されている。抵抗１１９は、一端が基準電源電圧Ｖｂに接続され、他端が抵抗１２０に接続されている。抵抗１２０は、一端がグランド（ＧＮＤ）に接続され、他端が抵抗１１９に接続されている。抵抗１１５は、一端がオペアンプ１１６の出力端子に接続され、他端が抵抗１１４の一端と、ＦＥＴ１１７のドレイン端子に接続されている。

電圧検出用の抵抗１１８は、現像電圧ＨＶｄの出力電圧を検出するために、抵抗１０７と現像ローラ接点１２２Ｙとを繋ぐ、現像電圧ＨＶｄの出力ラインに接続されている。そして、オペアンプ１１６の反転入力端子（－）には、現像電圧ＨＶｄと基準電源電圧Ｖｂとを抵抗１１８、１１９、１２０で分圧した電圧が入力される。

オペアンプ１１６の非反転入力端子（＋）には、制御部３から出力される制御信号Ｓ２０３（第２の信号）が入力される。制御信号Ｓ２０３は、現像電圧ＨＶｄを調整するための信号であり、現像ローラ接点１２２Ｙに供給する現像電圧ＨＶｄに応じた直流電圧が出力される。オペアンプ１１６の反転入力端子（－）に入力される、抵抗分圧された入力電圧をＶｉｎ－とし、抵抗１１８、１１９、１２０の抵抗値を、それぞれＲ１１８、Ｒ１１９、Ｒ１２０とすると、入力電圧Ｖｉｎ－は、以下の（式２）により表される。

Ｖｉｎ－＝（ＨＶｄ×Ｒ１１９×Ｒ１２０＋Ｖｂ×Ｒ１１８×Ｒ１２０）／（Ｒ１１８×Ｒ１１９＋Ｒ１１９×Ｒ１２０＋Ｒ１１８×Ｒ１２０）・・・式（２）
オペアンプ１１６は、（式２）により表される、反転入力端子（－）に入力される電圧値が、非反転入力端子（＋）に入力される制御信号Ｓ２０３の電圧値と等しくなるような電圧を抵抗１１５に出力する。すなわち、オペアンプ１１６は、非反転入力端子（＋）と反転入力端子（－）に入力される電圧を比較し、２つの電圧が等しい電圧値になる電圧（制御信号）を出力するコンパレータである。

（電圧降圧部）
電圧降圧部は、高耐圧トランジスタ１０８、コンデンサ１０９、１１３、抵抗１１０、１１４、ダイオード１１１、１１２、ＦＥＴ１１７を有している。ＦＥＴ１１７は、ドレイン端子が抵抗１１５と抵抗１１４とに接続され、ソース端子はグランド（ＧＮＤ）に接続され、ゲート端子には制御部３から出力される制御信号Ｓ２０４が入力される。抵抗１１４の一端はＦＥＴ１１７のドレイン端子と抵抗１１５とに接続され、他端はコンデンサ１１３の一端と接続されている。コンデンサ１１３の一端は抵抗１１４と接続され、他端はダイオード１１１のカソード端子とダイオード１１２のアノード端子とに接続されている。ダイオード１１１、１１２、コンデンサ１０９、及び放電用の抵抗１１０は、整流平滑回路を構成し、コンデンサ１１３の他端から入力される電圧が整流、平滑され、高耐圧トランジスタ１０８のベース端子－エミッタ端子間に印加される。コンデンサ１１３は高耐圧コンデンサであり、高耐圧トランジスタ１０８等から構成される電圧降下部と、オペアンプ１１６等から構成される電圧検出部とを直流的に分離している。

制御信号Ｓ２０４は、降圧回路１２１Ｙを駆動するための信号であり、例えば周波数が５０ｋＨｚ、オンデューティが５０％、振幅５Ｖに固定されたパルス信号（矩形波）が用いられる。制御信号Ｓ２０４はＦＥＴ１１７のゲート端子に入力され、ＦＥＴ１１７は、ゲート端子に入力される制御信号Ｓ２０４の電圧に応じて、オン又はオフする。ＦＥＴ１１７がオン又はオフすることにより、オペアンプ１１６から抵抗１１５を介して出力される電圧がパルス状の電圧となり、抵抗１１４を介してコンデンサ１１３の一端に印加される。そして、コンデンサ１１３の他端には、一端に印加されたパルス電圧に応じたパルス電圧が出力される。コンデンサ１１３から出力されたパルス電圧は、ダイオード１１１、１１２、コンデンサ１０９、及び抵抗１１０から構成された整流平滑回路によって整流、平滑され、高耐圧トランジスタ１０８のベース端子－エミッタ端子間に印加される。すなわち、降圧回路１２１Ｙでは、オペアンプ１１６の出力電圧に応じた電流が高耐圧トランジスタ１０８のベース端子に流れ、高耐圧トランジスタ１０８はオペアンプ１１６の出力電圧に応じてオンオフ制御されることになる。これにより、高耐圧トランジスタ１０８のコレクタ端子－エミッタ端子間の電圧Ｖｃｅ（すなわち現像電圧ＨＶｄ）は、制御信号Ｓ２０３に対応した電圧に制御されることになる。なお、他の降圧回路１２１Ｍ、１２１Ｃ、１２１Ｋにおいても、上述した説明と同様の回路動作となる。

（ＤＣ高電圧電源の出力電圧の調整）
上述した本実施例のＤＣ高電圧電源では、トランス１０３はオープンループ制御により駆動される。オープンループ制御では、フィードバック制御に比べて、高電圧の直流電圧ＨＶの立ち上がり時間は早くなる一方、トランスの特性（主にインダクタンス値）の影響により、直流電圧ＨＶの出力電圧がばらついてしまう。そこで、本実施例では、以下に説明する方法により、高電圧の直流電圧ＨＶのばらつきを補正する。

高電圧電源ユニット１００に設けられた不揮発性メモリ１５０には、高電圧電源ユニット１００の製造時に実施される出荷時検査において、トランス１０３の出力電圧のばらつき情報等を含めたＤＣ高電圧電源の補正情報が書き込まれる。制御部３は、記録媒体Ｐへの画像形成を行う際には、不揮発性メモリ１５０から次のような補正情報を取得する。制御部３が不揮発性メモリ１５０から取得する補正情報は、２つの異なる電圧の制御信号Ｓ２０１を出力して、トランス１０３を駆動した際の高電圧の直流電圧ＨＶの電圧値である。例えば、その一例としては、制御信号Ｓ２０１の電圧が１．０Ｖのときの高電圧の直流電圧ＨＶは、－４８８Ｖであるという情報や、制御信号Ｓ２０１の電圧が３．０Ｖのときの高電圧の直流電圧ＨＶは、－１５２６Ｖであるといった情報である。

制御部３は、例示した制御信号Ｓ２０１の電圧値と高電圧の直流電圧ＨＶの電圧値との対応関係を示す２つの補正情報に基づいて、線形補間を行い、制御信号Ｓ２０１の電圧値と高電圧の直流電圧ＨＶの電圧値との関係を表す制御テーブルを作成する。そして、制御部３は、現像ローラ接点１２２に出力する現像電圧ＨＶｄと、作成した制御テーブルに基づいて、現像電圧ＨＶｄに対応する制御信号Ｓ２０１の電圧値を決定することにより、高電圧の直流電圧ＨＶを目標とする出力電圧に制御する。なお、ここでは２点の線形補間に基づいて制御テーブルを作成する方法について説明したが、３点以上の検査結果に基づいた補正情報に基づいて制御テーブルを作成すれば、高電圧の直流電圧ＨＶをより精度を高く制御することができる。

上述したように、現像電圧ＨＶｄは、ＤＣ高電圧電源１４０から出力される高電圧の直流電圧ＨＶの電圧値によらず、制御部３から降圧回路１２１に出力される制御信号Ｓ２０３によって調整される。そのため、高電圧の直流電圧ＨＶの電圧値は任意の電圧に設定することができる。ただし、高電圧の直流電圧ＨＶの電圧値（絶対値の電圧値）が小さいほど、目標とする現像電圧ＨＶｄへの収束時間が早くなるため、ＤＣ高電圧電源１４０から出力される高電圧の直流電圧ＨＶの電圧値は、なるべく小さい電圧値に設定することが望ましい。なお、高電圧の直流電圧ＨＶの電圧値が小さいほど、目標とする現像電圧ＨＶｄへの収束時間が早くなるメカニズムについては後述する。

一方、高電圧の直流電圧ＨＶの電圧値が大きくなるほど、降圧回路１２１の抵抗１０７に流れる電流（すなわち、トランス１０３の二次側の電流）が大きくなり、出力電圧が所定値に制御される。増加した電流は、高耐圧トランジスタ１０８がオン状態のときには、高耐圧トランジスタ１０８を介してグランド（ＧＮＤ）側から供給される。現像ローラ接点１２２に接続される現像ローラ１５側の負荷の抵抗値の変動があった場合には、負荷電流が変動するが、トランス１０３の二次側電流が大きいほど、トランス電流の変動割合は小さくなるため、現像電圧ＨＶｄへの影響は小さくなる。逆に、高耐圧トランジスタ１０８がオフ状態の場合には、現像ローラ１５側の負荷の抵抗値が変動した場合の影響は無視できなくなる。そのため、現像ローラ接点１２２に供給される現像電圧ＨＶｄの安定した制御のためには、高電圧の直流電圧ＨＶの電圧値（絶対値の電圧値）は大きい方が望ましい。

したがって、現像電圧ＨＶｄの早い立ち上げと現像電圧ＨＶｄの安定した制御とを両立させるためには、現像電圧ＨＶｄの立ち上げ時と現像電圧ＨＶｄが目標とする電圧に収束した後とで、高電圧の直流電圧ＨＶの電圧値を切り替える必要がある。以下、本実施例の現像電圧ＨＶｄを供給する高電圧電源ユニット１００の制御について、図３、図４を参照して説明する。

［高電圧電源ユニットの制御シーケンス］
図３は、高電圧電源ユニット１００の制御シーケンスを示すフローチャートである。図３に示す処理は、例えば画像形成装置１が記録媒体Ｐに画像形成を行うため、現像ローラ１５に現像電圧を印加する際に起動され、制御部３により実行される。また、図４は、高電圧電源ユニット１００の降圧回路１２１において、現像電圧ＨＶｄを出力するための回路の立ち上げ（起動時）から現像電圧ＨＶｄの出力停止までの一連の制御における、制御信号や出力電圧の変化を説明するタイミングチャートである。図４において、（ａ）は制御信号Ｓ２０１の電圧を示し、（ｂ）は制御信号Ｓ２０２の矩形波を示し、（ｃ）は制御信号Ｓ２０３の電圧を示し、（ｄ）は制御信号Ｓ２０４の矩形波を示している。また、図４の（ｅ）は高電圧の直流電圧ＨＶの電圧を示し、（ｆ）は現像電圧ＨＶｄの電圧を示している。また、図４の横軸は時間を示し、Ｔ３０１〜Ｔ３０８は、図３のステップ番号であるＳ３０１～Ｓ３０８の処理に対応する時間（タイミング）を示している。なお、以下の説明において、括弧内の（ａ）～（ｆ）は、図４の（ａ）～（ｆ）に対応している。

図３のステップ（以下、Ｓとする）３０１では、制御部３は、まず、現像電圧ＨＶｄを立ち上げるために、制御信号Ｓ２０１の電圧値Ｖｃ１と、制御信号Ｓ２０３の電圧値Ｖｄの設定を行う。すなわち、制御部３は、制御信号Ｓ２０１の電圧値を０Ｖよりも大きい電圧値Ｖｃ１（０Ｖ＜Ｖｃ１）に設定し（（ａ））、制御信号Ｓ２０３の電圧値を基準電源電圧Ｖｂよりも低い電圧値Ｖｄ（Ｖｄ＜Ｖｂ）に設定する（（ｃ））。そして、制御部３は、矩形波である制御信号Ｓ２０４を各降圧回路１２１のＦＥＴ１１７のゲート端子に出力する（Ｓ２０４ ＯＮ）（（ｄ））。このとき（図４のタイミングＴ３０１では）、トランス１０３を駆動するための制御信号Ｓ２０２はオフ状態（出力されていない状態）であるため（（ｂ））、高電圧の直流電圧ＨＶ及び現像電圧ＨＶｄの電圧値は０Ｖである（（ｅ）、（ｆ））。また、オペアンプ１１６の反転入力端子（－）の入力電圧は、制御信号Ｓ２０３の電圧値Ｖｄよりも大きいため、オペアンプ１１６の出力端子の電圧値は０Ｖであり、高耐圧トランジスタ１０８はオフ状態である。

次に、Ｓ３０２では、制御部３は、矩形波の制御信号Ｓ２０２をＤＣ高電圧電源１４０のＦＥＴ１０２のゲート端子に出力し（Ｓ２０２ ＯＮ）、トランス１０３を駆動する。トランス１０３が駆動されると、ＤＣ高電圧電源１４０の出力ライン１３０に高電圧の直流電圧ＨＶの電圧値が０Ｖから降下し（（ｅ））、同時に、現像ローラ接点１２２Ｙに出力される現像電圧ＨＶｄの電圧値も０Ｖから降下する（（ｆ））。

Ｓ３０３では、制御部３は、ＤＣ高電圧電源１４０のＦＥＴ１０２のゲート端子に矩形波の制御信号Ｓ２０２を出力し続け、トランス１０３を駆動する。Ｓ３０３の処理により、トランス１０３の駆動が継続されると、ＤＣ高電圧電源の出力ライン１３０には高電圧の直流電圧ＨＶ（電圧値Ｖ_ＨＶ１）が出力される（（ｅ））。そして、現像ローラ接点１２２Ｙには現像電圧ＨＶｄ（電圧値Ｖ_ＨＶｄ）が出力される（（ｆ））。現像電圧ＨＶｄが立ち上がり始めるときは、まだ高耐圧トランジスタ１０８がオフ状態であるため、現像電圧ＨＶｄは、上述した（式１）により算出される電圧値が出力される。その後、現像電圧ＨＶｄの電圧値が目標電圧Ｖ_ＨＶｄを超えてオーバーシュートすると（（ｆ））、オペアンプ１１６の反転入力端子（－）の電圧が制御信号Ｓ２０３の電圧値Ｖｄよりも小さくなるため、オペアンプ１１６の出力端子の電圧が上昇する。オペアンプ１１６の出力端子の電圧は、制御信号Ｓ２０４によりオン、オフされるＦＥＴ１１７によりパルス電圧となり、コンデンサ１１３の一端に印加される。そして、コンデンサ１１３の他端には一端に入力されたパルス電圧に応じたパルス電圧が出力され、整流平滑回路を介して、高耐圧トランジスタ１０８のベース端子に印加される。その結果、高耐圧トランジスタ１０８がオン状態となり、現像電圧ＨＶｄは目標電圧Ｖ_ＨＶｄに収束するように調整される（（ｆ））。

上述したように、降圧回路１２１を立ち上げる際に、高耐圧トランジスタ１０８をオフ状態で立ち上げることにより、現像電圧ＨＶｄは、オープンループ制御が行われるトランス１０３の直流電圧ＨＶと同じ速度で立ち上げることができる。そのため、現像電圧ＨＶｄの立ち上がりを高速化し、立ち上がりに要する時間を短縮することができる。その一方、現像電圧ＨＶｄは、目標電圧Ｖ_ＨＶｄを超えてオーバーシュートした後に、目標電圧Ｖ_ＨＶｄに収束するため、更なる高速化のためには、オーバーシュート量を抑制することが重要となる。ここで、現像電圧ＨＶｄの目標電圧Ｖ_ＨＶｄが、上述した（式１）で算出される最大出力電圧ＨＶｄｍａｘと同じ電圧値の場合には、高耐圧トランジスタ１０８がオフ状態を維持したままで、現像電圧ＨＶｄが目標電圧に収束することになる。その結果、現像電圧ＨＶｄの立ち上がり時間は最短となり、理想的な制御条件といえる。したがって、４つの現像ローラ接点１２２Ｙ、１２２Ｍ、１２２Ｃ、１２２Ｋに供給する各現像電圧ＨＶｄのうち、最も大きい電圧値（絶対値の電圧値）が最大出力電圧ＨＶｄｍａｘと等しい場合には、各現像電圧ＨＶｄのオーバーシュート量を最も抑制できる。例えば、４つの現像ローラ接点１２２Ｙ、１２２Ｍ、１２２Ｃ、１２２Ｋに供給する現像電圧ＨＶｄの電圧値が、それぞれ－４９０Ｖ、－４９５Ｖ、－５００Ｖ、－５０５Ｖであるとする。この場合、最大出力電圧ＨＶｄｍａｘを現像ローラ接点１２２Ｋに供給する現像電圧ＨＶｄである－５０５Ｖとなるように、制御信号Ｓ２０１の電圧値を設定すればよい。これにより、全ての現像ローラ接点１２２に供給される現像電圧ＨＶｄの立ち上げを最短で制御することが可能となる。

次に、制御部３は、ＤＣ高電圧電源１４０から出力される高電圧の直流電圧ＨＶの出力電圧を安定させるための制御に切り替える。現像電圧ＨＶｄの電圧が収束し、所定の電圧になった後、抵抗１０７の両端には、高電圧の直流電圧ＨＶと現像電圧ＨＶｄとの差分の電圧（例えば、３００Ｖ）が印加されている。Ｓ３０４では、制御部３は、抵抗１０７の定格電圧及び定格電力に基づいて、抵抗１０７の両端に印加される印加電圧を更に増やすことができるかどうか判断する。詳細には、制御部３は、抵抗１０７の定格電圧及び電力定格を満足する最大の直流電圧ＨＶ（電圧値Ｖ_ＨＶ２）と現在の直流電圧ＨＶとの差が１０Ｖ未満かどうかにより、抵抗１０７の両端に印加される印加電圧を更に増やすことができるかどうか判断する。制御部３は、最大の直流電圧ＨＶ（電圧値Ｖ_ＨＶ２）と現在の直流電圧ＨＶとの差が１０Ｖ以上で、印加電圧を更に増やすことができると判断した場合は、処理をＳ３０５に進める。一方、制御部３は、最大の直流電圧ＨＶ（電圧値Ｖ_ＨＶ２）と現在の直流電圧ＨＶとの差が１０Ｖ未満で、印加電圧を増やすことができないと判断した場合には処理をＳ３０６に進める。Ｓ３０５では、制御部３は、制御信号Ｓ２０１の電圧値をΔＶだけ大きくし、処理をＳ３０４に戻す。ここで、ΔＶは、現像電圧ＨＶｄの出力電圧に影響が出ない範囲の電圧値であり、本実施例では、高電圧の直流電圧ＨＶの電圧値に換算して１０Ｖとする。制御信号Ｓ２０１の電圧値をΔＶだけ大きくすることにより（（ａ））、高電圧の直流電圧ＨＶの電圧値（電圧の絶対値）も大きくなる（（ｅ））。

Ｓ３０６では、制御部３は、制御信号Ｓ２０１の電圧値を、最大の直流電圧ＨＶの電圧値Ｖ_ＨＶ２と現在の直流電圧ＨＶの電圧値との差が１０Ｖ未満となる電圧に対応する電圧Ｖｃ２に設定する（（ａ））。これにより、ＤＣ高電圧電源１４０から出力される高電圧の直流電圧ＨＶの電圧値がＶ_ＨＶ２となる（（ｅ））。これにより、現像ローラ１５の負荷変動の影響を受けにくい、現像電圧ＨＶｄの安定制御が可能となる。

その後、記録媒体Ｐへの画像形成動作を終了する場合には、Ｓ３０７において、制御部３は、現像電圧ＨＶｄの出力を停止させるため、矩形波の制御信号Ｓ２０２、Ｓ２０４の出力を停止する（Ｓ２０２ ＯＦＦ、Ｓ２０４ ＯＦＦ）（（ｂ）、（ｄ））。そして、制御部３は、更に制御信号Ｓ２０１、Ｓ２０３の電圧値を０Ｖに設定する（（ａ）、（ｃ））。Ｓ３０８では、制御部３は、Ｓ３０７の状態を継続することにより、トランス１０３の駆動が停止され、高電圧の直流電圧ＨＶ、及び現像電圧ＨＶｄの出力は０Ｖとなる（（ｅ）、（ｆ））。

以上、オープンループ制御されるトランスの高電圧の出力が複数の降圧回路に供給される回路を有する高電圧電源ユニット１００において、安価な構成で、複数の高電圧を短時間で立ち上げると共に、安定した電圧供給を行う制御方法について説明した。なお、本実施例では、高耐圧トランジスタ１０８のエミッタ端子はグランド（ＧＮＤ）に接続しているが、グランドではなく、例えば電源電圧に接続してもよい。また、本実施例の高電圧電源ユニット１００では、４つの現像ローラ接点１２２（Ｙ、Ｍ、Ｃ、Ｋ）に現像電圧を供給するため、それぞれの現像ローラ接点１２２に対応して、降圧回路１２１が設けられている。例えば、トナーの色がイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）用に１つの現像ローラ接点と、トナーの色が黒（Ｋ）用に１つの現像ローラ接点が設けられた画像形成装置の場合には、降圧回路は２つ設けるだけでよい。また、本実施例では、現像ローラ１５に接続された現像ローラ接点に現像電圧を印加する高圧回路１２１について説明した。高圧回路１２１は、画像形成装置１の他の装置、例えば帯電ローラ１２に対し適用し、帯電電圧を、上述した現像電圧と同様の制御方法で印加することも可能である。

以上説明したように、本実施例によれば、安価な構成で、複数の高電圧を短時間で立ち上げ、立ち上げ後は安定して制御することができる。

実施例１では、トナーの色が異なる各画像形成部の現像ローラに現像電圧を供給する高電圧電源ユニットについて説明した。本実施例では、画像形成部に２種類の高電圧である現像電圧及び帯電電圧を供給する高電圧電源ユニットについて説明する。なお、本実施例の画像形成装置の構成は、実施例１の画像形成装置と同様であり、ここでの説明を省略する。

［高電圧電源ユニットの構成］
図５は、本実施例の高電圧電源ユニット２００の回路構成を示す回路図である。高電圧電源ユニット２００では、高電圧の直流電圧ＨＶが出力されるＤＣ高電圧電源２４０の出力ライン１３０に、降圧回路１４１ａ、１４１ｂが接続されている。降圧回路１４１ａは、出力ライン１３０から入力された高電圧を降圧し、現像ローラ１５と接続された現像ローラ接点１４２ａに現像電圧を供給する。また、降圧回路１４１ｂは、出力ライン１３０から入力された高電圧を降圧し、帯電ローラ１２と接続された帯電ローラ接点１４２ｂに帯電電圧を供給する。高電圧電源ユニット２００のＤＣ高電圧電源２４０、及び降圧回路１４１ａ、１４１ｂの回路構成は、実施例１の高電圧電源ユニット１００のＤＣ高電圧電源１４０、及び降圧回路１２１と同一であるため、ここでの説明を省略する。また、制御信号Ｓ２０１、Ｓ２０２、Ｓ２０５、Ｓ２０６、Ｓ２０７は、画像形成装置１の制御部３（図５では不図示）から出力される信号である。降圧回路１４１ａが現像ローラ接点１４２ａに供給する現像電圧ＨＶｄの電圧値は、制御信号Ｓ２０５の電圧値により調整可能である。同様に、降圧回路１４１ｂが帯電ローラ接点１４２ｂに供給する帯電電圧ＨＶｐの電圧値は、制御信号Ｓ２０６の電圧値により調整可能である。降圧回路１４１ａ、１４１ｂを駆動するパルス信号（矩形波）である制御信号Ｓ２０７は、降圧回路１４１ａ、１４１ｂで共通となっている。なお、高電圧電源ユニット２００は、実施例１で説明した不揮発性メモリ１５０（図５では不図示）を有している。

本実施例では、帯電ローラ１２に印加される帯電電圧は負極性の電圧が用いられており、その電圧値は一般に－１０００Ｖ（マイナス１０００ボルト）前後である。例えば、降圧回路１４１ａが供給する現像電圧ＨＶｄの電圧値を－５００Ｖ、降圧回路１４１ｂが供給する帯電電圧ＨＶｐの電圧値を－１０００Ｖとすると、現像電圧と帯電電圧の電位差は５００Ｖとなる。この場合、実施例１で説明したように、最大の出力電圧である帯電電圧の電圧値（－１０００Ｖ）に基づいて、ＤＣ高電圧電源２４０を立ち上げて高電圧の直流電圧ＨＶを出力ライン１３０に出力すると、次のような状態が生じる。すなわち、降圧回路１４１ａが現像ローラ接点１４２ａに供給する現像電圧ＨＶｄの電圧値は、目標電圧である電圧値－５００Ｖを大きく超えてオーバーシュートしてしまう。その後、降圧回路１４１ａの回路は、現像電圧ＨＶｄが目標電圧に向かって収束していくように動作するが、現像電圧ＨＶｄの電圧値が目標電圧に収束するまでに時間がかかってしまう。このように、各電圧の出力電圧の差（この場合は、現像電圧ＨＶｄと帯電電圧ＨＶｐの電圧差）が大きい場合は、段階的に高電圧の直流電圧ＨＶの電圧を上げることにより、すべての電圧を高速に立ち上げることが可能となる。以下では、本実施例のＤＣ高電圧電源２４０の段階的な立ち上げ制御について説明する。

［高電圧電源ユニットの制御シーケンス］
図６は、高電圧電源ユニット２００の制御シーケンスを示すフローチャートである。図６に示す処理は、例えば画像形成装置１が記録媒体Ｐに画像形成を行うため、現像ローラ１５及び帯電ローラ１２に、それぞれ現像電圧、帯電電圧を印加する際に起動され、制御部３により実行される。また、図７は高電圧電源ユニット２００の降圧回路１４１ａ、１４１ｂにおいて、現像電圧ＨＶｄ、帯電電圧ＨＶｐを出力する回路の立ち上げから現像電圧ＨＶｄ、帯電電圧ＨＶｐの出力停止までの制御信号や出力電圧の変化を説明するタイミングチャートである。図７において、（ａ）は制御信号Ｓ２０１の電圧を示し、（ｂ）は制御信号Ｓ２０２の矩形波を示し、（ｃ）は制御信号Ｓ２０５の電圧を示し、（ｄ）は制御信号Ｓ２０６の電圧を示し、（ｅ）は制御信号Ｓ２０７の矩形波を示している。また、図７の（ｆ）は高電圧の直流電圧ＨＶの電圧を示し、（ｇ）は現像電圧ＨＶｄの電圧を示し、（ｈ）は帯電電圧ＨＶｐの電圧を示している。また、図４の横軸は時間を示し、Ｔ４０１〜Ｔ４１０は、図６のステップ番号であるＳ４０１～Ｓ４４１０の処理に対応する時間（タイミング）を示している。なお、以下の説明において、括弧内の（ａ）～（ｈ）は、図７の（ａ）～（ｈ）に対応している。なお、回路動作に関する説明は実施例１と同一のため、省略する。

図６のＳ４０１では、制御部３は、現像電圧ＨＶｄ、帯電電圧ＨＶｐを立ち上げるために、制御信号Ｓ２０１の電圧値Ｖｃ１、制御信号Ｓ２０５の電圧値Ｖｄ、制御信号Ｓ２０６の電圧値Ｖｐの設定を行う。すなわち、制御部３は、制御信号Ｓ２０１の電圧値を０Ｖよりも大きい電圧値Ｖｃ１（０Ｖ＜Ｖｃ１）に設定し（（ａ））、制御信号Ｓ２０５の電圧値を基準電源電圧Ｖｂよりも低い電圧値Ｖｄ（Ｖｄ＜Ｖｂ）に設定する（（ｃ））。更に、制御部３は、制御信号Ｓ２０６の電圧値Ｖｐを基準電源電圧Ｖｂよりも低い電圧値（Ｖｐ＜基準電源電圧Ｖｂ）に設定する（（ｄ））。そして、制御部３は、矩形波である制御信号Ｓ２０７を降圧回路１４１ａのＦＥＴ１１７のゲート端子、及び降圧回路１４１ｂのＦＥＴ１６７のゲート端子に出力する（Ｓ２０７ ＯＮ）（（ｅ））。このとき（図７のタイミングＴ４０１では）、トランス１０３を駆動する制御信号Ｓ２０２はオフ状態（出力されていない状態）であり（（ｂ））、高電圧の直流電圧ＨＶ、現像電圧ＨＶｄ、及び帯電電圧ＨＶｐの電圧値は０Ｖである（（ｆ）、（ｇ）、（ｈ））。また、オペアンプ１１６の反転入力端子（－）の入力電圧は、制御信号Ｓ２０５の電圧値Ｖｄよりも大きいため、オペアンプ１１６の出力端子の電圧値は０Ｖとなり、高耐圧トランジスタ１０８はオフ状態となる。同様に、オペアンプ１６６の反転入力端子（－）の入力電圧は、制御信号Ｓ２０６の電圧値Ｖｐよりも大きいため、オペアンプ１６６の出力端子の電圧値は０Ｖであり、トランジスタ１５８はオフ状態である。

次に、Ｓ４０２では、制御部３は、矩形波の制御信号Ｓ２０２をＤＣ高電圧電源２４０のＦＥＴ１０２のゲート端子に出力し（Ｓ２０２ ＯＮ）、トランス１０３を駆動する。トランス１０３が駆動されると、ＤＣ高電圧電源２４０の出力ライン１３０に高電圧の直流電圧ＨＶの電圧値が０Ｖから降下する（（ｆ））。そして、同時に、現像ローラ接点１４２ａに出力される現像電圧ＨＶｄの電圧値も０Ｖから降下し（（ｇ））、帯電ローラ接点１４２ｂに出力される現像電圧ＨＶｐの電圧値も０Ｖから降下する（（ｈ））。

Ｓ４０３では、制御部３は、ＤＣ高電圧電源２４０のＦＥＴ１０２のゲート端子に矩形波の制御信号Ｓ２０２を出力し続け、トランス１０３を駆動する。Ｓ３０３の処理により、トランス１０３の駆動が継続されると、ＤＣ高電圧電源２４０の出力ライン１３０には高電圧の直流電圧ＨＶ（電圧値Ｖ_ＨＶ１）が出力される（（ｆ））。そして、同時に、現像ローラ接点１４２ａに現像電圧ＨＶｄ（電圧値Ｖ_ＨＶｄ）が出力され（（ｇ））、帯電ローラ接点１４２ｂに帯電電圧ＨＶｐ（電圧値Ｖ_ＨＶｄ）が出力される（（ｈ））。このとき（図７の時間Ｔ４０３では）、高電圧の直流電圧ＨＶは、現像電圧ＨＶｄの出力電圧値に基づいた電圧を出力しているため、帯電電圧ＨＶｐは目標の電圧値Ｖ_ＨＶｐを出力することができず、現像電圧ＨＶｄと同じ出力電圧値となっている（（ｈ））。

次に、Ｓ４０４では、制御部３は、制御信号Ｓ２０１の電圧を電圧値Ｖｃ１よりも大きい電圧値Ｖｃ２（Ｖｃ１＜Ｖｃ２）を設定する（（ａ））。電圧Ｖｃ２は、帯電電圧ＨＶｐの電圧値に基づいて決定された電圧値である。Ｓ４０５では、制御部３は、制御信号Ｓ２０１の電圧に電圧値Ｖｃ２を設定した状態で、トランス１０３の駆動を継続する。その結果、ＤＣ高電圧電源２４０の出力ライン１３０には、高電圧の直流電圧ＨＶ（電圧値Ｖ_ＨＶ２）が出力され（（ｆ））、帯電ローラ接点１４２ｂには帯電電圧ＨＶｐ（電圧値Ｖ_ＨＶｐ）が出力される（（ｈ））。このとき（時間Ｔ４０４～時間Ｔ４０５の期間では）、トランス１０３の電圧変動の影響を受けて、降圧回路１４１ａが現像ローラ接点１４２ａに供給する現像電圧ＨＶｄの出力電圧も変動する。実施例１で説明した降圧回路１４１ａのオペアンプ１１６による出力電圧の制御により、高耐圧トランジスタ１０８がオン状態となり、現像電圧ＨＶｄの電圧値が目標電圧Ｖ_ＨＶｄに収束するように制御される。

次に、制御部３は、ＤＣ高電圧電源２４０から出力される高電圧の直流電圧ＨＶの出力電圧を安定させるための制御に切り替える。現像電圧ＨＶｄ及び帯電電圧ＨＶｐの電圧が収束し、所定の電圧になった後、抵抗１０７の両端には、高電圧の直流電圧ＨＶと現像電圧ＨＶｄとの差分の電圧が印加されている。同様に、抵抗１５７の両端には、高電圧の直流電圧ＨＶと帯電電圧ＨＶｐとの差分の電圧が印加されている。Ｓ４０６では、制御部３は、抵抗１０７、１５７の定格電圧及び定格電力に基づいて、抵抗１０７、１５７の両端に印加される印加電圧を更に増やすことができるかどうか判断する。詳細には、制御部３は、抵抗１０７、１５７の定格電圧及び電力定格を満足する最大の直流電圧ＨＶ（電圧値Ｖ_ＨＶ３）と現在の直流電圧ＨＶとの差が１０Ｖ未満かどうかにより、抵抗１０７、１５７に印加される電圧を更に増やすことができるかどうか判断する。制御部３は、最大の直流電圧ＨＶ（電圧値Ｖ_ＨＶ３）と現在の直流電圧ＨＶとの差が１０Ｖ以上で、印加電圧を更に増やすことができると判断した場合は、処理をＳ４０７に進める。一方、制御部３は、最大の直流電圧ＨＶ（電圧値Ｖ_ＨＶ３）と現在の直流電圧ＨＶとの差が１０Ｖ未満で、印加電圧を増やすことができないと判断した場合には処理をＳ４０８に進める。Ｓ４０７では、制御部３は、制御信号Ｓ２０１の電圧値をΔＶだけ大きくし、処理をＳ４０６に戻す。ここで、ΔＶは、現像電圧ＨＶｄ及び帯電電圧ＨＶｐの出力電圧に影響が出ない範囲の電圧値であり、本実施例では、高電圧の直流電圧ＨＶの電圧値に換算して１０Ｖとする。制御信号Ｓ２０１の電圧値をΔＶだけ大きくすることにより（（ａ））、高電圧の直流電圧ＨＶの電圧値（電圧の絶対値）も大きくなる（（ｆ））。

Ｓ４０８では、制御部３は、制御信号Ｓ２０１の電圧値を、最大の直流電圧ＨＶの電圧値Ｖ_ＨＶ３と現在の直流電圧ＨＶの電圧値との差が１０Ｖ未満となる電圧に対応する電圧Ｖｃ３に設定する（（ａ））。これにより、ＤＣ高電圧電源２４０から出力される高電圧の直流電圧ＨＶの電圧値がＶ_ＨＶ３となる（（ｆ））。

その後、記録媒体Ｐへの画像形成動作を終了する場合は、Ｓ４０９で、制御部３は現像電圧ＨＶｄ及び帯電電圧ＨＶｐの出力を停止するため、矩形波の制御信号Ｓ２０２、Ｓ２０７の出力を停止する（Ｓ２０２ ＯＦＦ、Ｓ２０７ ＯＦＦ）（（ｂ）、（ｅ））。更に、制御部３は、制御信号Ｓ２０１、Ｓ２０５、Ｓ２０６の電圧値を０Ｖに設定する（（ａ）、（ｃ）、（ｄ））。Ｓ４１０では、制御部３は、Ｓ４０９の状態を継続することにより、トランス１０３の駆動が停止され、高電圧の直流電圧ＨＶ、現像電圧ＨＶｄ、及び帯電電圧ＨＶｐの出力は０Ｖとなる（（ｆ）、（ｇ）、（ｈ））。

以上、高電圧電源ユニット２００において、異なる電圧を出力する複数の降圧回路に高電圧を供給する、ＤＣ高電圧電源２４０の高電圧の直流電圧ＨＶを段階的に立ち上げる電圧制御について説明した。これにより、本発明の高電圧電源回路を、現像電圧や帯電電圧といった、出力電圧値が大きく異なる複数の電圧に適用した場合でも、各電圧を高速に立ち上げ制御することができる。なお、本実施例では、現像電圧用と帯電電圧用の２つの降圧回路に適用した例について説明したが、その他の電圧や、各画像形成部内の装置に適用することも可能であり、組合せは任意である。

また、本実施例では、高電圧の直流電圧ＨＶの出力電圧を出力電圧の小さい電圧値に合わせ、その後、出力電圧の大きい電圧値に合わせるといった、２段階で出力電圧を立ち上げる方法について説明したが、出力電圧の制御はこの方法に限定されるわけではない。例えば、３つ以上の電圧に適用する場合であれば、３段階以上で高電圧の直流電圧ＨＶの出力値を切り替えてもよいし、複数の電圧の出力電圧値の中間の電圧値に基づいて高電圧直流電圧ＨＶの出力値を決定してもよい。制御する電圧の数や、各電圧の出力電圧値に応じて、すべての電圧を最も高速で制御できる立ち上げ制御を選択すればよい。

以上説明したように、本実施例によれば、安価な構成で、複数の高電圧を短時間で立ち上げ、立ち上げ後は安定して制御することができる。

本実施例では、実施例１、２の降圧回路の回路構成とは異なる回路構成を有する高電圧電源ユニットについて説明する。なお、本実施例の画像形成装置の構成は、実施例１の画像形成装置１と同様であり、ここでの説明を省略する。

［高電圧電源ユニットの構成］
図８は、本実施例の高電圧電源ユニット３００の回路構成を示す回路図である。高電圧電源ユニット３００では、高電圧の直流電圧ＨＶが出力されるＤＣ高電圧電源３４０の出力ライン４３０に、降圧回路４２１Ｙ、４２１Ｍ、４２１Ｃ、４２１Ｋが接続されている。降圧回路４２１Ｙ、４２１Ｍ、４２１Ｃ、４２１Ｋは、それぞれ出力ライン４３０から入力された電圧を降圧し、現像ローラ１５Ｙ、１５Ｍ、１５Ｃ、１５Ｋと接続された現像ローラ接点４２２Ｙ、４２２Ｍ、４２２Ｃ、４２２Ｋに現像電圧を供給する。なお、降圧回路４２１Ｙ、４２１Ｍ、４２１Ｃ、４２１Ｋは、それぞれ同一の回路構成を有しており、以下では、代表して降圧回路４２１Ｙについて説明する。また、高電圧電源ユニット３００の回路構成及び回路動作についても、実施例１と同一の部分は説明を省略し、異なる部分についてのみ説明を行うものとする。なお、高電圧電源ユニット３００は、実施例１で説明した不揮発性メモリ１５０（図８では不図示）を有している。

ＤＣ高電圧電源３４０は、トランス４０３、ダイオード４０５、電解コンデンサ４０１、コンデンサ４０６、トランジスタ４０４、ＦＥＴ４０２から構成されている。ＤＣ高電圧電源３４０の構成は、実施例１のＤＣ高電圧電源１４０の構成と同様であり、回路動作も実施例１と同様であるため、ここでの説明を省略する。

降圧回路４２１Ｙは、現像ローラ接点４２２Ｙに出力される現像電圧ＨＶｄを検出する電圧検出部と、ＤＣ高電圧電源３４０の出力ライン４３０から入力された高電圧の直流電圧ＨＶを現像電圧ＨＶｄに降圧する電圧降圧部と、を有している。降圧回路４２１Ｙでは、ＤＣ高電圧電源３４０の出力ライン４３０と高耐圧トランジスタ４０８のエミッタ端子との間に、抵抗４０７が設けられている。抵抗４０７の一端は出力ライン４３０に接続され、抵抗４０７の他端は高耐圧トランジスタ４０８のエミッタ端子に接続されている。また、高耐圧トランジスタ４０８のコレクタ端子は、現像ローラ接点４２２Ｙと接続されている。

降圧回路４２１Ｙの電圧検出部は、オペアンプ４１６、抵抗４１５、４１８、４１９、４２０を有している。降圧回路４２１Ｙの電圧検出部の構成は、実施例１の降圧回路１２１Ｙの電圧検出部の構成と同様であり、回路動作も実施例１と同様であるため、ここでの説明を省略する。また、降圧回路４２１Ｙの電圧降圧部は、高耐圧トランジスタ４０８、コンデンサ４０９、４１３、抵抗４１０、４１４、ダイオード４１１、４１２、ＦＥＴ４１７を有している。降圧回路４２１Ｙの電圧降圧部の構成は、実施例１の降圧回路１２１Ｙの電圧降圧部の構成と同様であり、回路動作も実施例１と同様であるため、ここでの説明を省略する。

本実施例の降圧回路４２１Ｙでは、ＤＣ高電圧電源３４０の出力ライン４３０と現像ローラ接点４２２Ｙとの間に、高耐圧トランジスタ４０８が直列に接続され、高耐圧トランジスタ４０８のコレクタ端子－エミッタ端子間の電圧Ｖｃｅを可変制御する。高耐圧トランジスタ４０８のコレクタ端子－エミッタ端子間の電圧Ｖｃｅを可変制御することにより、ＤＣ高電圧電源３４０の出力ライン４３０から入力された高電圧の直流電圧ＨＶを降圧する。これにより、ＤＣ高電圧電源３４０の出力電圧（例えば、－８００Ｖ）を降圧し、現像ローラ接点４２２Ｙに任意の電圧値の現像電圧ＨＶｄを印加することができる。例えば、現像電圧－５００Ｖを出力したい場合には、高耐圧トランジスタ４０８のコレクタ端子－エミッタ端子間の電圧Ｖｃｅを３００Ｖになるように制御し、これによって、グランド（ＧＮＤ）側からみたときの現像電圧ＨＶｄの電位は、－５００Ｖとなる。降圧回路４２１Ｙの現像電圧ＨＶｄの最大出力電圧ＨＶｄｍａｘは、高耐圧トランジスタ４０８がオン状態で、かつコレクタ端子－エミッタ端子間の電圧Ｖｃｅが０Ｖのときの約－８００Ｖである。一方、降圧回路４２１Ｙの現像電圧ＨＶｄの最低出力電圧は、高耐圧トランジスタ４０８がオフ状態のときの０Ｖである。すなわち、降圧回路４２１Ｙの現像電圧ＨＶｄの出力電圧は、０Ｖ～約－８００Ｖの間で可変することができる。高耐圧トランジスタ４０８がオフ状態のときには、高電圧の直流電圧ＨＶは、高耐圧トランジスタ４０８に、ほぼ電圧降下することなく印加される。そのため、高電圧の直流電圧ＨＶの出力電圧の上限は、高耐圧トランジスタの定格電圧で決まることになる。なお、本実施例における現像電圧ＨＶｄを生成する降圧回路４２１の制御については、実施例１、２で説明したどちらの制御方法も適用することができる。

以上説明したように、本実施例によれば、安価な構成で、複数の高電圧を短時間で立ち上げ、立ち上げ後は安定して制御することができる。

１０１ コンデンサ
１０３ トランス
１０４ トランジスタ
１０８ トランジスタ
１１６ オペアンプ
１２１ 降圧回路
１４０ ＤＣ高電圧電源

Claims (23)

1. 一次巻線及び二次巻線を有し、一次側と二次側が絶縁されたトランスを有し、電圧を生成する生成手段と、
   前記生成手段が生成した前記電圧が入力され、入力された前記電圧を目標電圧に変換し、負荷に出力する変換手段と、
   を備える電源装置であって、
   前記生成手段は、
   前記トランスと、
   前記一次巻線に直列に接続され、前記一次巻線のスイッチングを行う第１のスイッチング素子と、
   前記一次巻線および前記第１のスイッチング素子に並列に接続され、前記一次巻線に電圧を印加するコンデンサと、
   一端が電源電圧に接続され、他端が前記コンデンサに接続され、第１の信号に基づいて前記コンデンサに充電される電圧を制御する第２のスイッチング素子と、
   を有し、前記トランスの二次側に前記コンデンサに充電された電圧に応じた電圧を生成し、
   前記変換手段は、
   前記生成手段より入力される前記電圧を降圧するための第３のスイッチング素子を有する降圧部と、
   前記降圧部から出力される電圧が前記目標電圧と同じ電圧となるように前記第３のスイッチング素子をオンオフ制御するための制御信号を出力する検出部と、
   を有し、
   前記コンデンサは、前記電源装置の起動時において、前記第２のスイッチング素子を制御することにより、前記トランスの二次側に前記目標電圧と同じ電圧値の電圧が生成されるように充電され、
   前記検出部は、前記降圧部から出力される前記電圧が前記目標電圧を超えるまでは、前記生成手段より入力される前記電圧がそのまま出力されるように前記第３のスイッチング素子を制御する前記制御信号を出力することを特徴とする電源装置。
2. 前記コンデンサは、前記変換手段から前記負荷に前記目標電圧の電圧が出力された後に、前記トランスの二次側に前記目標電圧を超える電圧が生成される電圧に充電されることを特徴とする請求項１に記載の電源装置。
3. 前記検出部は、前記降圧部から出力される電圧と前記目標電圧とを比較し、前記制御信号を出力するコンパレータを有し、
   前記目標電圧は、第２の信号により設定されることを特徴とする請求項２に記載の電源装置。
4. 前記第３のスイッチング素子は、トランジスタであり、
   前記トランジスタは、エミッタ端子には前記生成手段より出力された前記電圧が入力され、コレクタ端子はグランドに接続され、ベース端子には前記制御信号が入力され、
   前記制御信号に応じて、前記エミッタ端子に入力された前記電圧を降圧し、前記検出部に出力することを特徴とする請求項３に記載の電源装置。
5. 前記第３のスイッチング素子は、トランジスタであり、
   前記トランジスタは、エミッタ端子には前記生成手段より出力された前記電圧が入力され、ベース端子には前記制御信号が入力され、コレクタ端子は、前記制御信号に応じて、前記エミッタ端子に入力された前記電圧を降圧した電圧を前記検出部に出力することを特徴とする請求項３に記載の電源装置。
6. シートに画像形成を行う画像形成部と、
   請求項１から請求項５のいずれか１項に記載の電源装置と、
   を備えることを特徴とする画像形成装置。
7. シートに画像形成を行う複数の画像形成部と、
   複数の前記画像形成部を制御する制御部と、
   請求項４又は請求項５に記載の電源装置と、
   を備える画像形成装置であって、
   各々の前記画像形成部は、
   感光ドラムを所定の電位に帯電する帯電ローラと、
   前記感光ドラムに静電潜像を形成する露光装置と、
   前記感光ドラムに形成された前記静電潜像を現像する現像ローラと、
   を有することを特徴とする画像形成装置。
8. 前記第１の信号、及び前記第２の信号は、前記制御部より出力されることを特徴とする請求項７に記載の画像形成装置。
9. 前記電源装置は、各々の前記画像形成部の前記現像ローラに対応し、前記現像ローラに現像電圧を印加する前記変換手段を有することを特徴とする請求項８に記載の画像形成装置。
10. 前記制御部は、前記現像ローラに印加する現像電圧の目標電圧を前記第２の信号により設定することを特徴とする請求項９に記載の画像形成装置。
11. 前記制御部は、各々の前記画像形成部の前記現像ローラに印加する現像電圧のうち、最も大きい現像電圧を前記現像電圧の目標電圧に設定することを特徴とする請求項１０に記載の画像形成装置。
12. 前記制御部は、シートに画像形成を行うために前記電源装置を起動する際に、前記第１の信号により前記第２のスイッチング素子を制御し、前記コンデンサに前記生成手段が前記現像電圧の目標電圧と同じ電圧を生成する電圧を充電することを特徴とする請求項１１に記載の画像形成装置。
13. 前記電源装置は、各々の前記画像形成部の前記帯電ローラに対応し、前記帯電ローラに帯電電圧を印加する前記変換手段を有することを特徴とする請求項８に記載の画像形成装置。
14. 前記制御部は、前記帯電ローラに印加する帯電電圧の目標電圧を前記第２の信号により設定することを特徴とする請求項１３に記載の画像形成装置。
15. 前記制御部は、各々の前記画像形成部の前記帯電ローラに印加する帯電電圧のうち、最も大きい帯電電圧を前記帯電電圧の目標電圧に設定することを特徴とする請求項１４に記載の画像形成装置。
16. 前記制御部は、シートに画像形成を行うために前記電源装置を起動する際に、前記第１の信号により前記第２のスイッチング素子を制御し、前記コンデンサに前記生成手段が前記帯電電圧の目標電圧と同じ電圧を生成する電圧を充電することを特徴とする請求項１５に記載の画像形成装置。
17. 前記電源装置は、各々の前記画像形成部の前記現像ローラに対応し、前記現像ローラに現像電圧を印加する前記変換手段と、各々の前記画像形成部の前記帯電ローラに対応し、前記帯電ローラに帯電電圧を印加する前記変換手段と、を有することを特徴とする請求項８に記載の画像形成装置。
18. 前記制御部は、前記現像ローラに対応した前記変換手段には、前記現像ローラに印加する現像電圧の目標電圧を前記第２の信号により設定し、前記帯電ローラに対応した前記変換手段には、前記帯電ローラに印加する帯電電圧の目標電圧を前記第２の信号により設定することを特徴とする請求項１７に記載の画像形成装置。
19. 前記制御部は、各々の前記画像形成部の前記現像ローラに印加する現像電圧のうち、最も大きい現像電圧を前記現像電圧の目標電圧に設定し、各々の前記画像形成部の前記帯電ローラに印加する帯電電圧のうち、最も大きい帯電電圧を前記帯電電圧の目標電圧に設定することを特徴とする請求項１８に記載の画像形成装置。
20. 前記制御部は、シートに画像形成を行うために前記電源装置を起動する際に、前記第１の信号により前記第２のスイッチング素子を制御し、前記コンデンサに前記生成手段が前記現像電圧の目標電圧と同じ電圧を生成する電圧を充電し、
    前記変換手段から前記現像ローラに前記目標電圧の電圧が出力された後に、前記第１の信号により前記第２のスイッチング素子を制御し、前記コンデンサに前記生成手段が前記帯電電圧の目標電圧と同じ電圧を生成する電圧を充電することを特徴とする請求項１９に記載の画像形成装置。
21. 前記制御部は、前記変換手段から前記帯電ローラに前記目標電圧の電圧が出力された後に、前記第１の信号により前記第２のスイッチング素子を制御し、前記コンデンサに前記生成手段が前記帯電電圧の目標電圧よりも高い電圧を生成する電圧を充電することを特徴とする請求項２０に記載の画像形成装置。
22. 前記電源装置は、前記コンデンサに充電される電圧を制御する前記第１の信号の電圧と、前記コンデンサに充電された電圧に応じて前記生成手段が生成する電圧と、を対応づけた情報を記憶する記憶手段を有し、
    前記制御部は、前記記憶手段から取得した前記情報と前記目標電圧とに基づいて前記第１の信号を制御することを特徴とする請求項１２、請求項１６、請求項２１のいずれか１項に記載の画像形成装置
23. 前記変換手段は、前記生成手段より出力された前記電圧が印加される部品を有し、
    前記制御部は、前記部品の定格に基づいて、前記生成手段が生成する前記電圧の電圧を上昇させることを特徴とする請求項２２に記載の画像形成装置。

Images