JP2008187879A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】 発生電圧をその目標値に拘わらず所望の電圧に精度よく制御可能な電源装置、及び、その電源装置利用した画像形成装置の提供。
【解決手段】 高圧出力電圧Ｖを制御目標電圧に制御するためには、一点鎖線で例示するように、高圧出力電圧Ｖの０Ｖから制御目標電圧までを充分に含む範囲までがＦＢ出力電圧の０Ｖ〜３．３Ｖに対応するように、高圧出力電圧Ｖの変化に対するＦＢ出力電圧の傾きを緩やかにする必要がある。分解能を向上させるために、ＦＢ出力電圧を増幅するだけでは二点鎖線で例示するように、制御目標電圧に対応するＦＢ出力電圧は３．３Ｖを大きく超えてしまう。そこで、本実施の形態では、電圧値の増幅と減算とを行うことによって、実線で例示するように、制御目標電圧近傍の高圧出力電圧Ｖが高い分解能で０Ｖ〜３．３ＶのＦＢ出力電圧として検出されるようにした。
【選択図】 図３

Description

本発明は、駆動信号に対応する電圧を発生すると共に、その発生電圧を検出して上記駆動信号を制御する電源装置、及び、その電源装置が発生する電圧を用いて電子写真方式によって画像を形成する画像形成装置に関する。

従来より、この種の電源装置では、発生した電圧を適宜の分圧抵抗を介して分圧し、その電圧に基づいて駆動信号を制御することにより上記発生電圧を所望の値に制御することが考えられている。また、その場合、分圧抵抗を複数用意しておき、使用する分圧抵抗をモードに応じて切り換えることにより、分解能を必要に応じて向上させることも提案されている（例えば、特許文献１参照）。
特開平９−２１８５６７号公報

ところが、分圧抵抗を切り換えるだけでは、高い電圧に制御したい場合は０Ｖからその電圧までを検出できるような低い分解能に切り換えざるを得ず、所望の電圧に精度よく制御することが充分にできなかった。そこで、本発明は、発生電圧をその目標値に拘わらず所望の電圧に精度よく制御可能な電源装置、及び、その電源装置利用した画像形成装置を提供することを目的としてなされた。

上記目的を達するためになされた本発明の電源装置は、入力された駆動信号に対応する電圧を発生する電圧発生手段と、該電圧発生手段が発生する電圧を検出する電圧検出手段と、該電圧検出手段が検出した電圧を増幅すると共に一定値を減算する検出電圧変換手段と、該検出電圧変換手段により上記増幅及び上記減算がなされた電圧をデジタルデータに変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段によって変換されたデジタルデータに基づき、上記電圧発生手段に入力される駆動信号を制御する制御手段と、を備えたことを特徴としている。

このように構成された本発明の電源装置では、電圧検出手段は、電圧発生手段が発生する電圧を検出し、電圧変換手段は、その電圧検出手段が検出した電圧を増幅すると共に一定値を減算する。このため、電圧変換手段による変換後の電圧は、上記増幅によって微小な電圧変化が拡大される（分解能が向上する）ばかりでなく、上記減算によって目標値近傍の電圧をＡ／Ｄ変換手段のダイナミックレンジ内に収めることができる。

このため、上記増幅及び上記減算がなされた電圧をＡ／Ｄ変換手段によってデジタルデータに変換し、上記電圧発生手段に入力される駆動信号をそのデジタルデータに基づいて制御手段を介して制御すれば、電圧発生手段が発生する電圧をその目標値に拘わらず所望の電圧に精度よく制御することができる。

なお、本発明は以下の構成に限定されるものではないが、上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記電圧発生手段の起動後に予め設定された所定値以上になった場合、上記検出電圧変換手段による上記増幅幅及び上記減算幅を変更するパラメータ変更手段を、更に備えてもよい。

この場合、上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記電圧発生手段の起動後（すなわち電圧発生開始後）に予め設定された所定値以上になった場合、パラメータ変更手段が上記検出電圧変換手段による上記増幅幅及び上記減算幅を変更する。電圧発生手段の起動時には、発生電圧は低くて目標値と大きく離れているため、上記増幅及び減算幅は小さくして低い分解能に設定しなければならないが、電圧が上昇して上記所定値以上になると、上記増幅幅及び減算幅を大きくして目標値近傍の電圧を高い分解能で検出可能にすることができる。従って、この場合、上記起動時には分解能を低くして電圧を目標値に迅速に制御することができ、電圧が上記所定値以上になったときは分解能を高くして所望の電圧に精度よく制御することができる。

更に、この場合、上記パラメータ変更手段は、上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記所定値以上になった後、予め設定された所定範囲外になった場合、上記検出電圧変換手段による上記増幅幅及び上記減算幅を上記起動時の値に戻してもよい。この場合、電圧発生手段が発生する電圧が負荷変動等により所望の電圧から離れてしまったときも、前述のように分解能を低くして広い範囲の電圧を検出可能にすることによって、電圧発生手段が発生する電圧を所望の電圧に迅速に収束させることができる。

また、本発明の電源装置は、上記検出電圧変換手段から上記Ａ／Ｄ変換手段に入力される電圧を制限する入力保護手段を、更に備えてもよい。この場合、Ａ／Ｄ変換手段に入力される電圧を入力保護手段によって制限して、そのＡ／Ｄ変換手段を保護することができる。

また、上記目的を達するためになされた本発明の電源装置は、入力された駆動信号に対応する電圧を発生する電圧発生手段と、該電圧発生手段が発生する電圧を検出する電圧検出手段と、該電圧検出手段が検出した電圧をデジタルデータに変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段によって変換されたデジタルデータに基づき、上記駆動信号の制御信号を出力する制御手段と、該制御手段が出力した制御信号を電圧信号に変換する制御信号変換手段と、該制御信号変換手段によって変換された電圧信号を減衰させると共に一定値を加算する電圧信号変換手段と、該電圧信号変換手段により上記減衰及び上記加算がなされた電圧信号に応じた駆動信号を上記電圧発生手段に入力する駆動手段と、を備えたことを特徴とするものであってもよい。

このように構成された本発明の電源装置では、電圧検出手段は、電圧発生手段が発生する電圧を検出し、制御手段は、その検出された電圧をＡ／Ｄ変換手段がデジタルデータに変換したものに基づいて制御信号を出力する。また、制御信号変換手段は、該制御手段が出力した制御信号を電圧信号に変換し、その電圧信号を、電圧信号変換手段は減衰させると共に一定値を加算する。このため、上記減衰によって、上記制御信号を大きく変動させても電圧信号の変動は抑制され、制御の分解能が向上する。また、上記加算によって、電圧信号の制御可能な範囲を発生電圧の目標値近傍に対応する範囲まで引き上げることができる。

このため、電圧信号変換手段により上記減衰及び上記加算がなされた電圧信号に応じた駆動信号を駆動手段が上記電圧発生手段に入力することにより、電圧発生手段が発生する電圧をその目標値に拘わらず所望の電圧に精度よく制御することができる。

なお、本発明は以下の構成に限定されるものではないが、上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記電圧発生手段の起動後に予め設定された所定値以上になった場合、上記電圧信号変換手段による上記減衰幅及び上記加算幅を変更するパラメータ変更手段を、更に備えてもよい。

この場合、上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記電圧発生手段の起動後（すなわち電圧発生開始後）に予め設定された所定値以上になった場合、パラメータ変更手段が上記電圧信号変換手段による上記減衰幅及び上記加算幅を変更する。電圧発生手段の起動時には、発生電圧は低く目標値と大きく離れているため、上記減衰幅及び上記加算幅は小さくして制御の分解能を低く（すなわち制御可能な範囲を広く）しなければならないが、電圧が上昇して上記デジタルデータも上記所定値以上に上昇すると、上記減衰幅及び加算幅を大きくして制御の分解能を高くすることができる。従って、この場合、上記起動時には制御の分解能を低くして電圧を目標値に迅速に制御することができ、電圧が上記所定値以上になったときは分解能を高くして所望の電圧に精度よく制御することができる。

更に、この場合、上記パラメータ変更手段は、上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記所定値以上になった後、予め設定された所定範囲外になった場合、上記電圧信号変換手段による上記減衰幅及び上記加算幅を上記起動時の値に戻してもよい。この場合、電圧発生手段が発生する電圧が負荷変動等により所望の電圧から離れてしまって上記デジタルデータも所定範囲外になったとき、前述のように制御の分解能を低くして制御可能な範囲を広くすることによって、電圧発生手段が発生する電圧を所望の電圧に迅速に収束させることができる。

また、本発明の画像形成装置は、上記いずれかに記載の電源装置の上記電圧発生手段が発生する電圧を用いて、電子写真方式によって被記録媒体に画像を形成する画像形成手段を、備えたことを特徴としている。

このように構成された本発明の画像形成装置では、電子写真方式の画像形成手段に印加される電圧を所望の電圧に精度よく制御することができ、しかも、その所望の電圧に迅速に制御することができる。このため、本発明の画像形成装置では、被記録媒体に良好な画像を形成することができ、しかも、立ち上げに要する時間を短縮することができる。

［第１の実施の形態の構成］
次に、本発明の実施の形態を図面と共に説明する。図１は、本発明が適用された画像形成装置としての第１の実施の形態のレーザプリンタ１の構成を概略的に表す説明図である。図１に示すように、本実施の形態のレーザプリンタ１は、被記録媒体の一例としての用紙Ｐに電子写真方式によって画像を形成する画像形成手段の一例としての画像形成部１０と、電源装置の一例としての電源部３０とを備えている。

画像形成部１０は、感光体ドラム１１と転写ローラ１２との間に用紙Ｐを挟んで矢印方向に搬送する間に、その用紙Ｐにトナー像を形成するものである。感光体ドラム１１は、ドラム本体が接地されると共に、その表面に有機系感光体材料、例えば、ポリカーボネートなどから構成される正帯電性の感光層が形成されており、レーザプリンタ１に、図１における反時計方向に回転可能に支持されている。

また、感光体ドラム１１の外周には、帯電器１３，レーザスキャナユニット１４，及び現像ユニット１５が、転写ローラ１２との対向部から感光体ドラム１１の回転方向に沿って順次配設されている。帯電器１３は、タングステンなどの帯電用ワイヤからコロナ放電を発生させる正帯電用のスコロトロン型帯電器であり、感光体ドラム１１の表面を一様に正極性に帯電させるように構成されている。レーザスキャナユニット１４は、感光体ドラム１１に、外部より入力される画像データに応じたレーザ光Ｌを光源から出射し、ポリゴンモータにより回転駆動されるポリゴンミラーの鏡面などによりレーザ光Ｌを走査して、感光体ドラム１１の表面へ照射する周知のものである。

また、現像ユニット１５は、感光体ドラム１１との対向部に現像ローラ１６を備えている。そして、この現像ユニット１５は、現像ユニット１５の内部に収容された正帯電性の非磁性１成分重合トナー（図示せず）を図示省略した周知の供給ローラ，層厚規制ブレード等によって摩擦帯電させながら、現像ローラ１６を介して感光体ドラム１１の表面まで供給するものである。

このため、感光体ドラム１１の表面は、その感光体ドラム１１の回転に伴って、先ず、帯電器１３により一様に正帯電された後、レーザスキャナユニット１４からのレーザ光Ｌの高速走査により露光され、画像データに応じた静電潜像が形成される。

次いで、現像ユニット１５より、正帯電されているトナーが感光体ドラム１１に供給されると、そのトナーは、感光体ドラム１１の表面上に形成された静電潜像、すなわち、一様に正帯電されている感光体ドラム１１の表面のうち、レーザ光Ｌによって露光され電位が下がっている露光部分に供給され、選択的に担持されることによって可視像化され、これによってトナー像が達成される。

転写ローラ１２は、レーザプリンタ１に図１において時計方向に回転可能に支持されている。この転写ローラ１２は、金属製のローラ軸に、イオン導電性のゴム材料からなるローラが被覆されており、転写時には、転写バイアス（転写順バイアス）が印加されるように構成されている。そのため、感光体ドラム１１の表面上に担持された上記トナー像は、用紙Ｐが感光体ドラム１１と転写ローラ１２との間を通る間に、用紙Ｐに転写される。また、図示省略したが、上記トナー像転写後の用紙Ｐは、加熱ローラと加圧ローラとを備えた定着器へ搬送され、上記トナー像が熱定着される。

また、電源部３０は、前述した帯電器１３のグリッド，現像ローラ１６，転写ローラ１２等の各部に印加されるバイアス電圧を供給するものである。なお、以下の説明では、説明の便宜上、現像ローラ１６に印加されるバイアス電圧の制御について説明するが、他の部位に印加されるバイアス電圧も同様に制御される。

図１に示すように、電源部３０には、トランス３１Ａを備えた昇圧回路３１が設けられ、このトランス３１Ａの１次側には、トランスドライブ回路３２を介してスイッチングされる電流が通電され、トランス３１Ａの２次側には、ダイオード及びコンデンサを備えた周知の平滑整流回路３１Ｂが設けられている。

トランスドライブ回路３２は、ＰＷＭ信号平滑回路３３を介してＡＳＩＣ（application specific integrated circuit ）３４に接続されている。このため、ＡＳＩＣ３４がＰＷＭ信号平滑回路３３へＰＷＭ信号を出力すると、そのＰＷＭ信号はＰＷＭ信号平滑回路３３にて平滑化されてＰＷＭ信号のデューティー比に応じた電圧が発生する。そして、トランスドライブ回路３２は、その平滑化後の電圧に応じた電流をトランス３１Ａの１次側に通電する。この通電に応じてトランス３１Ａの２次側に発生した高圧出力電圧Ｖは、現像ローラ１６に印加されると共に、出力電圧検出回路３５に入力される。出力電圧検出回路３５は、上記高圧出力電圧Ｖを抵抗器Ｒ１，Ｒ２で分圧し、出力電圧検出信号として出力する。

その出力電圧検出信号は、可変増幅回路４０，減算回路５０を介してＡＳＩＣ３４へフィードバックされ（以下、この電圧をＦＢ出力電圧という）、ＡＳＩＣ３４は、そのＦＢ出力電圧に基づいて、上記高圧出力電圧Ｖが制御目標電圧となるように上記ＰＷＭ信号を制御する。次に、可変増幅回路４０，減算回路５０の詳細な構成について説明する。

図２に示すように、出力電圧検出回路３５から出力された出力電圧検出信号は、図１では図示省略したバッファ回路３９を介して可変増幅回路４０に入力されている。可変増幅回路４０は、可変抵抗器ＶＲを介して負帰還がかけられたゲイン可変アンプとしてのオペアンプ４１を備え、バッファ回路３９の出力は、そのオペアンプ４１の非反転入力端子に抵抗器Ｒ１０を介して入力されている。なお、可変抵抗器ＶＲの抵抗値は、ＡＳＩＣ３４から入力されるゲイン可変信号によって制御され、オペアンプ４１の反転入力端子は抵抗器Ｒ１１を介して接地されている。

次に、減算回路５０は、２つのオペアンプ５２，５３を有している。そして、可変増幅回路４０のオペアンプ４１の出力は、抵抗器Ｒ１３を介して負帰還がかけられたオペアンプ５２の非反転入力端子に、抵抗器Ｒ１４，Ｒ１５で分圧された上で入力されている。また、このオペアンプ５２の反転入力端子には、抵抗器Ｒ１６を介して負帰還がかけられたオペアンプ５３の出力が抵抗器Ｒ１７を介して入力されている。オペアンプ５３の反転入力端子は抵抗器Ｒ１８を介して接地され、オペアンプ５３の非反転入力端子には、ＡＳＩＣ３４から入力される減算電圧ＰＷＭ信号が、抵抗器及びコンデンサからなる平滑化回路５４にて平滑化された上で入力されている。このため、減算回路５０の出力（すなわちオペアンプ５２の出力電圧）は、可変増幅回路４０によって増幅された上記出力電圧検出信号の電圧値から減算電圧ＰＷＭ信号に対応した電圧を減算した値となる。

更に、減算回路５０のオペアンプ５２の出力は、図１では図示省略した入力保護回路６０により０Ｖ〜３．３Ｖの範囲にカットオフされた上で、ＦＢ出力電圧としてＡＳＩＣ３４に入力される。

ＡＳＩＣ３４では、Ａ／Ｄコンバータ３４Ａによって上記ＦＢ出力電圧がデジタルデータ（以下、Ａ／Ｄ値という）に変換され、プログラムを記憶したＲＯＭが内蔵されたＣＰＵ３４Ｂが、そのＡ／Ｄ値に基づいて次のような制御を実行する。以下、このＣＰＵ３４Ｂが実行する処理について説明する。

［第１の実施の形態における処理及びその効果］
可変増幅回路４０，減算回路５０を備えず、出力電圧検出回路３５から出力される出力電圧検出信号がそのままＦＢ出力電圧としてＡＳＩＣ３４に入力される場合は、次のように充分な分解能が得られない可能性がある。すなわち、この場合、例えば図３に一点鎖線で例示するように、抵抗器Ｒ１，Ｒ２の抵抗値を適宜設定することによって、高圧出力電圧Ｖの０Ｖから制御目標電圧までを充分に含む範囲までがＦＢ出力電圧の０Ｖ〜３．３Ｖに対応するように、高圧出力電圧Ｖの変化に対するＦＢ出力電圧の傾きを緩やかにする必要がある。すると、ＦＢ出力電圧をＡ／Ｄ値に変換したときの１ビット当りの高圧出力電圧Ｖの幅が大きく（すなわち、高圧出力電圧Ｖの検出の分解能が低く）なり、制御精度の向上に限界が生じる。

また、分解能を向上させるために、ＦＢ出力電圧を増幅するだけでは、例えば図３に二点鎖線で例示するように、制御目標電圧に対応するＦＢ出力電圧は３．３Ｖを大きく超えてしまう。そこで、本実施の形態では、可変増幅回路４０による増幅と減算回路５０による電圧値の減算とを行うことによって、例えば図３に実線で例示するように、制御目標電圧近傍の高圧出力電圧Ｖが高い分解能で０Ｖ〜３．３ＶのＦＢ出力電圧として検出されるようにしている。具体的には、制御目標電圧４００Ｖに対して、ＦＢ出力電圧１．９９Ｖ±１％で制御するように構成されている。

以下、この処理の詳細について、図４のフローチャートを用いて説明する。なお、この処理は、ＣＰＵ３４Ｂが、自身に内蔵されたＲＯＭに記憶されたプログラムに基づいて実行する。処理が開始されると、先ず、Ｓ１（Ｓはステップを表す：以下同様）にて、ＰＷＭ値の初期値とＡ／Ｄ値の上限値，下限値とがセットされる。また、この処理に応じて、ＡＳＩＣ３４は、ＰＷＭ信号平滑回路３３に上記初期値に応じたデューティー比のＰＷＭ信号を出力する（図１参照）。具体的には、１．９９Ｖ±１％で制御する場合には、上限値として２．０１Ｖに対応するＡ／Ｄ値が、また、下限値として１．９７Ｖに対応するＡ／Ｄ値が、それぞれ設定される。

続くＳ２では、可変増幅回路４０による増幅幅の一例としてのゲイン（増幅率）が１に、減算回路５０による減算値（減算幅の一例）が０に、それぞれ設定され、更に、Ｓ３にて、高圧電源、すなわち、ＰＷＭ信号平滑回路３３から昇圧回路３１に至る構成が起動される。この処理により、上記初期値のＰＷＭ信号のデューティー比に応じて昇圧回路３１による電圧発生が開始され、出力電圧検出回路３５から出力される出力電圧検出信号がそのまま（すなわち、ゲイン＝１，減算値＝０で）ＦＢ出力電圧としてＡＳＩＣ３４に入力される。

続くＳ４では、Ａ／Ｄ値が上記下限値以上であるか否かが判断される。そして、Ａ／Ｄ値が下限値未満の場合は（Ｓ４：Ｎ）、Ｓ５にて、ＰＷＭ値（デューティー比）がΔＰＷＭ１増加されて処理はＳ４へ戻る。このＳ４，Ｓ５の処理の繰り返しにより、ＰＷＭ値が徐々に増加し、これに応じてＡ／Ｄ値が下限値以上となると（Ｓ４：Ｙ）、処理はＳ６へ移行する。

Ｓ６では、適宜の減算電圧ＰＷＭ信号が出力されることにより減算回路５０による減算値が予め設定された所定の減算値に切り替えられ、適宜のゲイン可変信号が出力されることにより可変増幅回路４０によるゲインが予め設定された所定のゲインに切り替えられる。この処理により、図３に実線で示したように、制御目標電圧近傍の分解能が向上される。また、この処理により、Ａ／Ｄ値と高圧出力電圧Ｖとの対応関係が変化するので、続くＳ７では、Ａ／Ｄ値の上限値，下限値が、減算後の値、すなわち上記所定の減算値を設定した後に対応する値にセットされる。具体的には、可変増幅回路４０及び減算回路５０のパラメータを、ゲイン＝５，減算値＝８に設定したとすると、ＦＢ出力電圧の上限定（２．０１Ｖ）は、（２．０１×５）−８＝２．０５Ｖとなり、また、ＦＢ出力電圧の下限値（１．９７Ｖ）は、（１．９７×５）−８＝１．８５Ｖとなり、分解能が５倍に向上する。従って、Ａ／Ｄ値の上限値としては、２．０５Ｖに対応するＡ／Ｄコンバータ３４Ａの出力値が、また、Ａ／Ｄ値の下限値としては、１．８５Ｖに対応するＡ／Ｄコンバータ３４Ａの出力値が、それぞれセットされる。

続くＳ１０では、Ａ／Ｄ値がフルビット（例えば、上記例では３．３ＶのＦＢ出力電圧に対応する値）であるか否かが判断され、フルビットでない場合は（Ｓ１０：Ｎ）、Ｓ１１にてＡ／Ｄ値が０であるか否かが判断される。Ａ／Ｄ値が０でもない場合は（Ｓ１１：Ｎ）、Ｓ１２にてＡ／Ｄ値が上限値以下か否かが判断され、上限値以下の場合は（Ｓ１２：Ｙ）、Ｓ１３にてＡ／Ｄ値が下限値以上か否かが判断される。そして、Ａ／Ｄ値が下限値以上の場合は（Ｓ１３：Ｙ）、処理は前述のＳ１０へ移行する。すなわち、Ａ／Ｄ値がＳ７で設定された上限値と下限値との間に入っている、つまり、高圧出力電圧Ｖが制御許容範囲に入っている間は、ＰＷＭ値が変更されることなくＳ１０〜Ｓ１３の処理が繰り返されるのである。

一方、Ａ／Ｄ値が上限値を越えた場合は（Ｓ１２：Ｎ）、Ｓ１４にてＰＷＭ値がΔＰＷＭ２減少された後、Ａ／Ｄ値が下限値未満となった場合は（１３：Ｎ）、Ｓ１５にてＰＷＭ値がΔＰＷＭ２増加された後、処理はＳ１０〜Ｓ１３のループ処理へ移行する。この処理により、ＰＷＭ値を適宜増減して、Ａ／Ｄ値が上記上限値と下限値との間に入るように制御することができる。なお、このとき増減されるΔＰＷＭ２の絶対値は、Ｓ５で増加されるΔＰＷＭ１の絶対値よりも小さく、起動時の比較的荒い制御に比べて細かくＰＷＭ値を制御できるように設定されている。

また、負荷変動等によりＡ／Ｄ値がフルビットになった場合は（Ｓ１０：Ｙ）、処理はＳ１６へ移行し、Ｓ２と同様にゲインが１に減算値が０にそれぞれセットされ、続くＳ１７では、Ａ／Ｄ値の上限値，下限値がＳ１でセットされたのと同様の減算前の値にセットされる。続くＳ１８では、ＰＷＭ値がΔＰＷＭ１減少され、Ｓ１９にてＡ／Ｄ値が上限値以下となったか否かが判断される。そして、Ａ／Ｄ値が依然として上限値を超えている場合は（Ｓ１９：Ｎ）、処理はＳ１８へ移行し、このＳ１８，Ｓ１９の処理が繰り返される間にＡ／Ｄ値が上限値以下となると（Ｓ１９：Ｙ）、処理は前述のＳ６へ移行する。

逆に、負荷変動等によりＡ／Ｄ値が０になった場合は（Ｓ１１：Ｙ）、処理はＳ２１へ移行し、Ｓ２と同様にゲインが１に減算値が０にそれぞれセットされ、続くＳ２２では、Ａ／Ｄ値の上限値，下限値がＳ１でセットされたのと同様の減算前の値にセットされる。続くＳ２３では、ＰＷＭ値がΔＰＷＭ１増加され、Ｓ２４にてＡ／Ｄ値が下限値以上となったか否かが判断される。そして、Ａ／Ｄ値が依然として下限値未満の場合は（Ｓ２４：Ｎ）、処理はＳ２３へ移行し、このＳ２３，Ｓ２４の処理が繰り返される間にＡ／Ｄ値が下限値以上となると（Ｓ２４：Ｙ）、処理は前述のＳ６へ移行する。

このように、本実施の形態では、起動時や、負荷変動等により高圧出力電圧Ｖが制御目標電圧から大きく外れたときは（Ｓ１０：ＹまたはＳ１１：Ｙ）、ゲイン＝１，減算値＝０として分解能を低くすることにより（Ｓ２，Ｓ１６，Ｓ２１）、高圧出力電圧Ｖを制御目標電圧に迅速に制御することができる。また、高圧出力電圧Ｖが制御目標電圧にある程度近づいたときは（Ｓ４：ＹまたはＳ１９：ＹまたはＳ２４：Ｙ）、ゲイン，減算値を所定値に切り替えて分解能を高くすることにより（Ｓ６）、高圧出力電圧Ｖを制御目標電圧に精度よく制御することができる。

このため、本実施の形態のレーザプリンタ１では、現像ローラ１６に印加される電圧を所望の電圧に精度よく制御することができ、しかも、その所望の電圧に迅速に制御することができる。このため、レーザプリンタ１では、用紙Ｐに良好な画像を形成することができ、しかも、立ち上げに要する時間を短縮することができる。更に、上記実施の形態では、ＡＳＩＣ３４に入力される電圧は、入力保護回路６０により０Ｖ〜３．３Ｖの範囲にカットオフされているので、Ａ／Ｄコンバータ３４Ａを始めとするＡＳＩＣ３４の各部の構成を良好に保護することができる。

なお、上記実施の形態において、昇圧回路３１が電圧発生手段に、出力電圧検出回路３５が電圧検出手段に、減算回路５０及び可変増幅回路４０が検出電圧変換手段に、Ａ／Ｄコンバータ３４ＡがＡ／Ｄ変換手段に、ＣＰＵ３４Ｂが制御手段に、Ｓ２，Ｓ６，Ｓ２１，Ｓ１６の処理がパラメータ変更手段に、入力保護回路６０が入力保護手段に、それぞれ相当する。

また、上記実施の形態では、ＰＷＭ値の増減量，ゲイン，減算値をそれぞれ２段階に切り替えているが、３段階以上に切り替えてもよい。また、制御目標電圧に対応するＰＷＭ信号がある程度計算可能な場合は、高圧出力電圧Ｖが制御目標電圧の近傍に達するまでオープンループで制御して、その後、Ａ／Ｄ値を用いたフィードバック制御に切り替えてもよい。この場合、減算値及びゲインは上記所定値に固定であってもよい。

［第２の実施の形態の構成］
次に、本発明の第２の実施の形態のレーザプリンタについて説明する。本実施の形態のレーザプリンタは、図１において減算回路５０，可変増幅回路４０を省略し、出力電圧検出信号をそのままＦＢ出力電圧としてＡＳＩＣ３４のＡ／Ｄコンバータ３４Ａに入力すると共に、ＰＷＭ信号平滑回路３３からトランスドライブ回路３２に至る構成を図５に示すように構成した点において異なる。

図５に示すように、本実施の形態では、ＰＷＭ信号平滑回路３３にて平滑化されたＰＷＭ信号が可変減衰回路９１に入力され、ＡＳＩＣ３４から指示された減衰値（減衰率）で減衰された上で、オフセット電圧発生回路９２の出力と共に加算回路９３に入力される。オフセット電圧発生回路９２は、ＡＳＩＣ３４から入力されるオフセット電圧設定信号に応じたオフセット電圧を発生しており、加算回路９３ではそのオフセット電圧が上記減衰後の電圧に加算され、その加算結果がトランスドライブ回路３２へ入力される。

［第２の実施の形態における処理及びその効果］
このため、本実施の形態では、次のような制御が可能となる。例えば、図６（Ａ）に例示するように、減衰値を１として、オフセット電圧を０Ｖととした場合に、ＰＷＭ信号のＰＷＭ値を０ビットから１０２３ビットまで変動させることによってトランスドライブ回路３２への入力電圧を０Ｖから３．３Ｖまで変動させることができたとする。これに対して、減衰値及びオフセット電圧を適宜の値に設定すると、ＰＷＭ値とトランスドライブ回路３２への入力電圧との関係を図６（Ｂ）に例示するように変化させることができる。すなわち、上記減衰によってＰＷＭ値の変動に対するトランスドライブ回路３２への入力電圧の変動は抑制され、制御の分解能が向上する。また、オフセット電圧の加算によって、ＰＷＭ値を０ビットから１０２３ビットまで変動させたときにおけるトランスドライブ回路３２への入力電圧の変動域を、上記制御目標電圧近傍に対応する範囲まで引き上げることができる。

そこで、ＣＰＵ３４Ｂは、自身に内蔵されたＲＯＭに記憶されたプログラムに基づいて、図７に示す処理を実行する。なお、図７では、図４と同様の処理については図４で使用したものと同一の符号を使用している。そこで、以下に相違点のみ説明する。

図７に示すように、Ｓ１にて前述のようにＰＷＭ初期値，Ａ／Ｄ値の上限値及び下限値がセットされた後、Ｓ２に代わるＳ１０２では、可変減衰回路９１による減衰値（減衰幅の一例）が１に、加算幅の一例としてのオフセット電圧が０Ｖに、それぞれセットされる。続いて、前述のＳ３〜Ｓ５の処理によりＡ／Ｄ値が下限値以上となると（Ｓ４：Ｙ）、Ｓ６に代わるＳ１０６にて、可変減衰回路９１の減衰値が予め設定された所定の減衰値に切り替えられ、オフセット電圧が予め定められた所定値に切り替えられる。この処理により、前述のように制御の分解能が向上する。

更に、続くＳ１０７では、上記減衰値及びオフセット電圧の切り替えに応じて、Ａ／Ｄ値の上限値，下限値が減衰後の値にセットされ、前述のＳ１０〜Ｓ１５の処理により、ＰＷＭ値をΔＰＷＭ２ずつ増減（Ｓ１４，Ｓ１５）させて高圧出力電圧Ｖが制御される。

また、負荷変動等によりＡ／Ｄ値がフルビットになった場合は（Ｓ１０：Ｙ）、Ｓ１６に代わるＳ１１６にて減衰値が１にオフセット電圧が０Ｖにそれぞれセットされ、続くＳ１１７では、Ａ／Ｄ値の上限値，下限値がＳ１でセットされた減衰前の値にセットされる。続くＳ１８，Ｓ１９では、前述のように、ＰＷＭ値がΔＰＷＭ１ずつ減少されて（Ｓ１８）、Ａ／Ｄ値が上限値以下となると処理はＳ１０６へ移行する（Ｓ１９：Ｙ）。

同様に、負荷変動等によりＡ／Ｄ値が０になった場合は（Ｓ１１：Ｙ）、Ｓ２１に代わるＳ１２１にて減衰値が１にオフセット電圧が０Ｖにそれぞれセットされ、続くＳ１２２では、Ａ／Ｄ値の上限値，下限値がＳ１でセットされた減衰前の値にセットされる。続くＳ２３，Ｓ２４では、前述のように、ＰＷＭ値がΔＰＷＭ１ずつ増加されて（Ｓ２３）、Ａ／Ｄ値が下限値を以上となると処理はＳ１０６へ移行する（Ｓ２４：Ｙ）。

このように、本実施の形態でも、起動時や、負荷変動等により高圧出力電圧Ｖが制御目標電圧から大きく外れたときは（Ｓ１０：ＹまたはＳ１１：Ｙ）、減衰値＝１，オフセット電圧＝０Ｖとして制御の分解能を低くする（制御可能な範囲を広くする）ことにより（Ｓ１０２，Ｓ１１６，Ｓ１２１）、高圧出力電圧Ｖを制御目標電圧に迅速に制御することができる。また、高圧出力電圧Ｖが制御目標電圧にある程度近づいたときは（Ｓ４：ＹまたはＳ１９：ＹまたはＳ２４：Ｙ）、減衰値，オフセット電圧を所定値に切り替えて制御の分解能を高くすることにより（Ｓ１０６）、高圧出力電圧Ｖを制御目標電圧に精度よく制御することができる。

このため、本実施の形態のレーザプリンタでも、現像ローラ１６に印加される電圧を所望の電圧に精度よく制御することができ、しかも、その所望の電圧に迅速に制御することができる。このため、本実施の形態のレーザプリンタでも、用紙Ｐに良好な画像を形成することができ、しかも、立ち上げに要する時間を短縮することができる。

なお、上記第２の実施の形態において、昇圧回路３１が電圧発生手段に、出力電圧検出回路３５が電圧検出手段に、Ａ／Ｄコンバータ３４ＡがＡ／Ｄ変換手段に、ＣＰＵ３４Ｂが制御手段に、ＰＷＭ信号平滑回路３３が制御信号変換手段に、可変減衰回路９１及び加算回路９３が電圧信号変換手段に、トランスドライブ回路３２が駆動手段に、Ｓ１０２，Ｓ１０６，Ｓ１２１，Ｓ１１６の処理がパラメータ変更手段に、それぞれ相当する。

また、上記実施の形態では、ＰＷＭ値の増減量，減衰値，オフセット電圧をそれぞれ２段階に切り替えているが、３段階以上に切り替えてもよい。更に、ＰＷＭ信号平滑回路３３の出力に対する減衰と加算との実行順序は逆であってもよい。

［本発明の他の実施の形態］
また更に、本発明は上記各実施の形態になんら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、本発明の電源装置としては、上記各実施の形態のようにトランスの１次側に通電される電流のデューティー比によって２次側の電圧を制御するものに限らず、１次側に通電される交流の周波数によって２次側の電圧を制御するものも適用対象とすることができる。また、本発明の画像形成装置としては、上記各実施の形態のようなレーザプリンタに限らず、コピー機、ファクシミリ装置など、電子写真方式で画像を形成する種々の画像形成装置を適用対象とすることができる。更に、電源装置によって電圧が印加される部位も、現像ローラ１６以外にも種々の部位を適用することができる。

第１の実施の形態のレーザプリンタの構成を概略的に表す説明図である。 そのレーザプリンタの電源部の一部を詳細に表す説明図である。 その電源部の動作原理を表す説明図である。 その電源部のＣＰＵが実行する処理を表すフローチャートである。 第２の実施の形態の電源部の一部を詳細に表す説明図である。 その電源部の動作原理を表す説明図である。 その電源部のＣＰＵが実行する処理を表すフローチャートである。

符号の説明

１…レーザプリンタ １０…画像形成部 １１…感光体ドラム １２…転写ローラ
１３…帯電器 １４…レーザスキャナユニット １５…現像ユニット
１６…現像ローラ ３０…電源部 ３１…昇圧回路 ３２…トランスドライブ回路
３３…ＰＷＭ信号平滑回路 ３４Ａ…Ａ／Ｄコンバータ ３４Ｂ…ＣＰＵ
３５…出力電圧検出回路 ５０…減算回路 ４０…可変増幅回路
６０…入力保護回路 ９１…可変減衰回路 ９２…オフセット電圧発生回路
９３…加算回路 Ｌ…レーザ光 Ｐ…用紙

Claims (8)

1. 入力された駆動信号に対応する電圧を発生する電圧発生手段と、
   該電圧発生手段が発生する電圧を検出する電圧検出手段と、
   該電圧検出手段が検出した電圧を増幅すると共に一定値を減算する検出電圧変換手段と、
   該検出電圧変換手段により上記増幅及び上記減算がなされた電圧をデジタルデータに変換するＡ／Ｄ変換手段と、
   該Ａ／Ｄ変換手段によって変換されたデジタルデータに基づき、上記電圧発生手段に入力される駆動信号を制御する制御手段と、
   を備えたことを特徴とする電源装置。
2. 上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記電圧発生手段の起動後に予め設定された所定値以上になった場合、上記検出電圧変換手段による上記増幅幅及び上記減算幅を変更するパラメータ変更手段を、更に備えたことを特徴とする請求項１記載の電源装置。
3. 上記パラメータ変更手段は、上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記所定値以上になった後、予め設定された所定範囲外になった場合、上記検出電圧変換手段による上記増幅幅及び上記減算幅を上記起動時の値に戻すことを特徴とする請求項２記載の電源装置。
4. 上記検出電圧変換手段から上記Ａ／Ｄ変換手段に入力される電圧を制限する入力保護手段を、
   更に備えたことを特徴とする請求項１〜３のいずれかに記載の記載の電源装置。
5. 入力された駆動信号に対応する電圧を発生する電圧発生手段と、
   該電圧発生手段が発生する電圧を検出する電圧検出手段と、
   該電圧検出手段が検出した電圧をデジタルデータに変換するＡ／Ｄ変換手段と、
   該Ａ／Ｄ変換手段によって変換されたデジタルデータに基づき、上記駆動信号の制御信号を出力する制御手段と、
   該制御手段が出力した制御信号を電圧信号に変換する制御信号変換手段と、
   該制御信号変換手段によって変換された電圧信号を減衰させると共に一定値を加算する電圧信号変換手段と、
   該電圧信号変換手段により上記減衰及び上記加算がなされた電圧信号に応じた駆動信号を上記電圧発生手段に入力する駆動手段と、
   を備えたことを特徴とする電源装置。
6. 上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記電圧発生手段の起動後に予め設定された所定値以上になった場合、上記電圧信号変換手段による上記減衰幅及び上記加算幅を変更するパラメータ変更手段を、更に備えたことを特徴とする請求項５記載の電源装置。
7. 上記パラメータ変更手段は、上記Ａ／Ｄ変換手段によって変換されたデジタルデータが、上記所定値以上になった後、予め設定された所定範囲外になった場合、上記電圧信号変換手段による上記減衰幅及び上記加算幅を上記起動時の値に戻すことを特徴とする請求項６記載の電源装置。
8. 請求項１〜７のいずれかに記載の電源装置の上記電圧発生手段が発生する電圧を用いて、電子写真方式によって被記録媒体に画像を形成する画像形成手段を、
   備えたことを特徴とする画像形成装置。

Images