以下、電源装置1の実施の形態について、添付図面を参照して説明する。
最初に、電源装置1の構成について図面を参照して説明する。図1に示す電源装置1は、一例として、一対の入力端子2a,2b(以下、特に区別しないときには「入力端子2」ともいう)、一対の出力端子3a,3b(以下、特に区別しないときには「出力端子3」ともいう)、コンバータ4、A/D変換器5、基準電圧生成部6、制御部7およびドライバ8を備えている。この場合、電源装置1は、入力端子2に入力される入力電圧(一例として直流電圧)V1を出力電圧(直流電圧)V2に変換して出力端子3から出力すると共に、予め規定された目標電圧に出力電圧V2を収束させる。具体的には、電源装置1は、図3に示すように、この目標電圧を含む目標電圧範囲(上限値がVHで、下限値がVLの電圧範囲)内に出力電圧V2を収束させる。
コンバータ4は、一例として、バイポーラトランジスタや電界効果型トランジスタなどのスイッチング素子(不図示)を有するDCDCコンバータとして構成されて、このスイッチング素子がドライバ8から出力される駆動信号Sdによってオン・オフ駆動されることにより、入力端子2a,2b間に入力される入力電圧V1(一例として、グランドGに接続された入力端子2bを基準とした正の直流電圧)に基づいて、出力電圧V2(グランドGに接続された出力端子3bを基準とした正の直流電圧)を生成して出力端子3a,3b間に出力することにより、出力端子3に接続されている不図示の負荷に出力電圧V2を供給する。
A/D変換器5は、入力電圧V1を作動用電圧として作動する。また、A/D変換器5は、外部(具体的には、後述する基準電圧生成部6)から入力される上限基準電圧Vddおよび下限基準電圧Vssで規定される入力電圧範囲をフルスケールとして、この入力電圧範囲に含まれる出力電圧V2をサンプリングすることにより、予め規定された分解能(例えば、10bit)でデジタルデータD1(出力電圧V2の電圧値を示すデータ)に変換して出力する。また、A/D変換器5は、上限基準電圧Vddおよび下限基準電圧Vssのうちの少なくとも一方の基準電圧が変更されたときには、変更後の上限基準電圧Vddおよび下限基準電圧Vssで規定される入力電圧範囲をフルスケールとして出力電圧V2をデジタルデータD1に変換して出力する。
基準電圧生成部6は、入力電圧V1を作動用電圧として作動して、A/D変換器5用の上記の上限基準電圧Vddおよび下限基準電圧Vssを同時に生成して出力する。また、基準電圧生成部6は、制御部7によって制御されることにより、生成している上限基準電圧Vddおよび下限基準電圧Vssのうちの少なくとも一方の基準電圧(この例では、下限基準電圧Vss)の電圧値を変更可能に構成されている。
本例では一例として、基準電圧生成部6は、図2に示すように、シャントレギュレータIC1、バッファBUF1、スイッチ素子SW1、および抵抗R1,R2,R3(抵抗値もR1,R2,R3と表記するものとする)を備えている。
シャントレギュレータIC1は、入力電圧V1とグランドGとの間に抵抗R1と直列接続された状態で配設されて自らのリファレンス電圧Vref(電圧値もVrefと表記するものとする)をカソード端子から出力する。抵抗R2,R3は、リファレンス電圧VrefとグランドGとの間に互いに直列接続された状態で配設されている。スイッチ素子(この例では一例として、npn型のバイポーラトランジスタ)SW1は、抵抗R2,R3のうちのグランドG側に配設された抵抗R3に並列に接続されて、制御部7から出力される後述の制御信号S1に基づいてオン・オフ動作することにより、抵抗R2における抵抗R3との接続点A(バッファBUF1の入力端子に接続される接続点)を、オンのときにはグランドGに短絡させ、オフのときには抵抗R3を介してグランドGに接続させる。バッファBUF1は、接続点Aに生じる電圧Vaを入力すると共に低インピーダンスで出力する。
この構成の基準電圧生成部6は、シャントレギュレータIC1から出力されるリファレンス電圧Vrefを第1上限基準値Vdd1の上限基準電圧Vddとしてとして出力し、バッファBUF1から出力される電圧Vaを下限基準電圧Vssとして出力する。
この場合、基準電圧生成部6では、制御信号S1が高レベルのときには、スイッチ素子SW1がオンになって接続点AをグランドGに短絡する。これにより、電圧VaがグランドGと同電位(ゼロボルト)に規定されるため、基準電圧生成部6は、ゼロボルト(第1下限基準値Vss1(図3参照))の下限基準電圧Vssを生成して出力する。また、制御信号S1が低レベルのときには、スイッチ素子SW1がオフになる。これにより、電圧Vaは、リファレンス電圧Vrefを抵抗R2,R3で分圧した電圧(=Vref×R3/(R2+R3)。第2下限基準値Vss2)に規定される。このため、基準電圧生成部6は、この第2下限基準値Vss2の下限基準電圧Vssを生成して出力する。すなわち、基準電圧生成部6は、本例では、上記の一方の基準電圧として下限基準電圧Vssの電圧値を変更可能に構成されている。なお、この基準電圧生成部6では、リファレンス電圧Vrefを分圧する抵抗R2,R3の各抵抗値(R2,R3)は、第2下限基準値Vss2が第1下限基準値Vss1を超え、かつ目標電圧範囲の下限値VL以下の予め規定された電圧値になるように予め規定されている。
制御部7は、CPUやDSP(Digital Signal Processor)と、メモリとを備えて構成されて、入力電圧V1を作動用電圧として作動して、フィードバック制御処理、定常判別処理および基準電圧切替処理を実行する。具体的には、フィードバック制御処理では、制御部7は、A/D変換器5から出力されるデジタルデータD1に基づいて、上記の駆動信号Sdの元になるパルス信号S2を生成して出力すると共に、このパルス信号S2のパルス幅を変調したり、パルス信号S2のパルス周波数を変調することにより(本例では一例として、パルス幅を変調する)、出力電圧V2の電圧値を目標電圧範囲内に収束させる。
また、定常判別処理では、制御部7は、デジタルデータD1に基づいて、出力電圧V2が目標電圧範囲内に収束したか否か、および出力電圧V2が目標電圧範囲を外れたか否か(本例では、目標電圧範囲内に収束していた出力電圧V2が第2下限基準値Vss2を下回ったか否か)を判別する。なお、制御部7は、A/D変換器5から出力されるデジタルデータD1が連続して下限値(例えば、デジタルデータD1を16進数で表したときに、10bitのA/D変換器5が「000」(下限値)から「3FF」(上限値)までの範囲内のデジタルデータD1を出力する構成では、「000」)であったときに、出力電圧V2が第2下限基準値Vss2を下回ったと判別する。
また、基準電圧切替処理では、制御部7は、制御信号S1を基準電圧生成部6に出力して制御することにより、基準電圧生成部6で生成される下限基準電圧Vssの電圧値を第1下限基準値Vss1または第2下限基準値Vss2に切り替える。
また、制御部7のメモリには、第1上限基準値Vdd1、第1下限基準値Vss1、第2下限基準値Vss2、上限値VH、および下限値VLが予め記憶されている。
ドライバ8は、例えば入力電圧V1を作動用電圧として作動する増幅器などで構成されて、制御部7から出力されるパルス信号S2を入力すると共に、増幅して駆動信号Sdとしてコンバータ4に出力する。なお、制御部7をDSPで構成する場合には、ドライバ8を制御部7内に組み込む構成を採用することもできる。
次いで、電源装置1の動作について図面を参照して説明する。
この電源装置1では、制御部7は、入力電圧V1の供給が開始されたときには動作を開始して、まず、基準電圧切替処理を実行する。この基準電圧切替処理では、制御部7は、基準電圧生成部6に対して高レベルの制御信号S1を出力する。これにより、基準電圧生成部6は、上記したように、第1上限基準値Vdd1の上限基準電圧Vddを生成して出力すると共に、スイッチ素子SW1がオンになるため、第1下限基準値Vss1(ゼロボルト)の下限基準電圧Vssを生成して出力する。
また、A/D変換器5は、基準電圧生成部6から出力されるこの上限基準電圧Vdd(第1上限基準値Vdd1)および下限基準電圧Vss(第1下限基準値Vss1)で規定される入力電圧範囲(フルスケール入力範囲)に含まれる出力電圧V2をデジタルデータD1に変換して制御部7に出力する動作を開始する。この場合、図3に示すように、基準電圧生成部6からA/D変換器5に出力されている上限基準電圧Vddの第1上限基準値Vdd1は、コンバータ4が正常動作しているときに、出力電圧V2が目標電圧範囲内に収束するまでの間(過渡期間)に取り得る最大の電圧(外来ノイズなどに起因して発生するスパイクノイズを除く)を超える電圧値に規定され、かつ下限基準電圧Vssの第1下限基準値Vss1は出力電圧V2の最小の電圧値(本例ではゼロボルト)に規定されている。つまり、基準電圧生成部6は、出力電圧V2の過渡期間での変動範囲がA/D変換器5の入力電圧範囲(フルスケール入力範囲)に含まれるように、上限基準電圧Vddおよび下限基準電圧Vssの各電圧値を規定して生成する。したがって、A/D変換器5は、出力電圧V2が入力電圧範囲を外れることなく(デジタルデータD1がその最大値やその最小値を連続して出力する状態に至ることなく)、この出力電圧V2を正確にデジタルデータD1に変換して制御部7に出力する。
なお、本例のA/D変換器5は10bitであるため、デジタルデータD1を16進数で表したときに、デジタルデータD1は、「000」(下限値)から「3FF」(上限値)までの範囲内で変化する。このため、A/D変換器5は、出力電圧V2が上限基準電圧Vddを超えて入力電圧範囲を外れたときには、「3FF」のデジタルデータD1を連続して出力し、出力電圧V2が下限基準電圧Vssを下回って入力電圧範囲を外れたときには、「000」のデジタルデータD1を連続して出力する。
次いで、制御部7は、フィードバック制御処理を開始する。このフィードバック制御処理では、制御部7は、A/D変換器5から出力されるデジタルデータD1に基づいて出力電圧V2の電圧値を算出し、この算出した電圧値とメモリに記憶されている目標電圧と比較して、この比較結果に基づいて、出力電圧V2が目標電圧に近づくように(具体的には、目標電圧範囲内に収束するように)、パルス幅を変調してパルス信号S2を出力する。この制御部7によるフィードバック制御処理により、出力電圧V2は、図3に示すように、ゼロボルトから立ち上がり、過渡期間(定常期間以外の期間)を経て、出力電圧V2が目標電圧範囲内に収束する定常期間に移行する。
制御部7は、上記のフィードバック制御処理と並行して定常判別処理を繰り返し実行する。この定常判別処理では、制御部7は、デジタルデータD1に基づいて出力電圧V2(具体的にはその電圧値)を算出すると共に、算出した出力電圧V2とメモリに記憶されている上限値VHおよび下限値VLとを比較して、出力電圧V2が目標電圧範囲内に収束したか否かを判別する。また、制御部7は、併せて算出した出力電圧V2とメモリに記憶されている第2下限基準値Vss2とを比較して、目標電圧範囲内に収束していた出力電圧V2が第2下限基準値Vss2を下回ったか否かを判別する。
この場合、図3に示す例のように、出力電圧V2が目標電圧範囲内に収束する(出力電圧V2が継続的に目標電圧範囲内に含まれる)定常期間に移行する前の過渡期間において、出力電圧V2が目標電圧範囲内を一時的に通過する状態(時刻t1から時刻t2までの状態)が発生することがある。本例では、このように出力電圧V2が目標電圧範囲内を一時的に通過する状態については、目標電圧範囲内に収束したとは判別せず、出力電圧V2が目標電圧範囲内に継続的に含まれている状態のときのみを、目標電圧範囲内に収束したと判別するように、制御部7は、算出した出力電圧V2が目標電圧範囲内に最初に入った(上限値VH≧出力電圧V2≧下限値VLになった)ことを検出した後に、複数回連続して(つまり、予め規定された時間T1連続して)、算出した出力電圧V2が目標電圧範囲内に入っていることを検出したときに、出力電圧V2が目標電圧範囲内に収束している(定常期間に移行している)と判別する。
この構成により、制御部7は、時刻t1から時刻t2の期間(時間T1よりも短い期間)では、出力電圧V2が目標電圧範囲内に収束しているとは判別せずに、その後の時刻t3に出力電圧V2が目標電圧範囲内に再度含まれる状態になってからこの状態が時間T1連続した時刻t4において、出力電圧V2が目標電圧範囲内に収束している(定常期間に移行している)と判別する。
また、制御部7は、出力電圧V2が目標電圧範囲内に収束していると判別したときには、基準電圧切替処理を実行する。この出力電圧V2が目標電圧範囲内に収束していると判別したときに実行する基準電圧切替処理では、制御部7は、低レベルの制御信号S1を基準電圧生成部6に出力して制御する。この場合、基準電圧生成部6では、スイッチ素子SW1がオフになるため、基準電圧生成部6は、生成している下限基準電圧Vssの電圧値を第1下限基準値Vss1(ゼロボルト)から第2下限基準値Vss2に切り替える。
この状態においては、A/D変換器5は、基準電圧生成部6から出力されるこの上限基準電圧Vdd(第1上限基準値Vdd1)および下限基準電圧Vss(第2下限基準値Vss2)で規定される入力電圧範囲(フルスケール入力範囲)に含まれる出力電圧V2をデジタルデータD1に変換して制御部7に出力する動作を実行する。この場合、図3に示すように、基準電圧生成部6からA/D変換器5に出力されている上限基準電圧Vddの第1上限基準値Vdd1は変化しないが、下限基準電圧Vssの電圧値は、ゼロボルトである第1下限基準値Vss1から、この第1下限基準値Vss1よりも高い電圧値の第2下限基準値Vss2に変更される。つまり、A/D変換器5の入力電圧範囲(フルスケール入力範囲)が狭められる。したがって、A/D変換器5は、この狭められた入力電圧範囲(目標電圧範囲を含む電圧範囲)内において変動する出力電圧V2を、より高い分解能でデジタルデータD1に変換して制御部7に出力する。
このため、制御部7は、このデジタルデータD1に基づいて出力電圧V2をより高精度に算出し、この高精度の出力電圧V2に基づいてフィードバック制御処理を実行することにより、出力電圧V2を目標電圧に一層高精度で収束させる(つまり、目標電圧範囲内での出力電圧V2の変動量を一層低減させる)。
一方、制御部7は、算出した出力電圧V2とメモリに記憶されている第2下限基準値Vss2(基準電圧生成部6から出力されている第2下限基準値Vss2)との比較の結果、例えば、出力端子3に接続されている負荷の急変に起因して、図3に示す時刻t5の状態のように、目標電圧範囲内に収束していた出力電圧V2が目標電圧範囲から外れ、さらにA/D変換器5の入力電圧範囲を外れたとき(この例では、出力電圧V2が低下して、第2下限基準値Vss2を下回ったとき。定常期間から過渡期間に移行したときでもある)には、A/D変換器5は、「000」のデジタルデータD1を連続して出力する。制御部7は、デジタルデータD1に基づいてこの状態になったことを検出(判別)したときには、基準電圧切替処理を実行する。
この出力電圧V2がA/D変換器5の入力電圧範囲を外れたと判別したときに実行する基準電圧切替処理では、制御部7は、高レベルの制御信号S1を基準電圧生成部6に出力して制御する。この場合、基準電圧生成部6では、スイッチ素子SW1がオンになるため、基準電圧生成部6は、生成している下限基準電圧Vssの電圧値を第2下限基準値Vss2から第1下限基準値Vss1(ゼロボルト)に切り替える。
この状態においては、A/D変換器5は、動作開始直後のときと同様にして、基準電圧生成部6から出力される上限基準電圧Vdd(第1上限基準値Vdd1)および下限基準電圧Vss(第1下限基準値Vss1)で規定される広い入力電圧範囲(フルスケール入力範囲)に含まれる出力電圧V2をデジタルデータD1に変換して制御部7に出力する動作を実行する。したがって、制御部7は、このデジタルデータD1に基づいて出力電圧V2を算出し、この算出した出力電圧V2に基づいてフィードバック制御処理を実行することにより、出力電圧V2を目標電圧(具体的には、目標電圧範囲)内に再度収束させる。
このように、この電源装置1では、制御部7が、過渡期間では、基準電圧生成部6に対する制御を実行して、出力電圧V2の変動範囲がA/D変換器5の入力電圧範囲に含まれるように上限基準電圧Vddを第1上限基準値Vdd1で生成させると共に下限基準電圧Vssを第1下限基準値Vss1で生成させ、定常期間では、基準電圧生成部6に対する制御を実行して、下限基準電圧Vssを第1下限基準値Vss1から第2下限基準値Vss2に切り替えて生成させる。
したがって、この電源装置1によれば、過渡期間では、コンバータ4から出力されている出力電圧V2を目標電圧範囲内に収束させることができると共に、定常期間では、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を狭めることにより、A/D変換器5に対して出力電圧V2を、より高い分解能でデジタルデータD1に変換させることができる。このため、この電源装置1によれば、この高い分解能で変換された高精度なデジタルデータD1に基づいて、出力電圧V2を目標電圧に一層高精度で収束させることができる結果(つまり、目標電圧範囲内での出力電圧V2の変動量を一層低減させることができる結果)、出力電圧V2のさらなる安定化を図ることができる。
具体例を挙げて説明すると、A/D変換器5が上記のように10bitであり、シャントレギュレータIC1のリファレンス電圧Vrefが2.5Vであり、第2下限基準値Vss2が1.5Vになるように各抵抗R2,R3の抵抗値(R2,R3)を規定したときには、基準電圧生成部6は、制御信号S1のレベルに応じて、下限基準電圧Vssの電圧値を第1下限基準値Vss1(ゼロボルト)および第2下限基準値Vss2(1.5V)の任意の一方に切り替えて生成する。このため、基準電圧生成部6が下限基準電圧Vssを第1下限基準値Vss1(ゼロボルト)で生成したときには、A/D変換器5の入力電圧範囲(フルスケール入力範囲)は2.5V(=2.5−0)になる。このため、1bit当たりの検出電圧(分解能)は、2.5/210=2.44mVになる。一方、基準電圧生成部6が下限基準電圧Vssを第2下限基準値Vss2(1.5V)で生成したときには、A/D変換器5の入力電圧範囲(フルスケール入力範囲)は1V(=2.5−1.5)になる。このため、1bit当たりの検出電圧(分解能)は、1/210=0.98mVになり、制御部7は、より高精度で出力電圧V2を算出することが可能になっている。
また、この電源装置1によれば、出力電圧V2がA/D変換器5の入力電圧範囲を外れたときには、制御部7は制御信号S1を基準電圧生成部6に出力して制御することにより、下限基準電圧Vssの電圧値を第2下限基準値Vss2から第1下限基準値Vss1(ゼロボルト)に切り替えて、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を広げるため、A/D変換器5から出力されるデジタルデータD1に基づいて出力電圧V2を確実に検出してフィードバック制御処理を実行することができる。したがって、A/D変換器5の入力電圧範囲から外れた出力電圧V2を目標電圧(具体的には、目標電圧範囲)内に再度収束させて、安定させることができる。
なお、上記の電源装置1では、図2に示す基準電圧生成部6を使用することにより、A/D変換器5に供給する上限基準電圧Vddおよび下限基準電圧Vssのうちの下限基準電圧Vssの電圧値を第1下限基準値Vss1および第2下限基準値Vss2のうちの任意の一方に切り替え可能に構成されている。この場合、図示はしないが、A/D変換器5に供給する上限基準電圧Vddおよび下限基準電圧Vssのうちの上限基準電圧Vddの電圧値を、第1上限基準値Vdd1と、第1上限基準値Vdd1未満でかつ目標電圧範囲の上限値VH以上の予め規定された第2上限基準値とのうちの任意の一方の上限基準値に切り替え可能に基準電圧生成部を構成することもできる。この構成においては、過渡期間では、下限基準電圧Vssを第1下限基準値Vss1で生成させると共に上限基準電圧Vddを第1上限基準値Vdd1で生成させることで、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を広げ、一方、定常期間では、下限基準電圧Vssを第1下限基準値Vss1で生成させつつ、上限基準電圧Vddを第1上限基準値Vdd1から第2上限基準値に切り替えて生成させることで、例えば、広い状態のA/D変換器5の入力電圧範囲内における低電圧側に目標電圧範囲が規定されている出力電圧V2について、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を狭めて、安定化を図るようにすることもできる。
また、図4に示す構成の基準電圧生成部6Aを使用することにより、上限基準電圧Vddと共に上限基準電圧Vddについても、切り替え可能に構成することができる。以下、この基準電圧生成部6Aを使用した電源装置1Aについて説明する。
最初に、電源装置1Aの構成について説明する。なお、電源装置1と同一の構成については同一の符号を付して重複する説明を省略する。
電源装置1Aは、図1に示すように、入力端子2、出力端子3、コンバータ4、A/D変換器5、基準電圧生成部6A、制御部7Aおよびドライバ8を備えている。
基準電圧生成部6Aは、入力電圧V1を作動用電圧として作動して、上限基準電圧Vddおよび下限基準電圧Vssを同時に生成して出力する。また、基準電圧生成部6Aは、制御部7Aによって制御されることにより、生成している上限基準電圧Vddおよび下限基準電圧Vssの双方の電圧値を変更可能に構成されている。
本例では一例として、基準電圧生成部6Aは、図4に示すように、入力電圧V1とグランドGとの間に抵抗R1と直列接続された状態で配設されたシャントレギュレータIC1と、シャントレギュレータIC1のカソード端子(シャントレギュレータIC1における抵抗R1との接続点)とグランドGとの間に直列接続された状態で配設された抵抗R2,R3と、バッファBUF1と、抵抗R2における抵抗R3との接続点AとバッファBUF1の入力端子との間に配設された抵抗R4(抵抗値もR4と表記するものとする)と、バッファBUF1の入力端子とグランドGとの間に接続されて、制御部7Aから出力される制御信号S1に基づいてオン・オフ動作することにより、バッファBUF1の入力端子を、オンのときにはグランドGに短絡させ、オフのときにはこの短絡を停止するスイッチ素子SW1とを備えている。また、リファレンス電圧Vrefを出力するシャントレギュレータIC1のリファレンス端子は、接続点Aに接続されている。また、基準電圧生成部6Aは、シャントレギュレータIC1のカソード端子の電圧を上限基準電圧Vddとして出力し、バッファBUF1の出力端子から下限基準電圧Vssを出力する。
この場合、基準電圧生成部6Aでは、制御信号S1が高レベルのときには、スイッチ素子SW1がオンになってバッファBUF1の入力端子をグランドGに短絡する。これにより、基準電圧生成部6Aは、第1下限基準値Vss1(ゼロボルト)の下限基準電圧Vssを生成して出力する。また、この状態では、抵抗R3と抵抗R4は、互いに並列接続される。このため、基準電圧生成部6Aは、第1上限基準値Vdd1(=(R2×R3+R2×R4+R3×R4)×Vref/(R3×R4))の上限基準電圧Vddを生成して出力する。
一方、基準電圧生成部6Aでは、制御信号S1が低レベルのときには、スイッチ素子SW1がオフになって、バッファBUF1の入力端子のグランドGへの短絡を停止する。バッファBUF1の入力インピーダンスは一般的に極めて高く、殆ど電流が流れ込まないため、抵抗R4の両端は同電位になる。これにより、バッファBUF1の入力端子の電圧は、リファレンス電圧Vrefと同電位になる。このため、基準電圧生成部6Aは、第2下限基準値Vss2(=Vref)の下限基準電圧Vssを生成して出力する。また、基準電圧生成部6Aは、第1上限基準値Vdd1よりも低い第2上限基準値Vdd2(=(R2+R3)×Vref/R3)の下限基準電圧Vssを生成して出力する。
また、基準電圧生成部6Aでは、抵抗R2,R3,R4の各抵抗値は、図5に示すように、第2下限基準値Vss2が第1下限基準値Vss1を超え、かつ目標電圧範囲の下限値VL以下の予め規定された電圧値になると共に、第2上限基準値Vdd2が第1上限基準値Vdd1未満で、かつ目標電圧範囲の上限値VH以上の予め規定された電圧値になるように予め規定されている。
制御部7Aは、CPUやDSPと、メモリとを備えて構成されて、入力電圧V1を作動用電圧として作動して、フィードバック制御処理、定常判別処理および基準電圧切替処理を実行する。具体的には、制御部7Aは、フィードバック制御処理については、上記した制御部7と同一内容の処理を実行する。
一方、定常判別処理では、制御部7Aは、デジタルデータD1に基づいて、出力電圧V2が目標電圧範囲内に収束したか否か、および出力電圧V2がA/D変換器5の入力電圧範囲を外れたか否か(本例では、目標電圧範囲内に収束していた出力電圧V2が第2下限基準値Vss2を下回ったか否か、および目標電圧範囲内に収束していた出力電圧V2が図5に示すように第2上限基準値Vdd2を上回ったか否か)を判別する。なお、制御部7Aは、A/D変換器5から出力されるデジタルデータD1が連続して下限値「000」であったときに、出力電圧V2が第2下限基準値Vss2を下回ったと判別し、デジタルデータD1が連続して上限値「3FF」であったときに、出力電圧V2が第2上限基準値Vdd2を上回ったと判別する。
また、基準電圧切替処理では、制御部7Aは、制御信号S1を基準電圧生成部6Aに出力して制御することにより、第1下限基準値Vss1の下限基準電圧Vssおよび第1上限基準値Vdd1の上限基準電圧Vddを生成する状態と、第2下限基準値Vss2の下限基準電圧Vssおよび第2上限基準値Vdd2の上限基準電圧Vddを生成する状態のいずれか一方の状態に基準電圧生成部6Aを切り替える(制御する)。
次いで、電源装置1Aの動作について図面を参照して説明する。なお、電源装置1Aでは、制御部7Aは、入力電圧V1の供給が開始されたときから、出力電圧V2が目標電圧範囲内に収束していると判別する時刻t4(図5参照)までは、電源装置1の制御部7と同じ動作を実行するため、説明を省略する。
制御部7Aは、時刻t4において、出力電圧V2が目標電圧範囲内に収束していると判別したときには、基準電圧切替処理を実行する。この出力電圧V2が目標電圧範囲内に収束していると判別したときに実行する基準電圧切替処理では、制御部7Aは、低レベルの制御信号S1を基準電圧生成部6Aに出力して制御する。この場合、基準電圧生成部6Aでは、スイッチ素子SW1がオフになるため、基準電圧生成部6Aは、生成している下限基準電圧Vssの電圧値を第1下限基準値Vss1(ゼロボルト)から第2下限基準値Vss2に切り替えると共に、生成している上限基準電圧Vddの電圧値を第1上限基準値Vdd1から第2上限基準値Vdd2に切り替える。
A/D変換器5は、基準電圧生成部6Aから出力されるこの上限基準電圧Vdd(第2上限基準値Vdd2)および下限基準電圧Vss(第2下限基準値Vss2)で規定される入力電圧範囲(フルスケール入力範囲)に含まれる出力電圧V2をデジタルデータD1に変換して制御部7Aに出力する動作を実行する。この場合、図5に示すように、基準電圧生成部6AからA/D変換器5に出力されている上限基準電圧Vddの電圧値は第1上限基準値Vdd1よりも低い第2上限基準値Vdd2に変更され、かつ下限基準電圧Vssの電圧値は第1下限基準値Vss1よりも高い第2下限基準値Vss2に変更される。つまり、A/D変換器5の入力電圧範囲(フルスケール入力範囲)が、電源装置1におけるA/D変換器5の入力電圧範囲よりもさらに狭められる。したがって、電源装置1AにおけるA/D変換器5は、このより狭められた入力電圧範囲(目標電圧範囲を含む電圧範囲)内において変動する出力電圧V2を、一層高い分解能でデジタルデータD1に変換して制御部7Aに出力する。
このため、制御部7Aは、このデジタルデータD1に基づいて出力電圧V2をより一層高精度に算出し、この高精度の出力電圧V2に基づいてフィードバック制御処理を実行することにより、出力電圧V2を目標電圧により一層高精度で収束させて(つまり、目標電圧範囲内での出力電圧V2の変動量をより一層低減させて)、出力電圧V2をより安定させる。
一方、制御部7Aは、算出した出力電圧V2とメモリに記憶されている第2下限基準値Vss2および第2上限基準値Vdd2(基準電圧生成部6Aから出力されている第2下限基準値Vss2および第2上限基準値Vdd2)との比較の結果、例えば、出力端子3に接続されている負荷の急変に起因して、目標電圧範囲内に収束していた出力電圧V2が目標電圧範囲から外れ、さらにA/D変換器5の入力電圧範囲を外れたとき、つまり、目標電圧範囲内に収束していた出力電圧V2が、低下して第2下限基準値Vss2を下回ったとき(A/D変換器5が「000」のデジタルデータD1を連続して出力しているとき)や、上昇して第2上限基準値Vdd2を上回ったとき(A/D変換器5が「3FF」のデジタルデータD1を連続して出力しているとき)には、制御部7Aは、デジタルデータD1に基づいて、この状態になったことを検出(判別)して、基準電圧切替処理を実行する。なお、図5では、一例として、時刻t5において、目標電圧範囲内に収束していた出力電圧V2が上昇して第2上限基準値Vdd2を上回った状態を示している。
この出力電圧V2がA/D変換器5の入力電圧範囲を外れたと判別したとき(本例では、第2上限基準値Vdd2を上回ったと判別したとき)に実行する基準電圧切替処理では、制御部7Aは、高レベルの制御信号S1を基準電圧生成部6Aに出力して制御する。この場合、基準電圧生成部6Aでは、スイッチ素子SW1がオンになるため、基準電圧生成部6Aは、下限基準電圧Vssを第1下限基準値Vss1で生成する(生成している下限基準電圧Vssの電圧値を第2下限基準値Vss2から第1下限基準値Vss1に切り替える)と共に、上限基準電圧Vddを第1上限基準値Vdd1で生成する(生成している上限基準電圧Vddの電圧値を第2上限基準値Vdd2から第1上限基準値Vdd1に切り替える)ことにより、A/D変換器5の入力電圧範囲を広げる。
この状態においては、A/D変換器5は、動作開始直後のときと同様にして、基準電圧生成部6Aから出力されるこの上限基準電圧Vdd(第1上限基準値Vdd1)および下限基準電圧Vss(第1下限基準値Vss1)で規定される広い入力電圧範囲(フルスケール入力範囲)に含まれる出力電圧V2をデジタルデータD1に変換して制御部7Aに出力する動作を実行する。したがって、制御部7Aは、このデジタルデータD1に基づいて出力電圧V2を算出し、この算出した出力電圧V2に基づいてフィードバック制御処理を実行することにより、出力電圧V2を目標電圧(具体的には、目標電圧範囲)内に再度収束させる。
このように、この電源装置1Aでは、制御部7Aが、過渡期間では、電源装置1の制御部7と同様にして、基準電圧生成部6Aに対する制御を実行して、出力電圧V2の変動範囲がA/D変換器5の入力電圧範囲に含まれるように上限基準電圧Vddを第1上限基準値Vdd1で生成させると共に下限基準電圧Vssを第1下限基準値Vss1で生成させる。一方、制御部7Aは、定常期間では、基準電圧生成部6Aに対する制御を実行して、下限基準電圧Vssを第1下限基準値Vss1から第2下限基準値Vss2に切り替えて生成させると共に、上限基準電圧Vddを第1上限基準値Vdd1から第2上限基準値Vdd2に切り替えて生成させる。
したがって、この電源装置1Aによれば、過渡期間では、A/D変換器5の入力電圧範囲を広くして、A/D変換器5から出力されるデジタルデータD1に基づいて出力電圧V2を確実に検出してフィードバック制御処理を実行することにより、コンバータ4から出力されている出力電圧V2を目標電圧範囲内に収束させることができるという効果を奏することができると共に、定常期間では、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を電源装置1におけるA/D変換器5の入力電圧範囲よりもさらに狭めることにより、電源装置1AにおけるA/D変換器5に対して出力電圧V2を、より一層高い分解能でデジタルデータD1に変換させることができる。このため、この電源装置1Aによれば、このより高い分解能で変換された一層高精度なデジタルデータD1に基づいて、出力電圧V2を目標電圧により一層高精度で収束させることができる結果(つまり、目標電圧範囲内での出力電圧V2の変動量をより一層低減させることができる結果)、出力電圧V2のさらなる安定化を図ることができる。
なお、上記の電源装置1では、制御部7が基準電圧生成部6に対して出力する制御信号S1のレベルを変えることにより、基準電圧生成部6において生成される下限基準電圧Vssを第1下限基準値Vss1および第2下限基準値Vss2(いずれも固定電圧値)のうちの一方に任意に切り替える構成を採用しているが、第1下限基準値Vss1および第2下限基準値Vss2を任意の電圧値に設定可能にする構成を採用することもできる。
この場合、基準電圧生成部6に代えて、図6に示す基準電圧生成部6Bを使用する。以下、この基準電圧生成部6Bを備えた電源装置1Bについて説明する。
最初に、電源装置1Bの構成について説明する。なお、電源装置1と同一の構成については同一の符号を付して重複する説明を省略する。電源装置1Bは、図1に示すように、入力端子2、出力端子3、コンバータ4、A/D変換器5、基準電圧生成部6B、制御部7Bおよびドライバ8を備えている。
基準電圧生成部6Bは、入力電圧V1を作動用電圧として作動して、上限基準電圧Vddおよび下限基準電圧Vssを同時に生成して出力する。また、基準電圧生成部6Bは、制御部7Bによって制御されることにより、生成している下限基準電圧Vssの電圧値を変更可能に構成されている。
基準電圧生成部6Bは、図6に示すように、入力電圧V1とグランドGとの間に抵抗R1と直列接続された状態で配設されて自らのリファレンス電圧Vrefをカソード端子(シャントレギュレータIC1における抵抗R1との接続点)から出力するシャントレギュレータIC1と、シャントレギュレータIC1のカソード端子とグランドGとの間に直列接続された状態で配設された抵抗R2,R3と、演算増幅器AMP1と、演算増幅器AMP1用の帰還抵抗としての抵抗R4(抵抗値もR4と表記するものとする)と、演算増幅器AMP1の反転入力端子に接続されている抵抗R5(抵抗値もR5と表記するものとする)とを備えている。また、演算増幅器AMP1は、その非反転入力端子が抵抗R2における抵抗R3との接続点Aに接続され、入力抵抗としての抵抗R5を介して入力した制御信号S1を増幅して出力端子から出力する。また、基準電圧生成部6Bは、シャントレギュレータIC1から出力されるリファレンス電圧Vrefを第1下限基準値Vss1の上限基準電圧Vddとして出力し、演算増幅器AMP1から出力される電圧を下限基準電圧Vssとして出力する。
この場合、演算増幅器AMP1から出力される下限基準電圧Vssの電圧値は、後述する制御部7BのD/A変換器から出力される制御信号S1の電圧をVdacとしたときに、(R4+R5)/R5×R3/(R2+R3)×Vref−R4/R5×Vdacで表される。したがって、抵抗R2,R3,R4,R5の各抵抗値を適宜規定することにより、演算増幅器AMP1が、電圧Vdacに基づいて、図3に示すように、第1下限基準値Vss1(ゼロボルト)の下限基準電圧Vssと、第1下限基準値Vss1(ゼロボルト)を超え、かつ目標電圧範囲の下限値VL以下の第2下限基準値Vss2の下限基準電圧Vssとを切り替えて出力可能になっている。
一例として、各抵抗値R2,R3,R4,R5を共に10kΩとすることにより、演算増幅器AMP1(すなわち、基準電圧生成部6B)は、制御信号S1の電圧Vdacが2.5Vのときに、第1下限基準値Vss1(ゼロボルト)の下限基準電圧Vssを出力し、制御信号S1の電圧Vdacが1Vのときに、第2下限基準値Vss2(1.5V)の下限基準電圧Vssを出力する。また、演算増幅器AMP1(すなわち、基準電圧生成部6B)は、制御信号S1の電圧Vdacを1Vからさらに低下させたときには、1.5Vを超え、かつ目標電圧範囲の下限値VL以下の第2下限基準値Vss2(任意の電圧値)の下限基準電圧Vssを出力する。
制御部7Bは、CPUおよびD/A変換器(または、D/A変換器を内蔵するDSP)と、メモリとを備えて構成されて、入力電圧V1を作動用電圧として作動して、フィードバック制御処理、定常判別処理および基準電圧切替処理を実行する。具体的には、制御部7Bは、フィードバック制御処理については、上記した制御部7と同一内容の処理を実行する。一方、定常判別処理では、制御部7Bは、デジタルデータD1に基づいて、出力電圧V2が目標電圧範囲内に収束したか否か、および出力電圧V2がA/D変換器5の入力電圧範囲を外れたか否か(本例では、目標電圧範囲内に収束していた出力電圧V2が第2下限基準値Vss2を下回ったか否か)を判別する。
また、基準電圧切替処理では、制御部7Bは、D/A変換器から出力されるアナログ信号を制御信号S1として基準電圧生成部6Bに出力して、基準電圧生成部6Bを制御する。詳細には、制御部7Bは、基準電圧生成部6Bに出力する制御信号S1の電圧Vdacを変更することによって基準電圧生成部6Bを制御して、基準電圧生成部6Bで生成される下限基準電圧Vssの電圧値を第1下限基準値Vss1(ゼロボルト)または第2下限基準値Vss2(第1下限基準値Vss1(ゼロボルト)を超え、かつ目標電圧範囲の下限値VL以下の範囲内の任意の電圧値)に切り替える。
また、上記のように構成された電源装置1Bでは、制御部7Bは、電源装置1の制御部7と同じ動作を実行するため、電源装置1Bは電源装置1と同じ動作を実行する。このため、電源装置1Bの動作についての説明を省略する。
したがって、この電源装置1Bによれば、過渡期間では、コンバータ4から出力されている出力電圧V2を目標電圧範囲内に収束させることができると共に、定常期間では、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を狭めることにより、A/D変換器5に対して出力電圧V2を、より高い分解能でデジタルデータD1に変換させることができる。このため、この電源装置1Bによれば、この高い分解能で変換された高精度なデジタルデータD1に基づいて、出力電圧V2を目標電圧に一層高精度で収束させることができる結果(つまり、目標電圧範囲内での出力電圧V2の変動量を一層低減させることができる結果)、出力電圧V2を一層安定させることができる。
また、この電源装置1Bによれば、制御信号S1の電圧Vdacを変更することにより、基準電圧生成部6Bで生成される下限基準電圧Vssの第2下限基準値Vss2を、第1下限基準値Vss1(ゼロボルト)を超え、かつ目標電圧範囲の下限値VL以下の範囲内で任意に設定することができるため、つまり、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を任意に設定することができるため、A/D変換器5から出力されるデジタルデータD1の分解能を任意に変更することができ、これにより、このデジタルデータD1に基づいて、出力電圧V2を目標電圧に高精度で収束させる際の精度を自由に設定することができる。
また、上記の電源装置1Bにおける基準電圧生成部6Bに代えて、図7に示す構成の基準電圧生成部6Cを備える構成を採用することで、生成する下限基準電圧Vssの第1下限基準値Vss1および第2下限基準値Vss2を任意の電圧値に設定可能にし、かつ上限基準電圧Vddの第1上限基準値Vdd1および第2上限基準値Vdd2を任意の電圧値に設定可能にすることもできる。
最初に、電源装置1Cの構成について説明する。なお、電源装置1Bと同一の構成については同一の符号を付して重複する説明を省略する。電源装置1Cは、図1に示すように、入力端子2、出力端子3、コンバータ4、A/D変換器5、基準電圧生成部6C、制御部7Cおよびドライバ8を備えている。
基準電圧生成部6Cは、入力電圧V1を作動用電圧として作動して、上限基準電圧Vddおよび下限基準電圧Vssを同時に生成して出力する。また、基準電圧生成部6Cは、制御部7Cによって制御されることにより、生成する下限基準電圧Vssの電圧値および上限基準電圧Vddの電圧値をそれぞれ変更可能に構成されている。
基準電圧生成部6Cは、図7に示すように、入力電圧V1とグランドGとの間に抵抗R1と直列接続された状態で配設されたシャントレギュレータIC1と、演算増幅器AMP1と、シャントレギュレータIC1のカソード端子(シャントレギュレータIC1における抵抗R1との接続点)と演算増幅器AMP1の非反転入力端子との間に直列接続された状態で配設された抵抗R2,R3と、演算増幅器AMP1用の帰還抵抗としての抵抗R4と、演算増幅器AMP1の反転入力端子とグランドGとの間に配設された抵抗R5とを備えている。また、リファレンス電圧Vrefを出力するシャントレギュレータIC1のリファレンス端子は、抵抗R2,R3の接続点Aに接続されている。また、演算増幅器AMP1は、その非反転入力端子に入力される制御信号S1を増幅して出力端子から出力する。また、基準電圧生成部6Cは、シャントレギュレータIC1のカソード端子の電圧を上限基準電圧Vddとして出力し、演算増幅器AMP1から出力される電圧を下限基準電圧Vssとして出力する。
この場合、基準電圧生成部6Cは、制御信号S1の電圧Vdacに基づいて、(R2+R3)/R3×Vref−R2/R3×Vdacで表される電圧値の上限基準電圧Vddを出力し、(R4+R5)/R5×Vdacで表される電圧値の下限基準電圧Vssを生成して出力する。したがって、抵抗R2,R3,R4,R5の各抵抗値を適宜規定することにより、基準電圧生成部6Cは、電圧Vdacに基づいて、図5に示すように、ゼロボルトの第1下限基準値Vss1の下限基準電圧Vss、および第1上限基準値Vdd1の上限基準電圧Vddを同時に生成する状態と、第1下限基準値Vss1を超え、かつ目標電圧範囲の下限値VL以下の第2下限基準値Vss2の下限基準電圧Vss、および第1上限基準値Vdd1未満で、かつ目標電圧範囲の上限値VH以上の第2上限基準値Vdd2の上限基準電圧Vddを同時に生成する状態のいずれか一方の状態に移行可能に構成されている。
一例として、リファレンス電圧Vrefが1.25Vのときに、各抵抗値R2,R3,R5を共に10kΩとし、かつ抵抗値R4を20kΩにすることにより、基準電圧生成部6Cは、制御信号S1の電圧Vdacが0Vのときには、第1下限基準値Vss1(ゼロボルト)の下限基準電圧Vssを出力すると共に、第1上限基準値Vdd1(5V)の上限基準電圧Vddを出力し、制御信号S1の電圧Vdacが1Vのときに、第1下限基準値Vss1(3V)の下限基準電圧Vssを出力すると共に、第1上限基準値Vdd1(4V)の上限基準電圧Vddを出力する。
制御部7Cは、CPUおよびD/A変換器(または、D/A変換器を内蔵するDSP)と、メモリとを備えて構成されて、フィードバック制御処理、定常判別処理および基準電圧切替処理を実行する。具体的には、制御部7Cは、フィードバック制御処理については、上記した制御部7と同一内容の処理を実行する。一方、定常判別処理では、制御部7Cは、デジタルデータD1に基づいて、出力電圧V2が目標電圧範囲内に収束したか否か、および出力電圧V2がA/D変換器5の入力電圧範囲を外れたか否か(本例では、目標電圧範囲内に収束していた出力電圧V2が第2下限基準値Vss2を下回ったか否か、および目標電圧範囲内に収束していた出力電圧V2が図5に示すように第2上限基準値Vdd2を上回ったか否か)を判別する。
また、基準電圧切替処理では、制御部7Cは、D/A変換器から出力されるアナログ信号を制御信号S1として基準電圧生成部6Cに出力して、基準電圧生成部6Cを制御する。詳細には、制御部7Cは、基準電圧生成部6Cに出力する制御信号S1の電圧Vdacを変更することによって基準電圧生成部6Cを制御して、ゼロボルトの第1下限基準値Vss1の下限基準電圧Vss、および第1上限基準値Vdd1の上限基準電圧Vddを同時に生成する状態と、第1下限基準値Vss1を超え、かつ目標電圧範囲の下限値VL以下の第2下限基準値Vss2の下限基準電圧Vss、および第1上限基準値Vdd1未満で、かつ目標電圧範囲の上限値VH以上の第2上限基準値Vdd2の上限基準電圧Vddを同時に生成する状態のいずれか一方の状態に切り替える。
また、上記のように構成された電源装置1Cでは、制御部7Cは、電源装置1Aの制御部7Aと同じ動作を実行するため、電源装置1Cは電源装置1Aと同じ動作を実行する。このため、電源装置1Cの動作についての説明を省略する。
したがって、この電源装置1Cによれば、過渡期間では、コンバータ4から出力されている出力電圧V2を目標電圧範囲内に収束させることができると共に、定常期間では、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を電源装置1AにおけるA/D変換器5の入力電圧範囲よりもさらに狭めることにより、電源装置1CにおけるA/D変換器5に対して、出力電圧V2を、より一層高い分解能でデジタルデータD1に変換させることができる。このため、この電源装置1Cによれば、このより高い分解能で変換された一層高精度なデジタルデータD1に基づいて、出力電圧V2を目標電圧により一層高精度で収束させることができる結果(つまり、目標電圧範囲内での出力電圧V2の変動量をより一層低減させることができる結果)、出力電圧V2をより一層安定させることができる。
また、この電源装置1Cによれば、制御信号S1の電圧Vdacを変更することにより、基準電圧生成部6Cで生成される下限基準電圧Vssの第2下限基準値Vss2を、第1下限基準値Vss1(ゼロボルト)を超え、かつ目標電圧範囲の下限値VL以下の範囲内で任意に設定することができ、かつ上限基準電圧Vddの第2上限基準値Vdd2を、第1上限基準値Vdd1未満で、かつ目標電圧範囲の上限値VH以上の範囲内で任意に設定することができるため、つまり、A/D変換器5の入力電圧範囲(フルスケール入力範囲)を任意に設定することができるため、A/D変換器5から出力されるデジタルデータD1の分解能を任意に変更することができ、これにより、このデジタルデータD1に基づいて、出力電圧V2を目標電圧に高精度で収束させる際の精度を自由に設定することができる。
また、上記の基準電圧生成部6Bを備えた電源装置1Bでは、制御部7Bが、出力する制御信号S1の電圧Vdacを変えることにより、下限基準電圧Vssの第2下限基準値Vss2を任意に設定することが可能になっている。このため、上記の電源装置1Bでは、下限基準電圧Vssを第1下限基準値Vss1から第2下限基準値Vss2に1段階変更する構成を採用しているが、図示はしないが、第1下限基準値Vss1から第2下限基準値Vss2、さらには第2下限基準値Vss2から第3下限基準値(第2下限基準値Vss2を超え、下限値VL以下の電圧値)というように、下限基準電圧Vssを多段階に変更する構成を採用することもできる。同様にして、上記の基準電圧生成部6Cを備えた電源装置1Cでは、制御部7Cが、出力する制御信号S1の電圧Vdacを変えることにより、下限基準電圧Vssの第2下限基準値Vss2、および上限基準電圧Vddの第2上限基準値Vdd2をそれぞれ任意に設定することが可能になっている。このため、上記の電源装置1Cでは、下限基準電圧Vssを第1下限基準値Vss1から第2下限基準値Vss2に1段階変更し、かつ上限基準電圧Vddを第1上限基準値Vdd1から第2上限基準値Vdd2に1段階変更する構成を採用しているが、図示はしないが、第1下限基準値Vss1から第2下限基準値Vss2、さらには第2下限基準値Vss2から第3下限基準値(第2下限基準値Vss2を超え、下限値VL以下の電圧値)というように、下限基準電圧Vssを多段階に変更すると共に、第1上限基準値Vdd1から第2上限基準値Vdd2、さらには第2上限基準値Vdd2から第3上限基準値(第2下限基準値Vss2未満で、上限値VHの電圧値)というように、上限基準電圧Vddを多段階に変更する構成を採用することもできる。