JP2014042369A

JP2014042369A - 電源装置

Info

Publication number: JP2014042369A
Application number: JP2012182220A
Authority: JP
Inventors: Kazunori Oshima; 一則大嶋; Hironobu Masuoka; 宏信増岡; Koji Miyaoka; 幸治宮岡; Mitsuyuki Tsujisaka; 光幸辻坂
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2012-08-21
Filing date: 2012-08-21
Publication date: 2014-03-06
Anticipated expiration: 2032-08-21
Also published as: JP5598507B2

Abstract

【課題】コンバータの出力電圧を目標電圧範囲内に収束させつつ、さらなる安定化を図る。
【解決手段】制御部は基準電圧生成部に対する制御を実行して、出力電圧Ｖ２の過渡期間では、過渡期間における出力電圧Ｖ２の変動範囲がＡ／Ｄ変換器の入力電圧範囲に含まれるようにＡ／Ｄ変換器への上限基準電圧を第１上限基準値Ｖｄｄ１で生成させ、かつＡ／Ｄ変換器への下限基準電圧を第１下限基準値Ｖｓｓ１で生成させ、定常期間では、第１下限基準値Ｖｓｓ１を超え、かつ目標電圧範囲（下限値ＶＬから上限値ＶＨの範囲）の下限値ＶＬ以下の第２下限基準値Ｖｓｓ２でＡ／Ｄ変換器への下限基準電圧を生成させる。
【選択図】図３

Description

本発明は、コンバータと、コンバータから出力される直流電圧をデジタルデータに変換するＡ／Ｄ変換器と、このデジタルデータに基づいてコンバータを制御する制御部とを備えている電源装置に関するものである。

この種の電源装置として、下記特許文献１に開示されている電源装置（スイッチング電源装置）が知られている。この電源装置では、スイッチング素子がオン・オフして、トランスの１次巻線に印加される電圧をスイッチングし、整流平滑回路がトランスの２次巻線に誘起されるスイッチング電流を整流平滑化して負荷側に直流電圧を供給する。この際に、Ａ／Ｄ変換器が、２次側の直流電圧に関する信号をディジタル化し、フォトカプラ等の絶縁回路が、このディジタル信号をパラレル／シリアル変換したパルス列信号を２次側から１次側へ伝送する。１次側では、シリアルパラレル変換器が、パルス列信号をシリアル／パラレル変換することにより、２次側の直流電圧に関するディジタル信号に変換し、フィードバック演算器が、このディジタル信号と基準電圧値とを比較すると共に、比較結果に応じて１次側のスイッチング素子を制御することにより、負荷側に供給される直流電圧を安定化している。

特開平６−２４５５０５号公報（第４−７頁、第２図）

ところが、上記の電源装置には以下のような改善すべき課題が存在している。すなわち、この電源装置では、Ａ／Ｄ変換器が２次側の出力電圧（負荷側に供給される直流電圧）に関する信号をディジタル化し、フィードバック演算器が、このディジタル信号と基準電圧値とを比較すると共に比較結果に応じて１次側のスイッチング素子を制御することにより、２次側の出力電圧を安定化している。しかしながら、Ａ／Ｄ変換器は、ほぼゼロボルトに近い低電圧から目標電圧値（負荷側に供給すべき直流電圧の目標電圧値）を含む高電圧までの広い範囲内で変動する出力電圧を所定の分解能（所定のビット数）でデジタル化する構成のため、目標電圧値を含む目標電圧範囲内に出力電圧を収束させた状態での変動量（偏差）の算出に際して、Ａ／Ｄ変換器の分解能よりも高い精度で算出することができない結果、出力電圧の収束時における変動量の更なる低減、つまり出力電圧のさらなる安定化を図ることが困難であるという課題が存在している。

本発明は、かかる課題を解決するためになされたものであり、コンバータの出力電圧を目標電圧範囲内に収束させつつ、出力電圧のさらなる安定化が可能な電源装置を提供することを主目的とする。

上記目的を達成すべく、本発明に係る電源装置は、直流電圧を出力するコンバータと、外部から入力される上限基準電圧および下限基準電圧で規定される入力電圧範囲に含まれる前記直流電圧を予め規定された分解能でデジタルデータに変換して出力するＡ／Ｄ変換器と、前記上限基準電圧および前記下限基準電圧を生成して出力する基準電圧生成部と、前記デジタルデータに基づいて前記コンバータを制御して、前記直流電圧を目標電圧範囲内に収束させる制御部とを備えている電源装置であって、前記基準電圧生成部は、前記上限基準電圧および前記下限基準電圧のうちの少なくとも一方の基準電圧を変更可能に構成され、前記制御部は、前記直流電圧が前記目標電圧範囲内に収束するまでの過渡期間では、前記基準電圧生成部に対する制御を実行して、前記過渡期間における当該直流電圧の変動範囲が前記入力電圧範囲に含まれるように前記上限基準電圧を予め規定された第１上限基準値で生成させると共に前記下限基準電圧を予め規定された第１下限基準値で生成させ、前記直流電圧が前記目標電圧範囲内に収束している定常期間では、前記基準電圧生成部に対する制御を実行して、前記一方の基準電圧が前記上限基準電圧のときには前記第１上限基準値未満で、かつ前記目標電圧範囲の上限値以上の予め規定された第２上限基準値で当該上限基準電圧を生成させ、前記一方の基準電圧が前記下限基準電圧のときには前記第１下限基準値を超え、かつ前記目標電圧範囲の下限値以下の予め規定された第２下限基準値で当該下限基準電圧を生成させる。

また、本発明に係る電源装置は、前記基準電圧生成部は、前記上限基準電圧および前記下限基準電圧を変更可能に構成され、前記制御部は、前記定常期間では、前記基準電圧生成部に対する制御を実行して、前記上限基準電圧を前記第２上限基準値で生成させると共に、前記下限基準電圧を前記第２下限基準値で生成させる。

また、本発明に係る電源装置は、前記制御部は、前記目標電圧範囲内に収束していた前記直流電圧が前記基準電圧生成部において生成されている前記第２上限基準値を上回ったとき、または前記目標電圧範囲内に収束していた前記直流電圧が前記基準電圧生成部において生成されている前記第２下限基準値を下回ったときに、前記基準電圧生成部に対する制御を実行して、前記上限基準電圧を前記第１上限基準値で生成させると共に、前記下限基準電圧を前記第１下限基準値で生成させる。

本発明に係る電源装置では、制御部が、過渡期間では、基準電圧生成部に対する制御を実行して、直流電圧の変動範囲がＡ／Ｄ変換器の入力電圧範囲に含まれるように上限基準電圧を第１上限基準値で生成させると共に下限基準電圧を第１下限基準値で生成させ、定常期間では、下限基準電圧を第１下限基準値から第２下限基準値に切り替えて生成させる。

したがって、この電源装置によれば、過渡期間では、コンバータから出力されている直流電圧を目標電圧範囲内に収束させることができると共に、定常期間では、Ａ／Ｄ変換器の入力電圧範囲（フルスケール入力範囲）を狭めることにより、Ａ／Ｄ変換器に対して直流電圧を、より高い分解能でデジタルデータに変換させることができる。このため、この電源装置によれば、この高い分解能で変換された高精度なデジタルデータに基づいて、直流電圧を目標電圧に一層高精度で収束させることができる結果（つまり、目標電圧範囲内での直流電圧の変動量を一層低減させることができる結果）、直流電圧のさらなる安定化を図ることができる。

また、本発明に係る電源装置では、制御部が、過渡期間では、基準電圧生成部に対する制御を実行して、直流電圧の変動範囲がＡ／Ｄ変換器の入力電圧範囲に含まれるように上限基準電圧を第１上限基準値で生成させると共に下限基準電圧を第１下限基準値で生成させる。一方、制御部は、定常期間では、基準電圧生成部に対する制御を実行して、下限基準電圧を第１下限基準値から第２下限基準値に切り替えて生成させると共に、上限基準電圧を第１上限基準値から第２上限基準値に切り替えて生成させる。

したがって、この電源装置によれば、過渡期間では、Ａ／Ｄ変換器の入力電圧範囲を広くして、Ａ／Ｄ変換器から出力されるデジタルデータに基づいて直流電圧を確実に検出してフィードバック制御処理を実行することにより、コンバータから出力されている直流電圧を目標電圧範囲内に収束させ、定常期間では、Ａ／Ｄ変換器の入力電圧範囲（フルスケール入力範囲）をさらに狭めることにより、Ａ／Ｄ変換器に対して直流電圧を、より一層高い分解能でデジタルデータに変換させることができる。このため、この電源装置によれば、このより高い分解能で変換された一層高精度なデジタルデータに基づいて、直流電圧を目標電圧により一層高精度で収束させることができる結果（つまり、目標電圧範囲内での直流電圧の変動量をより一層低減させることができる結果）、直流電圧のさらなる安定化を図ることができる。

また、本発明に係る電源装置によれば、目標電圧範囲内に収束していた直流電圧がＡ／Ｄ変換器の入力電圧範囲を外れたとき（第２上限基準値を上回ったとき、または第２下限基準値を下回ったときに）には、制御部は基準電圧生成部を制御して、上限基準電圧を第１上限基準値で生成させると共に、下限基準電圧を第１下限基準値で生成させて、Ａ／Ｄ変換器の入力電圧範囲（フルスケール入力範囲）を広げるため、Ａ／Ｄ変換器から出力されるデジタルデータに基づいて直流電圧を確実に検出してフィードバック制御処理を実行することができる。したがって、Ａ／Ｄ変換器の入力電圧範囲から外れた直流電圧を目標電圧（具体的には、目標電圧範囲）内に再度収束させて、安定させることができる。

電源装置１，１Ａ，１Ｂ，１Ｃの構成図である。電源装置１における基準電圧生成部６の回路図である。電源装置１，１Ｂの動作を説明するための出力電圧Ｖ２の波形図である。電源装置１Ａにおける基準電圧生成部６Ａの回路図である。電源装置１Ａ，１Ｃの動作を説明するための出力電圧Ｖ２の波形図である。電源装置１Ｂにおける基準電圧生成部６Ｂの回路図である。電源装置１Ｃにおける基準電圧生成部６Ｃの回路図である。

以下、電源装置１の実施の形態について、添付図面を参照して説明する。

最初に、電源装置１の構成について図面を参照して説明する。図１に示す電源装置１は、一例として、一対の入力端子２ａ，２ｂ（以下、特に区別しないときには「入力端子２」ともいう）、一対の出力端子３ａ，３ｂ（以下、特に区別しないときには「出力端子３」ともいう）、コンバータ４、Ａ／Ｄ変換器５、基準電圧生成部６、制御部７およびドライバ８を備えている。この場合、電源装置１は、入力端子２に入力される入力電圧（一例として直流電圧）Ｖ１を出力電圧（直流電圧）Ｖ２に変換して出力端子３から出力すると共に、予め規定された目標電圧に出力電圧Ｖ２を収束させる。具体的には、電源装置１は、図３に示すように、この目標電圧を含む目標電圧範囲（上限値がＶＨで、下限値がＶＬの電圧範囲）内に出力電圧Ｖ２を収束させる。

コンバータ４は、一例として、バイポーラトランジスタや電界効果型トランジスタなどのスイッチング素子（不図示）を有するＤＣＤＣコンバータとして構成されて、このスイッチング素子がドライバ８から出力される駆動信号Ｓｄによってオン・オフ駆動されることにより、入力端子２ａ，２ｂ間に入力される入力電圧Ｖ１（一例として、グランドＧに接続された入力端子２ｂを基準とした正の直流電圧）に基づいて、出力電圧Ｖ２（グランドＧに接続された出力端子３ｂを基準とした正の直流電圧）を生成して出力端子３ａ，３ｂ間に出力することにより、出力端子３に接続されている不図示の負荷に出力電圧Ｖ２を供給する。

Ａ／Ｄ変換器５は、入力電圧Ｖ１を作動用電圧として作動する。また、Ａ／Ｄ変換器５は、外部（具体的には、後述する基準電圧生成部６）から入力される上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓで規定される入力電圧範囲をフルスケールとして、この入力電圧範囲に含まれる出力電圧Ｖ２をサンプリングすることにより、予め規定された分解能（例えば、１０ｂｉｔ）でデジタルデータＤ１（出力電圧Ｖ２の電圧値を示すデータ）に変換して出力する。また、Ａ／Ｄ変換器５は、上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓのうちの少なくとも一方の基準電圧が変更されたときには、変更後の上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓで規定される入力電圧範囲をフルスケールとして出力電圧Ｖ２をデジタルデータＤ１に変換して出力する。

基準電圧生成部６は、入力電圧Ｖ１を作動用電圧として作動して、Ａ／Ｄ変換器５用の上記の上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓを同時に生成して出力する。また、基準電圧生成部６は、制御部７によって制御されることにより、生成している上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓのうちの少なくとも一方の基準電圧（この例では、下限基準電圧Ｖｓｓ）の電圧値を変更可能に構成されている。

本例では一例として、基準電圧生成部６は、図２に示すように、シャントレギュレータＩＣ１、バッファＢＵＦ１、スイッチ素子ＳＷ１、および抵抗Ｒ１，Ｒ２，Ｒ３（抵抗値もＲ１，Ｒ２，Ｒ３と表記するものとする）を備えている。

シャントレギュレータＩＣ１は、入力電圧Ｖ１とグランドＧとの間に抵抗Ｒ１と直列接続された状態で配設されて自らのリファレンス電圧Ｖｒｅｆ（電圧値もＶｒｅｆと表記するものとする）をカソード端子から出力する。抵抗Ｒ２，Ｒ３は、リファレンス電圧ＶｒｅｆとグランドＧとの間に互いに直列接続された状態で配設されている。スイッチ素子（この例では一例として、ｎｐｎ型のバイポーラトランジスタ）ＳＷ１は、抵抗Ｒ２，Ｒ３のうちのグランドＧ側に配設された抵抗Ｒ３に並列に接続されて、制御部７から出力される後述の制御信号Ｓ１に基づいてオン・オフ動作することにより、抵抗Ｒ２における抵抗Ｒ３との接続点Ａ（バッファＢＵＦ１の入力端子に接続される接続点）を、オンのときにはグランドＧに短絡させ、オフのときには抵抗Ｒ３を介してグランドＧに接続させる。バッファＢＵＦ１は、接続点Ａに生じる電圧Ｖａを入力すると共に低インピーダンスで出力する。

この構成の基準電圧生成部６は、シャントレギュレータＩＣ１から出力されるリファレンス電圧Ｖｒｅｆを第１上限基準値Ｖｄｄ１の上限基準電圧Ｖｄｄとしてとして出力し、バッファＢＵＦ１から出力される電圧Ｖａを下限基準電圧Ｖｓｓとして出力する。

この場合、基準電圧生成部６では、制御信号Ｓ１が高レベルのときには、スイッチ素子ＳＷ１がオンになって接続点ＡをグランドＧに短絡する。これにより、電圧ＶａがグランドＧと同電位（ゼロボルト）に規定されるため、基準電圧生成部６は、ゼロボルト（第１下限基準値Ｖｓｓ１（図３参照））の下限基準電圧Ｖｓｓを生成して出力する。また、制御信号Ｓ１が低レベルのときには、スイッチ素子ＳＷ１がオフになる。これにより、電圧Ｖａは、リファレンス電圧Ｖｒｅｆを抵抗Ｒ２，Ｒ３で分圧した電圧（＝Ｖｒｅｆ×Ｒ３／（Ｒ２＋Ｒ３）。第２下限基準値Ｖｓｓ２）に規定される。このため、基準電圧生成部６は、この第２下限基準値Ｖｓｓ２の下限基準電圧Ｖｓｓを生成して出力する。すなわち、基準電圧生成部６は、本例では、上記の一方の基準電圧として下限基準電圧Ｖｓｓの電圧値を変更可能に構成されている。なお、この基準電圧生成部６では、リファレンス電圧Ｖｒｅｆを分圧する抵抗Ｒ２，Ｒ３の各抵抗値（Ｒ２，Ｒ３）は、第２下限基準値Ｖｓｓ２が第１下限基準値Ｖｓｓ１を超え、かつ目標電圧範囲の下限値ＶＬ以下の予め規定された電圧値になるように予め規定されている。

制御部７は、ＣＰＵやＤＳＰ（Digital Signal Processor）と、メモリとを備えて構成されて、入力電圧Ｖ１を作動用電圧として作動して、フィードバック制御処理、定常判別処理および基準電圧切替処理を実行する。具体的には、フィードバック制御処理では、制御部７は、Ａ／Ｄ変換器５から出力されるデジタルデータＤ１に基づいて、上記の駆動信号Ｓｄの元になるパルス信号Ｓ２を生成して出力すると共に、このパルス信号Ｓ２のパルス幅を変調したり、パルス信号Ｓ２のパルス周波数を変調することにより（本例では一例として、パルス幅を変調する）、出力電圧Ｖ２の電圧値を目標電圧範囲内に収束させる。

また、定常判別処理では、制御部７は、デジタルデータＤ１に基づいて、出力電圧Ｖ２が目標電圧範囲内に収束したか否か、および出力電圧Ｖ２が目標電圧範囲を外れたか否か（本例では、目標電圧範囲内に収束していた出力電圧Ｖ２が第２下限基準値Ｖｓｓ２を下回ったか否か）を判別する。なお、制御部７は、Ａ／Ｄ変換器５から出力されるデジタルデータＤ１が連続して下限値（例えば、デジタルデータＤ１を１６進数で表したときに、１０ｂｉｔのＡ／Ｄ変換器５が「０００」（下限値）から「３ＦＦ」（上限値）までの範囲内のデジタルデータＤ１を出力する構成では、「０００」）であったときに、出力電圧Ｖ２が第２下限基準値Ｖｓｓ２を下回ったと判別する。

また、基準電圧切替処理では、制御部７は、制御信号Ｓ１を基準電圧生成部６に出力して制御することにより、基準電圧生成部６で生成される下限基準電圧Ｖｓｓの電圧値を第１下限基準値Ｖｓｓ１または第２下限基準値Ｖｓｓ２に切り替える。

また、制御部７のメモリには、第１上限基準値Ｖｄｄ１、第１下限基準値Ｖｓｓ１、第２下限基準値Ｖｓｓ２、上限値ＶＨ、および下限値ＶＬが予め記憶されている。

ドライバ８は、例えば入力電圧Ｖ１を作動用電圧として作動する増幅器などで構成されて、制御部７から出力されるパルス信号Ｓ２を入力すると共に、増幅して駆動信号Ｓｄとしてコンバータ４に出力する。なお、制御部７をＤＳＰで構成する場合には、ドライバ８を制御部７内に組み込む構成を採用することもできる。

次いで、電源装置１の動作について図面を参照して説明する。

この電源装置１では、制御部７は、入力電圧Ｖ１の供給が開始されたときには動作を開始して、まず、基準電圧切替処理を実行する。この基準電圧切替処理では、制御部７は、基準電圧生成部６に対して高レベルの制御信号Ｓ１を出力する。これにより、基準電圧生成部６は、上記したように、第１上限基準値Ｖｄｄ１の上限基準電圧Ｖｄｄを生成して出力すると共に、スイッチ素子ＳＷ１がオンになるため、第１下限基準値Ｖｓｓ１（ゼロボルト）の下限基準電圧Ｖｓｓを生成して出力する。

また、Ａ／Ｄ変換器５は、基準電圧生成部６から出力されるこの上限基準電圧Ｖｄｄ（第１上限基準値Ｖｄｄ１）および下限基準電圧Ｖｓｓ（第１下限基準値Ｖｓｓ１）で規定される入力電圧範囲（フルスケール入力範囲）に含まれる出力電圧Ｖ２をデジタルデータＤ１に変換して制御部７に出力する動作を開始する。この場合、図３に示すように、基準電圧生成部６からＡ／Ｄ変換器５に出力されている上限基準電圧Ｖｄｄの第１上限基準値Ｖｄｄ１は、コンバータ４が正常動作しているときに、出力電圧Ｖ２が目標電圧範囲内に収束するまでの間（過渡期間）に取り得る最大の電圧（外来ノイズなどに起因して発生するスパイクノイズを除く）を超える電圧値に規定され、かつ下限基準電圧Ｖｓｓの第１下限基準値Ｖｓｓ１は出力電圧Ｖ２の最小の電圧値（本例ではゼロボルト）に規定されている。つまり、基準電圧生成部６は、出力電圧Ｖ２の過渡期間での変動範囲がＡ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）に含まれるように、上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓの各電圧値を規定して生成する。したがって、Ａ／Ｄ変換器５は、出力電圧Ｖ２が入力電圧範囲を外れることなく（デジタルデータＤ１がその最大値やその最小値を連続して出力する状態に至ることなく）、この出力電圧Ｖ２を正確にデジタルデータＤ１に変換して制御部７に出力する。

なお、本例のＡ／Ｄ変換器５は１０ｂｉｔであるため、デジタルデータＤ１を１６進数で表したときに、デジタルデータＤ１は、「０００」（下限値）から「３ＦＦ」（上限値）までの範囲内で変化する。このため、Ａ／Ｄ変換器５は、出力電圧Ｖ２が上限基準電圧Ｖｄｄを超えて入力電圧範囲を外れたときには、「３ＦＦ」のデジタルデータＤ１を連続して出力し、出力電圧Ｖ２が下限基準電圧Ｖｓｓを下回って入力電圧範囲を外れたときには、「０００」のデジタルデータＤ１を連続して出力する。

次いで、制御部７は、フィードバック制御処理を開始する。このフィードバック制御処理では、制御部７は、Ａ／Ｄ変換器５から出力されるデジタルデータＤ１に基づいて出力電圧Ｖ２の電圧値を算出し、この算出した電圧値とメモリに記憶されている目標電圧と比較して、この比較結果に基づいて、出力電圧Ｖ２が目標電圧に近づくように（具体的には、目標電圧範囲内に収束するように）、パルス幅を変調してパルス信号Ｓ２を出力する。この制御部７によるフィードバック制御処理により、出力電圧Ｖ２は、図３に示すように、ゼロボルトから立ち上がり、過渡期間（定常期間以外の期間）を経て、出力電圧Ｖ２が目標電圧範囲内に収束する定常期間に移行する。

制御部７は、上記のフィードバック制御処理と並行して定常判別処理を繰り返し実行する。この定常判別処理では、制御部７は、デジタルデータＤ１に基づいて出力電圧Ｖ２（具体的にはその電圧値）を算出すると共に、算出した出力電圧Ｖ２とメモリに記憶されている上限値ＶＨおよび下限値ＶＬとを比較して、出力電圧Ｖ２が目標電圧範囲内に収束したか否かを判別する。また、制御部７は、併せて算出した出力電圧Ｖ２とメモリに記憶されている第２下限基準値Ｖｓｓ２とを比較して、目標電圧範囲内に収束していた出力電圧Ｖ２が第２下限基準値Ｖｓｓ２を下回ったか否かを判別する。

この場合、図３に示す例のように、出力電圧Ｖ２が目標電圧範囲内に収束する（出力電圧Ｖ２が継続的に目標電圧範囲内に含まれる）定常期間に移行する前の過渡期間において、出力電圧Ｖ２が目標電圧範囲内を一時的に通過する状態（時刻ｔ１から時刻ｔ２までの状態）が発生することがある。本例では、このように出力電圧Ｖ２が目標電圧範囲内を一時的に通過する状態については、目標電圧範囲内に収束したとは判別せず、出力電圧Ｖ２が目標電圧範囲内に継続的に含まれている状態のときのみを、目標電圧範囲内に収束したと判別するように、制御部７は、算出した出力電圧Ｖ２が目標電圧範囲内に最初に入った（上限値ＶＨ≧出力電圧Ｖ２≧下限値ＶＬになった）ことを検出した後に、複数回連続して（つまり、予め規定された時間Ｔ１連続して）、算出した出力電圧Ｖ２が目標電圧範囲内に入っていることを検出したときに、出力電圧Ｖ２が目標電圧範囲内に収束している（定常期間に移行している）と判別する。

この構成により、制御部７は、時刻ｔ１から時刻ｔ２の期間（時間Ｔ１よりも短い期間）では、出力電圧Ｖ２が目標電圧範囲内に収束しているとは判別せずに、その後の時刻ｔ３に出力電圧Ｖ２が目標電圧範囲内に再度含まれる状態になってからこの状態が時間Ｔ１連続した時刻ｔ４において、出力電圧Ｖ２が目標電圧範囲内に収束している（定常期間に移行している）と判別する。

また、制御部７は、出力電圧Ｖ２が目標電圧範囲内に収束していると判別したときには、基準電圧切替処理を実行する。この出力電圧Ｖ２が目標電圧範囲内に収束していると判別したときに実行する基準電圧切替処理では、制御部７は、低レベルの制御信号Ｓ１を基準電圧生成部６に出力して制御する。この場合、基準電圧生成部６では、スイッチ素子ＳＷ１がオフになるため、基準電圧生成部６は、生成している下限基準電圧Ｖｓｓの電圧値を第１下限基準値Ｖｓｓ１（ゼロボルト）から第２下限基準値Ｖｓｓ２に切り替える。

この状態においては、Ａ／Ｄ変換器５は、基準電圧生成部６から出力されるこの上限基準電圧Ｖｄｄ（第１上限基準値Ｖｄｄ１）および下限基準電圧Ｖｓｓ（第２下限基準値Ｖｓｓ２）で規定される入力電圧範囲（フルスケール入力範囲）に含まれる出力電圧Ｖ２をデジタルデータＤ１に変換して制御部７に出力する動作を実行する。この場合、図３に示すように、基準電圧生成部６からＡ／Ｄ変換器５に出力されている上限基準電圧Ｖｄｄの第１上限基準値Ｖｄｄ１は変化しないが、下限基準電圧Ｖｓｓの電圧値は、ゼロボルトである第１下限基準値Ｖｓｓ１から、この第１下限基準値Ｖｓｓ１よりも高い電圧値の第２下限基準値Ｖｓｓ２に変更される。つまり、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）が狭められる。したがって、Ａ／Ｄ変換器５は、この狭められた入力電圧範囲（目標電圧範囲を含む電圧範囲）内において変動する出力電圧Ｖ２を、より高い分解能でデジタルデータＤ１に変換して制御部７に出力する。

このため、制御部７は、このデジタルデータＤ１に基づいて出力電圧Ｖ２をより高精度に算出し、この高精度の出力電圧Ｖ２に基づいてフィードバック制御処理を実行することにより、出力電圧Ｖ２を目標電圧に一層高精度で収束させる（つまり、目標電圧範囲内での出力電圧Ｖ２の変動量を一層低減させる）。

一方、制御部７は、算出した出力電圧Ｖ２とメモリに記憶されている第２下限基準値Ｖｓｓ２（基準電圧生成部６から出力されている第２下限基準値Ｖｓｓ２）との比較の結果、例えば、出力端子３に接続されている負荷の急変に起因して、図３に示す時刻ｔ５の状態のように、目標電圧範囲内に収束していた出力電圧Ｖ２が目標電圧範囲から外れ、さらにＡ／Ｄ変換器５の入力電圧範囲を外れたとき（この例では、出力電圧Ｖ２が低下して、第２下限基準値Ｖｓｓ２を下回ったとき。定常期間から過渡期間に移行したときでもある）には、Ａ／Ｄ変換器５は、「０００」のデジタルデータＤ１を連続して出力する。制御部７は、デジタルデータＤ１に基づいてこの状態になったことを検出（判別）したときには、基準電圧切替処理を実行する。

この出力電圧Ｖ２がＡ／Ｄ変換器５の入力電圧範囲を外れたと判別したときに実行する基準電圧切替処理では、制御部７は、高レベルの制御信号Ｓ１を基準電圧生成部６に出力して制御する。この場合、基準電圧生成部６では、スイッチ素子ＳＷ１がオンになるため、基準電圧生成部６は、生成している下限基準電圧Ｖｓｓの電圧値を第２下限基準値Ｖｓｓ２から第１下限基準値Ｖｓｓ１（ゼロボルト）に切り替える。

この状態においては、Ａ／Ｄ変換器５は、動作開始直後のときと同様にして、基準電圧生成部６から出力される上限基準電圧Ｖｄｄ（第１上限基準値Ｖｄｄ１）および下限基準電圧Ｖｓｓ（第１下限基準値Ｖｓｓ１）で規定される広い入力電圧範囲（フルスケール入力範囲）に含まれる出力電圧Ｖ２をデジタルデータＤ１に変換して制御部７に出力する動作を実行する。したがって、制御部７は、このデジタルデータＤ１に基づいて出力電圧Ｖ２を算出し、この算出した出力電圧Ｖ２に基づいてフィードバック制御処理を実行することにより、出力電圧Ｖ２を目標電圧（具体的には、目標電圧範囲）内に再度収束させる。

このように、この電源装置１では、制御部７が、過渡期間では、基準電圧生成部６に対する制御を実行して、出力電圧Ｖ２の変動範囲がＡ／Ｄ変換器５の入力電圧範囲に含まれるように上限基準電圧Ｖｄｄを第１上限基準値Ｖｄｄ１で生成させると共に下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１で生成させ、定常期間では、基準電圧生成部６に対する制御を実行して、下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１から第２下限基準値Ｖｓｓ２に切り替えて生成させる。

したがって、この電源装置１によれば、過渡期間では、コンバータ４から出力されている出力電圧Ｖ２を目標電圧範囲内に収束させることができると共に、定常期間では、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を狭めることにより、Ａ／Ｄ変換器５に対して出力電圧Ｖ２を、より高い分解能でデジタルデータＤ１に変換させることができる。このため、この電源装置１によれば、この高い分解能で変換された高精度なデジタルデータＤ１に基づいて、出力電圧Ｖ２を目標電圧に一層高精度で収束させることができる結果（つまり、目標電圧範囲内での出力電圧Ｖ２の変動量を一層低減させることができる結果）、出力電圧Ｖ２のさらなる安定化を図ることができる。

具体例を挙げて説明すると、Ａ／Ｄ変換器５が上記のように１０ｂｉｔであり、シャントレギュレータＩＣ１のリファレンス電圧Ｖｒｅｆが２．５Ｖであり、第２下限基準値Ｖｓｓ２が１．５Ｖになるように各抵抗Ｒ２，Ｒ３の抵抗値（Ｒ２，Ｒ３）を規定したときには、基準電圧生成部６は、制御信号Ｓ１のレベルに応じて、下限基準電圧Ｖｓｓの電圧値を第１下限基準値Ｖｓｓ１（ゼロボルト）および第２下限基準値Ｖｓｓ２（１．５Ｖ）の任意の一方に切り替えて生成する。このため、基準電圧生成部６が下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１（ゼロボルト）で生成したときには、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）は２．５Ｖ（＝２．５−０）になる。このため、１ｂｉｔ当たりの検出電圧（分解能）は、２．５／２^１０＝２．４４ｍＶになる。一方、基準電圧生成部６が下限基準電圧Ｖｓｓを第２下限基準値Ｖｓｓ２（１．５Ｖ）で生成したときには、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）は１Ｖ（＝２．５−１．５）になる。このため、１ｂｉｔ当たりの検出電圧（分解能）は、１／２^１０＝０．９８ｍＶになり、制御部７は、より高精度で出力電圧Ｖ２を算出することが可能になっている。

また、この電源装置１によれば、出力電圧Ｖ２がＡ／Ｄ変換器５の入力電圧範囲を外れたときには、制御部７は制御信号Ｓ１を基準電圧生成部６に出力して制御することにより、下限基準電圧Ｖｓｓの電圧値を第２下限基準値Ｖｓｓ２から第１下限基準値Ｖｓｓ１（ゼロボルト）に切り替えて、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を広げるため、Ａ／Ｄ変換器５から出力されるデジタルデータＤ１に基づいて出力電圧Ｖ２を確実に検出してフィードバック制御処理を実行することができる。したがって、Ａ／Ｄ変換器５の入力電圧範囲から外れた出力電圧Ｖ２を目標電圧（具体的には、目標電圧範囲）内に再度収束させて、安定させることができる。

なお、上記の電源装置１では、図２に示す基準電圧生成部６を使用することにより、Ａ／Ｄ変換器５に供給する上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓのうちの下限基準電圧Ｖｓｓの電圧値を第１下限基準値Ｖｓｓ１および第２下限基準値Ｖｓｓ２のうちの任意の一方に切り替え可能に構成されている。この場合、図示はしないが、Ａ／Ｄ変換器５に供給する上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓのうちの上限基準電圧Ｖｄｄの電圧値を、第１上限基準値Ｖｄｄ１と、第１上限基準値Ｖｄｄ１未満でかつ目標電圧範囲の上限値ＶＨ以上の予め規定された第２上限基準値とのうちの任意の一方の上限基準値に切り替え可能に基準電圧生成部を構成することもできる。この構成においては、過渡期間では、下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１で生成させると共に上限基準電圧Ｖｄｄを第１上限基準値Ｖｄｄ１で生成させることで、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を広げ、一方、定常期間では、下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１で生成させつつ、上限基準電圧Ｖｄｄを第１上限基準値Ｖｄｄ１から第２上限基準値に切り替えて生成させることで、例えば、広い状態のＡ／Ｄ変換器５の入力電圧範囲内における低電圧側に目標電圧範囲が規定されている出力電圧Ｖ２について、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を狭めて、安定化を図るようにすることもできる。

また、図４に示す構成の基準電圧生成部６Ａを使用することにより、上限基準電圧Ｖｄｄと共に上限基準電圧Ｖｄｄについても、切り替え可能に構成することができる。以下、この基準電圧生成部６Ａを使用した電源装置１Ａについて説明する。

最初に、電源装置１Ａの構成について説明する。なお、電源装置１と同一の構成については同一の符号を付して重複する説明を省略する。

電源装置１Ａは、図１に示すように、入力端子２、出力端子３、コンバータ４、Ａ／Ｄ変換器５、基準電圧生成部６Ａ、制御部７Ａおよびドライバ８を備えている。

基準電圧生成部６Ａは、入力電圧Ｖ１を作動用電圧として作動して、上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓを同時に生成して出力する。また、基準電圧生成部６Ａは、制御部７Ａによって制御されることにより、生成している上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓの双方の電圧値を変更可能に構成されている。

本例では一例として、基準電圧生成部６Ａは、図４に示すように、入力電圧Ｖ１とグランドＧとの間に抵抗Ｒ１と直列接続された状態で配設されたシャントレギュレータＩＣ１と、シャントレギュレータＩＣ１のカソード端子（シャントレギュレータＩＣ１における抵抗Ｒ１との接続点）とグランドＧとの間に直列接続された状態で配設された抵抗Ｒ２，Ｒ３と、バッファＢＵＦ１と、抵抗Ｒ２における抵抗Ｒ３との接続点ＡとバッファＢＵＦ１の入力端子との間に配設された抵抗Ｒ４（抵抗値もＲ４と表記するものとする）と、バッファＢＵＦ１の入力端子とグランドＧとの間に接続されて、制御部７Ａから出力される制御信号Ｓ１に基づいてオン・オフ動作することにより、バッファＢＵＦ１の入力端子を、オンのときにはグランドＧに短絡させ、オフのときにはこの短絡を停止するスイッチ素子ＳＷ１とを備えている。また、リファレンス電圧Ｖｒｅｆを出力するシャントレギュレータＩＣ１のリファレンス端子は、接続点Ａに接続されている。また、基準電圧生成部６Ａは、シャントレギュレータＩＣ１のカソード端子の電圧を上限基準電圧Ｖｄｄとして出力し、バッファＢＵＦ１の出力端子から下限基準電圧Ｖｓｓを出力する。

この場合、基準電圧生成部６Ａでは、制御信号Ｓ１が高レベルのときには、スイッチ素子ＳＷ１がオンになってバッファＢＵＦ１の入力端子をグランドＧに短絡する。これにより、基準電圧生成部６Ａは、第１下限基準値Ｖｓｓ１（ゼロボルト）の下限基準電圧Ｖｓｓを生成して出力する。また、この状態では、抵抗Ｒ３と抵抗Ｒ４は、互いに並列接続される。このため、基準電圧生成部６Ａは、第１上限基準値Ｖｄｄ１（＝（Ｒ２×Ｒ３＋Ｒ２×Ｒ４＋Ｒ３×Ｒ４）×Ｖｒｅｆ／（Ｒ３×Ｒ４））の上限基準電圧Ｖｄｄを生成して出力する。

一方、基準電圧生成部６Ａでは、制御信号Ｓ１が低レベルのときには、スイッチ素子ＳＷ１がオフになって、バッファＢＵＦ１の入力端子のグランドＧへの短絡を停止する。バッファＢＵＦ１の入力インピーダンスは一般的に極めて高く、殆ど電流が流れ込まないため、抵抗Ｒ４の両端は同電位になる。これにより、バッファＢＵＦ１の入力端子の電圧は、リファレンス電圧Ｖｒｅｆと同電位になる。このため、基準電圧生成部６Ａは、第２下限基準値Ｖｓｓ２（＝Ｖｒｅｆ）の下限基準電圧Ｖｓｓを生成して出力する。また、基準電圧生成部６Ａは、第１上限基準値Ｖｄｄ１よりも低い第２上限基準値Ｖｄｄ２（＝（Ｒ２＋Ｒ３）×Ｖｒｅｆ／Ｒ３）の下限基準電圧Ｖｓｓを生成して出力する。

また、基準電圧生成部６Ａでは、抵抗Ｒ２，Ｒ３，Ｒ４の各抵抗値は、図５に示すように、第２下限基準値Ｖｓｓ２が第１下限基準値Ｖｓｓ１を超え、かつ目標電圧範囲の下限値ＶＬ以下の予め規定された電圧値になると共に、第２上限基準値Ｖｄｄ２が第１上限基準値Ｖｄｄ１未満で、かつ目標電圧範囲の上限値ＶＨ以上の予め規定された電圧値になるように予め規定されている。

制御部７Ａは、ＣＰＵやＤＳＰと、メモリとを備えて構成されて、入力電圧Ｖ１を作動用電圧として作動して、フィードバック制御処理、定常判別処理および基準電圧切替処理を実行する。具体的には、制御部７Ａは、フィードバック制御処理については、上記した制御部７と同一内容の処理を実行する。

一方、定常判別処理では、制御部７Ａは、デジタルデータＤ１に基づいて、出力電圧Ｖ２が目標電圧範囲内に収束したか否か、および出力電圧Ｖ２がＡ／Ｄ変換器５の入力電圧範囲を外れたか否か（本例では、目標電圧範囲内に収束していた出力電圧Ｖ２が第２下限基準値Ｖｓｓ２を下回ったか否か、および目標電圧範囲内に収束していた出力電圧Ｖ２が図５に示すように第２上限基準値Ｖｄｄ２を上回ったか否か）を判別する。なお、制御部７Ａは、Ａ／Ｄ変換器５から出力されるデジタルデータＤ１が連続して下限値「０００」であったときに、出力電圧Ｖ２が第２下限基準値Ｖｓｓ２を下回ったと判別し、デジタルデータＤ１が連続して上限値「３ＦＦ」であったときに、出力電圧Ｖ２が第２上限基準値Ｖｄｄ２を上回ったと判別する。

また、基準電圧切替処理では、制御部７Ａは、制御信号Ｓ１を基準電圧生成部６Ａに出力して制御することにより、第１下限基準値Ｖｓｓ１の下限基準電圧Ｖｓｓおよび第１上限基準値Ｖｄｄ１の上限基準電圧Ｖｄｄを生成する状態と、第２下限基準値Ｖｓｓ２の下限基準電圧Ｖｓｓおよび第２上限基準値Ｖｄｄ２の上限基準電圧Ｖｄｄを生成する状態のいずれか一方の状態に基準電圧生成部６Ａを切り替える（制御する）。

次いで、電源装置１Ａの動作について図面を参照して説明する。なお、電源装置１Ａでは、制御部７Ａは、入力電圧Ｖ１の供給が開始されたときから、出力電圧Ｖ２が目標電圧範囲内に収束していると判別する時刻ｔ４（図５参照）までは、電源装置１の制御部７と同じ動作を実行するため、説明を省略する。

制御部７Ａは、時刻ｔ４において、出力電圧Ｖ２が目標電圧範囲内に収束していると判別したときには、基準電圧切替処理を実行する。この出力電圧Ｖ２が目標電圧範囲内に収束していると判別したときに実行する基準電圧切替処理では、制御部７Ａは、低レベルの制御信号Ｓ１を基準電圧生成部６Ａに出力して制御する。この場合、基準電圧生成部６Ａでは、スイッチ素子ＳＷ１がオフになるため、基準電圧生成部６Ａは、生成している下限基準電圧Ｖｓｓの電圧値を第１下限基準値Ｖｓｓ１（ゼロボルト）から第２下限基準値Ｖｓｓ２に切り替えると共に、生成している上限基準電圧Ｖｄｄの電圧値を第１上限基準値Ｖｄｄ１から第２上限基準値Ｖｄｄ２に切り替える。

Ａ／Ｄ変換器５は、基準電圧生成部６Ａから出力されるこの上限基準電圧Ｖｄｄ（第２上限基準値Ｖｄｄ２）および下限基準電圧Ｖｓｓ（第２下限基準値Ｖｓｓ２）で規定される入力電圧範囲（フルスケール入力範囲）に含まれる出力電圧Ｖ２をデジタルデータＤ１に変換して制御部７Ａに出力する動作を実行する。この場合、図５に示すように、基準電圧生成部６ＡからＡ／Ｄ変換器５に出力されている上限基準電圧Ｖｄｄの電圧値は第１上限基準値Ｖｄｄ１よりも低い第２上限基準値Ｖｄｄ２に変更され、かつ下限基準電圧Ｖｓｓの電圧値は第１下限基準値Ｖｓｓ１よりも高い第２下限基準値Ｖｓｓ２に変更される。つまり、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）が、電源装置１におけるＡ／Ｄ変換器５の入力電圧範囲よりもさらに狭められる。したがって、電源装置１ＡにおけるＡ／Ｄ変換器５は、このより狭められた入力電圧範囲（目標電圧範囲を含む電圧範囲）内において変動する出力電圧Ｖ２を、一層高い分解能でデジタルデータＤ１に変換して制御部７Ａに出力する。

このため、制御部７Ａは、このデジタルデータＤ１に基づいて出力電圧Ｖ２をより一層高精度に算出し、この高精度の出力電圧Ｖ２に基づいてフィードバック制御処理を実行することにより、出力電圧Ｖ２を目標電圧により一層高精度で収束させて（つまり、目標電圧範囲内での出力電圧Ｖ２の変動量をより一層低減させて）、出力電圧Ｖ２をより安定させる。

一方、制御部７Ａは、算出した出力電圧Ｖ２とメモリに記憶されている第２下限基準値Ｖｓｓ２および第２上限基準値Ｖｄｄ２（基準電圧生成部６Ａから出力されている第２下限基準値Ｖｓｓ２および第２上限基準値Ｖｄｄ２）との比較の結果、例えば、出力端子３に接続されている負荷の急変に起因して、目標電圧範囲内に収束していた出力電圧Ｖ２が目標電圧範囲から外れ、さらにＡ／Ｄ変換器５の入力電圧範囲を外れたとき、つまり、目標電圧範囲内に収束していた出力電圧Ｖ２が、低下して第２下限基準値Ｖｓｓ２を下回ったとき（Ａ／Ｄ変換器５が「０００」のデジタルデータＤ１を連続して出力しているとき）や、上昇して第２上限基準値Ｖｄｄ２を上回ったとき（Ａ／Ｄ変換器５が「３ＦＦ」のデジタルデータＤ１を連続して出力しているとき）には、制御部７Ａは、デジタルデータＤ１に基づいて、この状態になったことを検出（判別）して、基準電圧切替処理を実行する。なお、図５では、一例として、時刻ｔ５において、目標電圧範囲内に収束していた出力電圧Ｖ２が上昇して第２上限基準値Ｖｄｄ２を上回った状態を示している。

この出力電圧Ｖ２がＡ／Ｄ変換器５の入力電圧範囲を外れたと判別したとき（本例では、第２上限基準値Ｖｄｄ２を上回ったと判別したとき）に実行する基準電圧切替処理では、制御部７Ａは、高レベルの制御信号Ｓ１を基準電圧生成部６Ａに出力して制御する。この場合、基準電圧生成部６Ａでは、スイッチ素子ＳＷ１がオンになるため、基準電圧生成部６Ａは、下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１で生成する（生成している下限基準電圧Ｖｓｓの電圧値を第２下限基準値Ｖｓｓ２から第１下限基準値Ｖｓｓ１に切り替える）と共に、上限基準電圧Ｖｄｄを第１上限基準値Ｖｄｄ１で生成する（生成している上限基準電圧Ｖｄｄの電圧値を第２上限基準値Ｖｄｄ２から第１上限基準値Ｖｄｄ１に切り替える）ことにより、Ａ／Ｄ変換器５の入力電圧範囲を広げる。

この状態においては、Ａ／Ｄ変換器５は、動作開始直後のときと同様にして、基準電圧生成部６Ａから出力されるこの上限基準電圧Ｖｄｄ（第１上限基準値Ｖｄｄ１）および下限基準電圧Ｖｓｓ（第１下限基準値Ｖｓｓ１）で規定される広い入力電圧範囲（フルスケール入力範囲）に含まれる出力電圧Ｖ２をデジタルデータＤ１に変換して制御部７Ａに出力する動作を実行する。したがって、制御部７Ａは、このデジタルデータＤ１に基づいて出力電圧Ｖ２を算出し、この算出した出力電圧Ｖ２に基づいてフィードバック制御処理を実行することにより、出力電圧Ｖ２を目標電圧（具体的には、目標電圧範囲）内に再度収束させる。

このように、この電源装置１Ａでは、制御部７Ａが、過渡期間では、電源装置１の制御部７と同様にして、基準電圧生成部６Ａに対する制御を実行して、出力電圧Ｖ２の変動範囲がＡ／Ｄ変換器５の入力電圧範囲に含まれるように上限基準電圧Ｖｄｄを第１上限基準値Ｖｄｄ１で生成させると共に下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１で生成させる。一方、制御部７Ａは、定常期間では、基準電圧生成部６Ａに対する制御を実行して、下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１から第２下限基準値Ｖｓｓ２に切り替えて生成させると共に、上限基準電圧Ｖｄｄを第１上限基準値Ｖｄｄ１から第２上限基準値Ｖｄｄ２に切り替えて生成させる。

したがって、この電源装置１Ａによれば、過渡期間では、Ａ／Ｄ変換器５の入力電圧範囲を広くして、Ａ／Ｄ変換器５から出力されるデジタルデータＤ１に基づいて出力電圧Ｖ２を確実に検出してフィードバック制御処理を実行することにより、コンバータ４から出力されている出力電圧Ｖ２を目標電圧範囲内に収束させることができるという効果を奏することができると共に、定常期間では、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を電源装置１におけるＡ／Ｄ変換器５の入力電圧範囲よりもさらに狭めることにより、電源装置１ＡにおけるＡ／Ｄ変換器５に対して出力電圧Ｖ２を、より一層高い分解能でデジタルデータＤ１に変換させることができる。このため、この電源装置１Ａによれば、このより高い分解能で変換された一層高精度なデジタルデータＤ１に基づいて、出力電圧Ｖ２を目標電圧により一層高精度で収束させることができる結果（つまり、目標電圧範囲内での出力電圧Ｖ２の変動量をより一層低減させることができる結果）、出力電圧Ｖ２のさらなる安定化を図ることができる。

なお、上記の電源装置１では、制御部７が基準電圧生成部６に対して出力する制御信号Ｓ１のレベルを変えることにより、基準電圧生成部６において生成される下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１および第２下限基準値Ｖｓｓ２（いずれも固定電圧値）のうちの一方に任意に切り替える構成を採用しているが、第１下限基準値Ｖｓｓ１および第２下限基準値Ｖｓｓ２を任意の電圧値に設定可能にする構成を採用することもできる。

この場合、基準電圧生成部６に代えて、図６に示す基準電圧生成部６Ｂを使用する。以下、この基準電圧生成部６Ｂを備えた電源装置１Ｂについて説明する。

最初に、電源装置１Ｂの構成について説明する。なお、電源装置１と同一の構成については同一の符号を付して重複する説明を省略する。電源装置１Ｂは、図１に示すように、入力端子２、出力端子３、コンバータ４、Ａ／Ｄ変換器５、基準電圧生成部６Ｂ、制御部７Ｂおよびドライバ８を備えている。

基準電圧生成部６Ｂは、入力電圧Ｖ１を作動用電圧として作動して、上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓを同時に生成して出力する。また、基準電圧生成部６Ｂは、制御部７Ｂによって制御されることにより、生成している下限基準電圧Ｖｓｓの電圧値を変更可能に構成されている。

基準電圧生成部６Ｂは、図６に示すように、入力電圧Ｖ１とグランドＧとの間に抵抗Ｒ１と直列接続された状態で配設されて自らのリファレンス電圧Ｖｒｅｆをカソード端子（シャントレギュレータＩＣ１における抵抗Ｒ１との接続点）から出力するシャントレギュレータＩＣ１と、シャントレギュレータＩＣ１のカソード端子とグランドＧとの間に直列接続された状態で配設された抵抗Ｒ２，Ｒ３と、演算増幅器ＡＭＰ１と、演算増幅器ＡＭＰ１用の帰還抵抗としての抵抗Ｒ４（抵抗値もＲ４と表記するものとする）と、演算増幅器ＡＭＰ１の反転入力端子に接続されている抵抗Ｒ５（抵抗値もＲ５と表記するものとする）とを備えている。また、演算増幅器ＡＭＰ１は、その非反転入力端子が抵抗Ｒ２における抵抗Ｒ３との接続点Ａに接続され、入力抵抗としての抵抗Ｒ５を介して入力した制御信号Ｓ１を増幅して出力端子から出力する。また、基準電圧生成部６Ｂは、シャントレギュレータＩＣ１から出力されるリファレンス電圧Ｖｒｅｆを第１下限基準値Ｖｓｓ１の上限基準電圧Ｖｄｄとして出力し、演算増幅器ＡＭＰ１から出力される電圧を下限基準電圧Ｖｓｓとして出力する。

この場合、演算増幅器ＡＭＰ１から出力される下限基準電圧Ｖｓｓの電圧値は、後述する制御部７ＢのＤ／Ａ変換器から出力される制御信号Ｓ１の電圧をＶｄａｃとしたときに、（Ｒ４＋Ｒ５）／Ｒ５×Ｒ３／（Ｒ２＋Ｒ３）×Ｖｒｅｆ−Ｒ４／Ｒ５×Ｖｄａｃで表される。したがって、抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５の各抵抗値を適宜規定することにより、演算増幅器ＡＭＰ１が、電圧Ｖｄａｃに基づいて、図３に示すように、第１下限基準値Ｖｓｓ１（ゼロボルト）の下限基準電圧Ｖｓｓと、第１下限基準値Ｖｓｓ１（ゼロボルト）を超え、かつ目標電圧範囲の下限値ＶＬ以下の第２下限基準値Ｖｓｓ２の下限基準電圧Ｖｓｓとを切り替えて出力可能になっている。

一例として、各抵抗値Ｒ２，Ｒ３，Ｒ４，Ｒ５を共に１０ｋΩとすることにより、演算増幅器ＡＭＰ１（すなわち、基準電圧生成部６Ｂ）は、制御信号Ｓ１の電圧Ｖｄａｃが２．５Ｖのときに、第１下限基準値Ｖｓｓ１（ゼロボルト）の下限基準電圧Ｖｓｓを出力し、制御信号Ｓ１の電圧Ｖｄａｃが１Ｖのときに、第２下限基準値Ｖｓｓ２（１．５Ｖ）の下限基準電圧Ｖｓｓを出力する。また、演算増幅器ＡＭＰ１（すなわち、基準電圧生成部６Ｂ）は、制御信号Ｓ１の電圧Ｖｄａｃを１Ｖからさらに低下させたときには、１．５Ｖを超え、かつ目標電圧範囲の下限値ＶＬ以下の第２下限基準値Ｖｓｓ２（任意の電圧値）の下限基準電圧Ｖｓｓを出力する。

制御部７Ｂは、ＣＰＵおよびＤ／Ａ変換器（または、Ｄ／Ａ変換器を内蔵するＤＳＰ）と、メモリとを備えて構成されて、入力電圧Ｖ１を作動用電圧として作動して、フィードバック制御処理、定常判別処理および基準電圧切替処理を実行する。具体的には、制御部７Ｂは、フィードバック制御処理については、上記した制御部７と同一内容の処理を実行する。一方、定常判別処理では、制御部７Ｂは、デジタルデータＤ１に基づいて、出力電圧Ｖ２が目標電圧範囲内に収束したか否か、および出力電圧Ｖ２がＡ／Ｄ変換器５の入力電圧範囲を外れたか否か（本例では、目標電圧範囲内に収束していた出力電圧Ｖ２が第２下限基準値Ｖｓｓ２を下回ったか否か）を判別する。

また、基準電圧切替処理では、制御部７Ｂは、Ｄ／Ａ変換器から出力されるアナログ信号を制御信号Ｓ１として基準電圧生成部６Ｂに出力して、基準電圧生成部６Ｂを制御する。詳細には、制御部７Ｂは、基準電圧生成部６Ｂに出力する制御信号Ｓ１の電圧Ｖｄａｃを変更することによって基準電圧生成部６Ｂを制御して、基準電圧生成部６Ｂで生成される下限基準電圧Ｖｓｓの電圧値を第１下限基準値Ｖｓｓ１（ゼロボルト）または第２下限基準値Ｖｓｓ２（第１下限基準値Ｖｓｓ１（ゼロボルト）を超え、かつ目標電圧範囲の下限値ＶＬ以下の範囲内の任意の電圧値）に切り替える。

また、上記のように構成された電源装置１Ｂでは、制御部７Ｂは、電源装置１の制御部７と同じ動作を実行するため、電源装置１Ｂは電源装置１と同じ動作を実行する。このため、電源装置１Ｂの動作についての説明を省略する。

したがって、この電源装置１Ｂによれば、過渡期間では、コンバータ４から出力されている出力電圧Ｖ２を目標電圧範囲内に収束させることができると共に、定常期間では、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を狭めることにより、Ａ／Ｄ変換器５に対して出力電圧Ｖ２を、より高い分解能でデジタルデータＤ１に変換させることができる。このため、この電源装置１Ｂによれば、この高い分解能で変換された高精度なデジタルデータＤ１に基づいて、出力電圧Ｖ２を目標電圧に一層高精度で収束させることができる結果（つまり、目標電圧範囲内での出力電圧Ｖ２の変動量を一層低減させることができる結果）、出力電圧Ｖ２を一層安定させることができる。

また、この電源装置１Ｂによれば、制御信号Ｓ１の電圧Ｖｄａｃを変更することにより、基準電圧生成部６Ｂで生成される下限基準電圧Ｖｓｓの第２下限基準値Ｖｓｓ２を、第１下限基準値Ｖｓｓ１（ゼロボルト）を超え、かつ目標電圧範囲の下限値ＶＬ以下の範囲内で任意に設定することができるため、つまり、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を任意に設定することができるため、Ａ／Ｄ変換器５から出力されるデジタルデータＤ１の分解能を任意に変更することができ、これにより、このデジタルデータＤ１に基づいて、出力電圧Ｖ２を目標電圧に高精度で収束させる際の精度を自由に設定することができる。

また、上記の電源装置１Ｂにおける基準電圧生成部６Ｂに代えて、図７に示す構成の基準電圧生成部６Ｃを備える構成を採用することで、生成する下限基準電圧Ｖｓｓの第１下限基準値Ｖｓｓ１および第２下限基準値Ｖｓｓ２を任意の電圧値に設定可能にし、かつ上限基準電圧Ｖｄｄの第１上限基準値Ｖｄｄ１および第２上限基準値Ｖｄｄ２を任意の電圧値に設定可能にすることもできる。

最初に、電源装置１Ｃの構成について説明する。なお、電源装置１Ｂと同一の構成については同一の符号を付して重複する説明を省略する。電源装置１Ｃは、図１に示すように、入力端子２、出力端子３、コンバータ４、Ａ／Ｄ変換器５、基準電圧生成部６Ｃ、制御部７Ｃおよびドライバ８を備えている。

基準電圧生成部６Ｃは、入力電圧Ｖ１を作動用電圧として作動して、上限基準電圧Ｖｄｄおよび下限基準電圧Ｖｓｓを同時に生成して出力する。また、基準電圧生成部６Ｃは、制御部７Ｃによって制御されることにより、生成する下限基準電圧Ｖｓｓの電圧値および上限基準電圧Ｖｄｄの電圧値をそれぞれ変更可能に構成されている。

基準電圧生成部６Ｃは、図７に示すように、入力電圧Ｖ１とグランドＧとの間に抵抗Ｒ１と直列接続された状態で配設されたシャントレギュレータＩＣ１と、演算増幅器ＡＭＰ１と、シャントレギュレータＩＣ１のカソード端子（シャントレギュレータＩＣ１における抵抗Ｒ１との接続点）と演算増幅器ＡＭＰ１の非反転入力端子との間に直列接続された状態で配設された抵抗Ｒ２，Ｒ３と、演算増幅器ＡＭＰ１用の帰還抵抗としての抵抗Ｒ４と、演算増幅器ＡＭＰ１の反転入力端子とグランドＧとの間に配設された抵抗Ｒ５とを備えている。また、リファレンス電圧Ｖｒｅｆを出力するシャントレギュレータＩＣ１のリファレンス端子は、抵抗Ｒ２，Ｒ３の接続点Ａに接続されている。また、演算増幅器ＡＭＰ１は、その非反転入力端子に入力される制御信号Ｓ１を増幅して出力端子から出力する。また、基準電圧生成部６Ｃは、シャントレギュレータＩＣ１のカソード端子の電圧を上限基準電圧Ｖｄｄとして出力し、演算増幅器ＡＭＰ１から出力される電圧を下限基準電圧Ｖｓｓとして出力する。

この場合、基準電圧生成部６Ｃは、制御信号Ｓ１の電圧Ｖｄａｃに基づいて、（Ｒ２＋Ｒ３）／Ｒ３×Ｖｒｅｆ−Ｒ２／Ｒ３×Ｖｄａｃで表される電圧値の上限基準電圧Ｖｄｄを出力し、（Ｒ４＋Ｒ５）／Ｒ５×Ｖｄａｃで表される電圧値の下限基準電圧Ｖｓｓを生成して出力する。したがって、抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５の各抵抗値を適宜規定することにより、基準電圧生成部６Ｃは、電圧Ｖｄａｃに基づいて、図５に示すように、ゼロボルトの第１下限基準値Ｖｓｓ１の下限基準電圧Ｖｓｓ、および第１上限基準値Ｖｄｄ１の上限基準電圧Ｖｄｄを同時に生成する状態と、第１下限基準値Ｖｓｓ１を超え、かつ目標電圧範囲の下限値ＶＬ以下の第２下限基準値Ｖｓｓ２の下限基準電圧Ｖｓｓ、および第１上限基準値Ｖｄｄ１未満で、かつ目標電圧範囲の上限値ＶＨ以上の第２上限基準値Ｖｄｄ２の上限基準電圧Ｖｄｄを同時に生成する状態のいずれか一方の状態に移行可能に構成されている。

一例として、リファレンス電圧Ｖｒｅｆが１．２５Ｖのときに、各抵抗値Ｒ２，Ｒ３，Ｒ５を共に１０ｋΩとし、かつ抵抗値Ｒ４を２０ｋΩにすることにより、基準電圧生成部６Ｃは、制御信号Ｓ１の電圧Ｖｄａｃが０Ｖのときには、第１下限基準値Ｖｓｓ１（ゼロボルト）の下限基準電圧Ｖｓｓを出力すると共に、第１上限基準値Ｖｄｄ１（５Ｖ）の上限基準電圧Ｖｄｄを出力し、制御信号Ｓ１の電圧Ｖｄａｃが１Ｖのときに、第１下限基準値Ｖｓｓ１（３Ｖ）の下限基準電圧Ｖｓｓを出力すると共に、第１上限基準値Ｖｄｄ１（４Ｖ）の上限基準電圧Ｖｄｄを出力する。

制御部７Ｃは、ＣＰＵおよびＤ／Ａ変換器（または、Ｄ／Ａ変換器を内蔵するＤＳＰ）と、メモリとを備えて構成されて、フィードバック制御処理、定常判別処理および基準電圧切替処理を実行する。具体的には、制御部７Ｃは、フィードバック制御処理については、上記した制御部７と同一内容の処理を実行する。一方、定常判別処理では、制御部７Ｃは、デジタルデータＤ１に基づいて、出力電圧Ｖ２が目標電圧範囲内に収束したか否か、および出力電圧Ｖ２がＡ／Ｄ変換器５の入力電圧範囲を外れたか否か（本例では、目標電圧範囲内に収束していた出力電圧Ｖ２が第２下限基準値Ｖｓｓ２を下回ったか否か、および目標電圧範囲内に収束していた出力電圧Ｖ２が図５に示すように第２上限基準値Ｖｄｄ２を上回ったか否か）を判別する。

また、基準電圧切替処理では、制御部７Ｃは、Ｄ／Ａ変換器から出力されるアナログ信号を制御信号Ｓ１として基準電圧生成部６Ｃに出力して、基準電圧生成部６Ｃを制御する。詳細には、制御部７Ｃは、基準電圧生成部６Ｃに出力する制御信号Ｓ１の電圧Ｖｄａｃを変更することによって基準電圧生成部６Ｃを制御して、ゼロボルトの第１下限基準値Ｖｓｓ１の下限基準電圧Ｖｓｓ、および第１上限基準値Ｖｄｄ１の上限基準電圧Ｖｄｄを同時に生成する状態と、第１下限基準値Ｖｓｓ１を超え、かつ目標電圧範囲の下限値ＶＬ以下の第２下限基準値Ｖｓｓ２の下限基準電圧Ｖｓｓ、および第１上限基準値Ｖｄｄ１未満で、かつ目標電圧範囲の上限値ＶＨ以上の第２上限基準値Ｖｄｄ２の上限基準電圧Ｖｄｄを同時に生成する状態のいずれか一方の状態に切り替える。

また、上記のように構成された電源装置１Ｃでは、制御部７Ｃは、電源装置１Ａの制御部７Ａと同じ動作を実行するため、電源装置１Ｃは電源装置１Ａと同じ動作を実行する。このため、電源装置１Ｃの動作についての説明を省略する。

したがって、この電源装置１Ｃによれば、過渡期間では、コンバータ４から出力されている出力電圧Ｖ２を目標電圧範囲内に収束させることができると共に、定常期間では、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を電源装置１ＡにおけるＡ／Ｄ変換器５の入力電圧範囲よりもさらに狭めることにより、電源装置１ＣにおけるＡ／Ｄ変換器５に対して、出力電圧Ｖ２を、より一層高い分解能でデジタルデータＤ１に変換させることができる。このため、この電源装置１Ｃによれば、このより高い分解能で変換された一層高精度なデジタルデータＤ１に基づいて、出力電圧Ｖ２を目標電圧により一層高精度で収束させることができる結果（つまり、目標電圧範囲内での出力電圧Ｖ２の変動量をより一層低減させることができる結果）、出力電圧Ｖ２をより一層安定させることができる。

また、この電源装置１Ｃによれば、制御信号Ｓ１の電圧Ｖｄａｃを変更することにより、基準電圧生成部６Ｃで生成される下限基準電圧Ｖｓｓの第２下限基準値Ｖｓｓ２を、第１下限基準値Ｖｓｓ１（ゼロボルト）を超え、かつ目標電圧範囲の下限値ＶＬ以下の範囲内で任意に設定することができ、かつ上限基準電圧Ｖｄｄの第２上限基準値Ｖｄｄ２を、第１上限基準値Ｖｄｄ１未満で、かつ目標電圧範囲の上限値ＶＨ以上の範囲内で任意に設定することができるため、つまり、Ａ／Ｄ変換器５の入力電圧範囲（フルスケール入力範囲）を任意に設定することができるため、Ａ／Ｄ変換器５から出力されるデジタルデータＤ１の分解能を任意に変更することができ、これにより、このデジタルデータＤ１に基づいて、出力電圧Ｖ２を目標電圧に高精度で収束させる際の精度を自由に設定することができる。

また、上記の基準電圧生成部６Ｂを備えた電源装置１Ｂでは、制御部７Ｂが、出力する制御信号Ｓ１の電圧Ｖｄａｃを変えることにより、下限基準電圧Ｖｓｓの第２下限基準値Ｖｓｓ２を任意に設定することが可能になっている。このため、上記の電源装置１Ｂでは、下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１から第２下限基準値Ｖｓｓ２に１段階変更する構成を採用しているが、図示はしないが、第１下限基準値Ｖｓｓ１から第２下限基準値Ｖｓｓ２、さらには第２下限基準値Ｖｓｓ２から第３下限基準値（第２下限基準値Ｖｓｓ２を超え、下限値ＶＬ以下の電圧値）というように、下限基準電圧Ｖｓｓを多段階に変更する構成を採用することもできる。同様にして、上記の基準電圧生成部６Ｃを備えた電源装置１Ｃでは、制御部７Ｃが、出力する制御信号Ｓ１の電圧Ｖｄａｃを変えることにより、下限基準電圧Ｖｓｓの第２下限基準値Ｖｓｓ２、および上限基準電圧Ｖｄｄの第２上限基準値Ｖｄｄ２をそれぞれ任意に設定することが可能になっている。このため、上記の電源装置１Ｃでは、下限基準電圧Ｖｓｓを第１下限基準値Ｖｓｓ１から第２下限基準値Ｖｓｓ２に１段階変更し、かつ上限基準電圧Ｖｄｄを第１上限基準値Ｖｄｄ１から第２上限基準値Ｖｄｄ２に１段階変更する構成を採用しているが、図示はしないが、第１下限基準値Ｖｓｓ１から第２下限基準値Ｖｓｓ２、さらには第２下限基準値Ｖｓｓ２から第３下限基準値（第２下限基準値Ｖｓｓ２を超え、下限値ＶＬ以下の電圧値）というように、下限基準電圧Ｖｓｓを多段階に変更すると共に、第１上限基準値Ｖｄｄ１から第２上限基準値Ｖｄｄ２、さらには第２上限基準値Ｖｄｄ２から第３上限基準値（第２下限基準値Ｖｓｓ２未満で、上限値ＶＨの電圧値）というように、上限基準電圧Ｖｄｄを多段階に変更する構成を採用することもできる。

１，１Ａ，１Ｂ，１Ｃ電源装置
４コンバータ
５Ａ／Ｄ変換器
６，６Ａ，６Ｂ，６Ｃ基準電圧生成部
７，７Ａ，７Ｂ，７Ｃ制御部
Ｄ１デジタルデータ
Ｖ２出力電圧
Ｖｄｄ上限基準電圧
Ｖｄｄ１第１上限基準値
Ｖｄｄ２第２上限基準値
ＶＨ上限値
ＶＬ下限値
Ｖｓｓ下限基準電圧
Ｖｓｓ１第１下限基準値
Ｖｓｓ２第２下限基準値

Claims

直流電圧を出力するコンバータと、
外部から入力される上限基準電圧および下限基準電圧で規定される入力電圧範囲に含まれる前記直流電圧を予め規定された分解能でデジタルデータに変換して出力するＡ／Ｄ変換器と、
前記上限基準電圧および前記下限基準電圧を生成して出力する基準電圧生成部と、
前記デジタルデータに基づいて前記コンバータを制御して、前記直流電圧を目標電圧範囲内に収束させる制御部とを備えている電源装置であって、
前記基準電圧生成部は、前記上限基準電圧および前記下限基準電圧のうちの少なくとも一方の基準電圧を変更可能に構成され、
前記制御部は、前記直流電圧が前記目標電圧範囲内に収束するまでの過渡期間では、前記基準電圧生成部に対する制御を実行して、前記過渡期間における当該直流電圧の変動範囲が前記入力電圧範囲に含まれるように前記上限基準電圧を予め規定された第１上限基準値で生成させると共に前記下限基準電圧を予め規定された第１下限基準値で生成させ、前記直流電圧が前記目標電圧範囲内に収束している定常期間では、前記基準電圧生成部に対する制御を実行して、前記一方の基準電圧が前記上限基準電圧のときには前記第１上限基準値未満で、かつ前記目標電圧範囲の上限値以上の予め規定された第２上限基準値で当該上限基準電圧を生成させ、前記一方の基準電圧が前記下限基準電圧のときには前記第１下限基準値を超え、かつ前記目標電圧範囲の下限値以下の予め規定された第２下限基準値で当該下限基準電圧を生成させる電源装置。
前記基準電圧生成部は、前記上限基準電圧および前記下限基準電圧を変更可能に構成され、
前記制御部は、前記定常期間では、前記基準電圧生成部に対する制御を実行して、前記上限基準電圧を前記第２上限基準値で生成させると共に、前記下限基準電圧を前記第２下限基準値で生成させる請求項１記載の電源装置。
前記制御部は、前記目標電圧範囲内に収束していた前記直流電圧が前記基準電圧生成部において生成されている前記第２上限基準値を上回ったとき、または前記目標電圧範囲内に収束していた前記直流電圧が前記基準電圧生成部において生成されている前記第２下限基準値を下回ったときに、前記基準電圧生成部に対する制御を実行して、前記上限基準電圧を前記第１上限基準値で生成させると共に、前記下限基準電圧を前記第１下限基準値で生成させる請求項１または２記載の電源装置。