JP2014057404A - 過電流検出回路及び電流制限回路 - Google Patents
過電流検出回路及び電流制限回路 Download PDFInfo
- Publication number
- JP2014057404A JP2014057404A JP2012199646A JP2012199646A JP2014057404A JP 2014057404 A JP2014057404 A JP 2014057404A JP 2012199646 A JP2012199646 A JP 2012199646A JP 2012199646 A JP2012199646 A JP 2012199646A JP 2014057404 A JP2014057404 A JP 2014057404A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- overcurrent detection
- switching
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】動作温度が変動しても安定して過電流を検出する。
【解決手段】過電流検出用しきい値電圧生成回路4は、温度に実質的に依存しない所定の基準電圧Vrefを抵抗R3に印加することにより、基準電圧Vrefを電流i3に変換する電圧電流変換回路と、電流i3に対応する電流i4を抵抗R4に流すことにより、電流i4を過電流検出用しきい値電圧V4に変換する電流電圧変換回路とを備える。ここで、抵抗R3は、nMOSトランジスタN1のオン抵抗の温度特性と逆特性の温度特性を有し、抵抗R4は、抵抗R3の温度特性と逆特性の温度特性を有する。
【選択図】図1
【解決手段】過電流検出用しきい値電圧生成回路4は、温度に実質的に依存しない所定の基準電圧Vrefを抵抗R3に印加することにより、基準電圧Vrefを電流i3に変換する電圧電流変換回路と、電流i3に対応する電流i4を抵抗R4に流すことにより、電流i4を過電流検出用しきい値電圧V4に変換する電流電圧変換回路とを備える。ここで、抵抗R3は、nMOSトランジスタN1のオン抵抗の温度特性と逆特性の温度特性を有し、抵抗R4は、抵抗R3の温度特性と逆特性の温度特性を有する。
【選択図】図1
Description
本発明は、スイッチングレギュレータのための過電流検出回路及び当該過電流検出回路を備えた電流制限回路に関する。
従来、スイッチングレギュレータのスイッチング電流を検出し、スイッチング電流を所定の制限電流以下に制御するための様々な過電流検出回路が提案されている(特許文献1〜7参照。)。従来技術に係る過電流検出回路は、主に、電流検出用の抵抗又はトランジスタをスイッチングトランジスタのソース端子に直列に接続してスイッチング電流を測定する。
一般に、スイッチングトランジスタのオン抵抗は動作温度に比例して大きくなる特性を有しているので、スイッチング電流を電圧に変換して検出し、変換後の電圧を所定の過電流検出用しきい値電圧と比較して過電流を検出する場合は、温度が上昇したときに、常温時よりも少ないスイッチング電流値で過電流を検出してしまうことになる。
特許文献1及び2記載の電流制限出力を有するシステムでは、スイッチング電流を検出するためのセンス抵抗器は当該システムに外付けされているので、検出される電流値の温度特性は安定している。また、基準電流を発生する定電流源に外付けの電流制限制御抵抗器を接続し、電流制限制御抵抗器に発生する電圧を、過電流を判定するための基準電圧として用いている。これにより、電流制限制御抵抗器の温度特性による基準電圧の変動を抑制する。しかしながら、基準電流を発生するためには、例えば、バンドギャップリファレンス回路などの定電圧回路からの電圧を、抵抗を用いて基準電流に変換する必要があるので、この抵抗の温度特性は基準電流に重畳されてしまう。しかしながら、特許文献1及び2において、基準電流への温度の影響は考慮されていない。さらに、2つの外付けの抵抗器を必要とするので、集積回路の端子数が増加し、チップ面積の増加及び集積回路を搭載する基板の実装面積の増加を招く。
また、特許文献3及び4には、スイッチング電流を検出するための電流センス抵抗を備えない安全動作領域電流制限装置が開示されている。特許文献3及び4記載の安全動作領域電流制限装置は、スイッチング電流に対応する電圧を基準電圧と比較することにより、過電流判定を行っている。しかしながら、特許文献3及び4において、スイッチングトランジスタのオン抵抗の温度変動に伴う過電流検出時のスイッチング電流の変化については記載されていない。
さらに、特許文献5記載の過電流保護回路の構成は、スイッチングトランジスタがPチャネル型MOS電界効果トランジスタ(以下、pMOSトランジスタという。)である場合に限定されている。
またさらに、特許文献6には、スイッチングトランジスタ、スイッチング電流検出用トランジスタ及び電流検出抵抗の形成方法が記載されている。特許文献6記載のスイッチング電流の検出回路は、電流検出抵抗を1本のみ備えているので、過電流検出時のスイッチング電流は、電流検出抵抗の温度特性変動の影響を受けると考えられる。
本発明の目的は以上の問題点を解決し、動作温度が変動しても従来技術に比較して安定して過電流を検出できる過電流検出回路及び当該過電流検出回路を備えた電流制限回路を提供することにある。
本発明に係る過電流検出回路は、
入力端子を介して入力された入力電圧を、上記入力端子に接続されたスイッチングトランジスタをオンオフ制御することにより所定の出力電圧に変換して出力するスイッチングレギュレータのための過電流検出回路において、
温度変化に応じて上記スイッチングトランジスタのオン抵抗が変化することを利用して、上記スイッチングトランジスタに流れるスイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を生成するスイッチング電流検出回路と、
上記スイッチング電流検出電圧の温度特性と同一極性の温度特性を有し、温度に応じて変化する過電流検出用しきい値電圧を生成する過電流検出用しきい値電圧生成回路と、
上記スイッチング電流検出電圧を上記過電流検出用しきい値電圧と比較し、当該比較結果により所定の過電流を示す過電流検出信号を生成して出力する電圧比較器とを備えたことを特徴とする。
入力端子を介して入力された入力電圧を、上記入力端子に接続されたスイッチングトランジスタをオンオフ制御することにより所定の出力電圧に変換して出力するスイッチングレギュレータのための過電流検出回路において、
温度変化に応じて上記スイッチングトランジスタのオン抵抗が変化することを利用して、上記スイッチングトランジスタに流れるスイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を生成するスイッチング電流検出回路と、
上記スイッチング電流検出電圧の温度特性と同一極性の温度特性を有し、温度に応じて変化する過電流検出用しきい値電圧を生成する過電流検出用しきい値電圧生成回路と、
上記スイッチング電流検出電圧を上記過電流検出用しきい値電圧と比較し、当該比較結果により所定の過電流を示す過電流検出信号を生成して出力する電圧比較器とを備えたことを特徴とする。
本発明に係る過電流検出回路及び電流制限回路によれば、スイッチング電流検出電圧の温度特性と同一極性の温度特性を有し、温度に応じて変化する過電流検出用しきい値電圧を生成する過電流検出用しきい値電圧生成回路を備えたので、動作温度が変動しても従来技術に比較して安定して過電流を検出できる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
まず始めに、本発明に係る実施形態を得るに至った経緯を説明する。
図5は、従来技術に係るスイッチングレギュレータの構成を示すブロック図である。図5のスイッチングレギュレータは、コンパレータ1及び5と、制御論理回路2と、スイッチング電流検出回路3と、帰還回路8及び9と、定電圧源41と、スイッチングトランジスタであるNMOS電界効果トランジスタ(以下、nMOSトランジスタという。)N1と、入力端子T1及びT2と、出力端子T3及びT4と、互いに逆極性の一次巻線104a及び104bを備えたトランス104と、抵抗101,107,109,110,111,112と、コンデンサ102,106,108,115と、ダイオード103,105と、ツェナーダイオードであるシャントレギュレータ113と、フォトカプラ114とを備えて構成される。また、スイッチング電流検出回路3は、nMOSトランジスタN2と、抵抗R1及びR2とを備えて構成される。
図5において、直流の入力電圧Vinは、入力端子T1とT2との間に入力される。ここで、低電位側の入力端子T2は接地されるとともに、nMOSトランジスタN1のソースに接続される。また、高電位側の入力端子T1は、抵抗101とコンデンサ102との並列接続回路と、ダイオード103とを介してnMOSトランジスタN1のドレインに接続される。さらに、一次巻線104aの一端は入力端子T1に接続される一方、他端はnMOSトランジスタN1のドレインに接続される。
二次巻線104bの一端は、ダイオード105を介して出力端子T3とコンデンサ115の第1の電極とに接続される一方、二次巻線104bの他端は、出力端子T4とコンデンサ115の第2の電極とに接続される。また、コンデンサ106はダイオード105に並列に接続される。出力端子T3とT4との間の出力電圧Voutは負荷100に出力される。このとき、負荷100には出力電流Ioutが流れる。さらに、出力電圧Voutは、抵抗107,109〜112と、コンデンサ108と、シャントレギュレータ113とを備えた出力電圧検出回路によって検出され、検出された出力電圧Voutは、フォトカプラ114を介して帰還回路8に出力される。帰還回路8は、検出された出力電圧Voutと所定の基準電圧との間の誤差電圧Veを生成してコンパレータ1の反転入力端子に出力する。
また、nMOSトランジスタN1は制御論理回路2からの制御信号S2に従ってオンオフ制御され、nMOSトランジスタN1にはスイッチング電流Isw1が流れる。一方、スイッチング電流検出回路3において、nMOSトランジスタN2のドレインはnMOSトランジスタN1のドレインに接続される一方、ソースは抵抗R1及びR2を介して入力端子T2に接続される。nMOSトランジスタN2は、制御論理回路2からの制御信号S2に従って、nMOSトランジスタN1と連動してオンオフするように制御される。nMOSトランジスタN2はnMOSトランジスタN1のサイズに比べて十分に小さいサイズを有し、nMOSトランジスタN2には、スイッチング電流Isw1に比例しかつスイッチング電流Isw1に比較して十分に小さい電流Isw2が流れる。そして、電流Isw2は、抵抗R1及びR2によりスイッチング電流検出電圧Vsenseに変換される。スイッチング電流検出電圧Vsenseは、帰還回路9と、コンパレータ5の非反転入力端子とに出力される。さらに、帰還回路9は、入力されるスイッチング電流検出電圧Vsenseに対してスロープ補償を行い、スロープ補償後のスロープ電圧Vsをコンパレータ1の非反転入力端子に出力する。制御論理回路2は、コンパレータ1からの出力信号に基づいて、出力電圧Voutが所定の電圧になるように制御信号S2を生成し、nMOSトランジスタN1及びN2の各ゲートに出力する。
定電圧源41は、例えばバンドギャップリファレンス回路であって、電源電圧及び動作温度に実質的に依存しない所定の基準電圧Vrefを生成し、コンパレータ5の反転入力端子に出力する。コンパレータ5は、スイッチング電流検出電圧Vsenseと基準電圧Vrefとの比較結果を示す過電流検出信号S5を生成して、制御論理回路2に出力する。制御論理回路2は、スイッチング電流検出電圧Vsenseが基準電圧Vrefより大きいことを示す過電流検出信号S5に応答して、nMOSトランジスタN1及びN2をオフするための制御信号S2を生成し、nMOSトランジスタN1及びN2の各ゲートに出力する。ここで、基準電圧Vrefは、常温時のスイッチング電流Isw1の上限(以下、スイッチング電流しきい値又はリミット電流という。)Iaに対応するように設定される。
ここで、一般に、図5において、nMOSトランジスタN1のオン抵抗は動作温度に比例して大きくなる正の温度特性を有する。従って、スイッチング電流Isw1は、温度が高いほど大きくなり、nMOSトランジスタN1及びN2の各ドレイン電圧は、温度が高いほど大きくなる。図6は、常温時、低温時及び高温時における図5のスイッチング電流検出電圧Vsenseと、常温時、低温時及び高温時におけるスイッチング電流しきい値Ia,Ib及びIcを示すグラフである。図6に示すように、スイッチング電流Isw1がスイッチング電流しきい値Iaであるときのスイッチング電流検出電圧Vsenseは、常温時には基準電圧Vrefであるが、高温時には基準電圧Vrefより大きくなり、低温時には基準電圧Vrefより小さくなる。従って、過電流検出信号S5の電圧レベルは、高温時には、常温時のスイッチング電流しきい値Iaより小さいスイッチング電流Icで反転し、低温時には、常温時のスイッチング電流しきい値Iaより大きくスイッチング電流Ibで反転する。すなわち、動作温度の変化に伴って、スイッチング電流しきい値は大きく変化する。このため、動作温度が変動しても従来技術に比較して安定して過電流を検出できる過電流検出回路及び当該過電流検出回路を得ることを目的として、本発明に係る実施形態を得るに至った。
第1の実施形態.
図1は、本発明の第1の実施形態に係る過電流検出回路6を備えたスイッチングレギュレータの構成を示すブロック図である。図1のスイッチングレギュレータは、コンパレータ1と、制御論理回路2と、過電流検出回路6と、帰還回路8及び9と、スイッチングトランジスタであるnMOSトランジスタN1と、定電圧源41と、入力端子T1及びT2と、出力端子T3及びT4と、互いに逆極性の一次巻線104a及び104bを備えたトランス104と、抵抗101,107,109,110,111,112と、コンデンサ102,106,108,115と、ダイオード103,105と、ツェナーダイオードであるシャントレギュレータ113と、フォトカプラ114とを備えて構成される。また、過電流検出回路6は、スイッチング電流検出回路3と、過電流検出用しきい値電圧生成回路4と、コンパレータ5(電圧比較器)とを備えて構成される。さらに、スイッチング電流検出回路3は、nMOSトランジスタN2と、抵抗R1及びR2とを備えて構成される。また、過電流検出用しきい値電圧生成回路4は、演算増幅器42と、pMOSトランジスタP1及びP2と、nMOSトランジスタN3と、抵抗R3及びR4とを備えて構成される。なお、制御論理回路2と、過電流検出回路6とは、電流制限回路を構成する。
図1は、本発明の第1の実施形態に係る過電流検出回路6を備えたスイッチングレギュレータの構成を示すブロック図である。図1のスイッチングレギュレータは、コンパレータ1と、制御論理回路2と、過電流検出回路6と、帰還回路8及び9と、スイッチングトランジスタであるnMOSトランジスタN1と、定電圧源41と、入力端子T1及びT2と、出力端子T3及びT4と、互いに逆極性の一次巻線104a及び104bを備えたトランス104と、抵抗101,107,109,110,111,112と、コンデンサ102,106,108,115と、ダイオード103,105と、ツェナーダイオードであるシャントレギュレータ113と、フォトカプラ114とを備えて構成される。また、過電流検出回路6は、スイッチング電流検出回路3と、過電流検出用しきい値電圧生成回路4と、コンパレータ5(電圧比較器)とを備えて構成される。さらに、スイッチング電流検出回路3は、nMOSトランジスタN2と、抵抗R1及びR2とを備えて構成される。また、過電流検出用しきい値電圧生成回路4は、演算増幅器42と、pMOSトランジスタP1及びP2と、nMOSトランジスタN3と、抵抗R3及びR4とを備えて構成される。なお、制御論理回路2と、過電流検出回路6とは、電流制限回路を構成する。
本実施形態に係るスイッチングレギュレータは、図5のスイッチングレギュレータに比較して、過電流検出用しきい値電圧生成回路4をさらに備えた点が異なり、その他の点において図5のスイッチングレギュレータと同様に構成される。
詳細後述するように、本実施形態に係る過電流検出用しきい値電圧生成回路4は、
(a)温度変化に応じてnMOSトランジスタN1のオン抵抗が変化することを利用して、nMOSトランジスタN1に流れるスイッチング電流Isw1を検出し、当該検出した電流Isw1に比例するスイッチング電流検出電圧Vsenseを生成するスイッチング電流検出回路3と、
(b)スイッチング電流検出電圧Vsenseの温度特性と同一極性の温度特性を有し、温度に応じて変化する過電流検出用しきい値電圧V4を生成する過電流検出用しきい値電圧生成回路4と、
(c)スイッチング電流検出電圧Vsenseを過電流検出用しきい値電圧V4と比較し、当該比較結果により所定の過電流を示す過電流検出信号S5を生成して出力するコンパレータ5とを備えたことを特徴とする。
(a)温度変化に応じてnMOSトランジスタN1のオン抵抗が変化することを利用して、nMOSトランジスタN1に流れるスイッチング電流Isw1を検出し、当該検出した電流Isw1に比例するスイッチング電流検出電圧Vsenseを生成するスイッチング電流検出回路3と、
(b)スイッチング電流検出電圧Vsenseの温度特性と同一極性の温度特性を有し、温度に応じて変化する過電流検出用しきい値電圧V4を生成する過電流検出用しきい値電圧生成回路4と、
(c)スイッチング電流検出電圧Vsenseを過電流検出用しきい値電圧V4と比較し、当該比較結果により所定の過電流を示す過電流検出信号S5を生成して出力するコンパレータ5とを備えたことを特徴とする。
また、過電流検出用しきい値電圧生成回路4は、抵抗R3を備え、温度に実質的に依存しない所定の基準電圧Vrefを抵抗R3に印加することにより、基準電圧Vrefを電流i3に変換する電圧電流変換回路と、抵抗R4を備え、変換後の電流i3に対応する電流i4を抵抗R4に流すことにより、変換後の電流i3を過電流検出用しきい値電圧V4に変換する電流電圧変換回路とを備え、抵抗R3は、nMOSトランジスタN1のオン抵抗の温度特性(正の温度特性)と逆極性の温度特性(負の温度特性)を有し、抵抗R4は、抵抗R1の温度特性と逆極性の温度特性(正の温度特性)を有することを特徴とする。
以下、本実施形態に係るスイッチングレギュレータと、図5のスイッチングレギュレータとの間の相違点のみを説明する。
図1において、nMOSトランジスタN1は制御論理回路2からの制御信号S2に従ってオンオフ制御され、nMOSトランジスタN1にはスイッチング電流Isw1が流れる。一方、スイッチング電流検出回路3において、nMOSトランジスタN2のドレインはnMOSトランジスタN1のドレインに接続される一方、ソースは抵抗R1及びR2を介して入力端子T2に接続される。nMOSトランジスタN2は、制御論理回路2からの制御信号S2に従って、nMOSトランジスタN1と連動してオンオフするように制御される。nMOSトランジスタN2はnMOSトランジスタN1のサイズに比べて十分に小さいサイズを有し、nMOSトランジスタN2には、スイッチング電流Isw1に比例しかつスイッチング電流Isw1に比較して十分に小さい電流Isw2が流れる。そして、電流Isw2は、抵抗R1及びR2によりスイッチング電流検出電圧Vsenseに変換される。スイッチング電流検出電圧Vsenseは、コンパレータ5の非反転入力端子に出力される。ここで、スイッチング電流検出電圧Vsenseは、スイッチング電流Isw1に比例する。
定電圧源41は、例えばバンドギャップリファレンス回路であって、電源電圧及び動作温度に実質的に依存しない所定の基準電圧Vrefを生成し、演算増幅器42の非反転入力端子に出力する。また、過電流検出用しきい値電圧生成回路4において、演算増幅器42と、nMOSトランジスタN3と、抵抗R3とは、電圧電流変換回路を構成し、基準電圧Vrefを抵抗R3に印加することにより、基準電圧Vrefを、当該基準電圧Vrefに比例する電流i3に変換する。ここで、電流i3は、抵抗R3の温度特性を含む。また、電流i3は、pMOSトランジスタP1及びP2からなるカレントミラー回路によって電流i4に変換される。さらに、抵抗R4は電圧電流変換回路であって、電流i4を抵抗R4に流すことにより、電流i4を、電流i4に比例する過電流検出用しきい値電圧V4に変換する。そして、過電流検出用しきい値電圧V4はコンパレータ5の反転入力端子に出力される。なお、pMOSトランジスタP1及びP2の各ソースは、スイッチングレギュレータの内部電源150に接続される。内部電源150は、例えば、一次巻線104aに直列に接続された補助巻線(図示せず。)からの電圧に基づいて所定の内部電源電圧を生成し、コンパレータ1、制御論理回路2、帰還回路8及び9ならびに演算増幅器42などのスイッチングレギュレータ内部の各回路に供給する。
コンパレータ5は、スイッチング電流検出電圧Vrefを過電流検出用しきい値電圧V4と比較し、スイッチング電流検出電圧Vsenseが過電流検出用しきい値電圧V4以下であるときはローレベルの過電流検出信号S5を生成する一方、スイッチング電流検出電圧Vsenseが過電流検出用しきい値電圧V4より大きいときはハイレベルの過電流検出信号S5を生成する。過電流検出信号S5は制御論理回路2に出力され、制御論理回路2は、ハイレベルの過電流検出信号S5に応答して、nMOSトランジスタN1及びN2をオフするための制御信号S2を生成して、nMOSトランジスタN1及びN2の各ゲートに出力する。
次に、抵抗R3の抵抗値r3及び抵抗R4の抵抗値r4の設定方法を説明する。pMOSトランジスタP1とP2との間のサイズ比がn:mであるとき、電流i3と、電流i4と、過電流検出用しきい値電圧V4とは次式で表される。
i3=Vref/r3
i4=i3×n/m
V4=i4×r4=Vref×(n/m)×(r4/r3)
i4=i3×n/m
V4=i4×r4=Vref×(n/m)×(r4/r3)
従って、温度がΔT(>0)だけ変化したときの抵抗値r3の変化量がΔr3であり、抵抗値r4の変化量がΔr4であるとき、温度変化後の過電流検出用しきい値電圧V4は次式で表される。
V4=Vref×(n/m)×(r4+Δr4)/(r3+Δr3)
従って、変化量Δr3が負の値になり変化量Δr4が正の値になるような温度特性を有する抵抗R3及びR4を用いることにより、過電流検出用しきい値電圧V4を、スイッチング電流検出電圧Vsenseと同様に、動作温度に比例するように変化させることができる。本実施形態では、負の温度特性を有する抵抗R3と、正の温度特性を有する抵抗R4とを用いて、スイッチング電流検出電圧Vsenseの正の温度特性と同一極性である正の温度特性を有する過電流検出用しきい値電圧V4を生成する。
図2は、常温時、低温時及び高温時における図1のスイッチング電流検出電圧Vsenseと、常温時、低温時及び高温時におけるスイッチング電流しきい値Ia,Ib及びIcを示すグラフである。図2に示すように、スイッチング電流検出電圧Vsenseは、温度に比例して大きくなる正の温度特性を有する。一方、常温時の過電流検出用しきい値電圧V4を、常温時のスイッチング電流Isw1の上限である所定のスイッチング電流しきい値Iaに対応する電圧V4aに設定し、負の温度特性を有する抵抗R3及び正の温度特性を有する抵抗R4を用いると、正の温度特性を有する過電流検出用しきい値電圧V4が生成されるので、高温時の過電流検出用しきい値電圧V4は電圧V4c(>V4a)になり、低温時の過電流検出用しきい値電圧V4は電圧V4b(<V4a)になる。従って、高温時のスイッチング電流しきい値Ic及び低温時のスイッチング電流しきい値Ibは、従来技術(図6参照)に比較して常温時のスイッチング電流しきい値Iaに近づく。このため、動作温度が変化しても、スイッチング電流Isw1が所定のスイッチング電流しきい値Iaより大きいか否かを安定して検出できる。
なお、本実施形態において、正の温度特性を有するオン抵抗のnMOSトランジスタN1をスイッチングトランジスタとして用い、負の温度特性を有する抵抗R3と、正の温度特性を有する抵抗R4とを用いて、スイッチング電流検出電圧Vsenseの正の温度特性と同一極性である正の温度特性を有する過電流検出用しきい値電圧V4を生成したが、本発明はこれに限られない。nMOSトランジスタN1に代えて、負の温度特性を有するオン抵抗のスイッチングトランジスタを用いてもよい。この場合、スイッチング電流検出電圧Vsenseは温度に反比例する負の温度特性を有するので、正の温度特性を有する抵抗R3と、負の温度特性を有する抵抗R4とを用いて、スイッチング電流検出電圧Vsenseの負の温度特性と同一極性である負の温度特性を有する過電流検出用しきい値電圧V4を生成すればよい。
第2の実施形態.
図3は、本発明の第2の実施形態に係る過電流検出回路6Aを備えたスイッチングレギュレータの構成を示すブロック図である。図3のスイッチングレギュレータは、第1の実施形態に係るスイッチングレギュレータに比較して、過電流検出回路6に代えて過電流検出回路6Aを備えた点のみが異なり、その他の点において、第1の実施形態に係るスイッチングレギュレータと同様に構成される。過電流検出回路6Aは、スイッチング電流検出回路3と、過電流検出用しきい値電圧生成回路4Aと、コンパレータ5とを備えて構成される。ここで、スイッチング電流検出回路3は図1のスイッチング電流検出回路3と同様に構成されるので説明を省略する。また、過電流検出用しきい値電圧生成回路4Aは、図1の過電流検出用しきい値電圧生成回路4に比較して、抵抗R3と入力端子T2との間に接続されたダイオードD1をさらに備えた点のみが異なり、その他の点において、図1の過電流検出用しきい値電圧生成回路4と同様に構成される。なお、制御論理回路2と、過電流検出回路6Aとは、電流制限回路を構成する。以下、第1の実施形態との間の相違点のみを説明する。
図3は、本発明の第2の実施形態に係る過電流検出回路6Aを備えたスイッチングレギュレータの構成を示すブロック図である。図3のスイッチングレギュレータは、第1の実施形態に係るスイッチングレギュレータに比較して、過電流検出回路6に代えて過電流検出回路6Aを備えた点のみが異なり、その他の点において、第1の実施形態に係るスイッチングレギュレータと同様に構成される。過電流検出回路6Aは、スイッチング電流検出回路3と、過電流検出用しきい値電圧生成回路4Aと、コンパレータ5とを備えて構成される。ここで、スイッチング電流検出回路3は図1のスイッチング電流検出回路3と同様に構成されるので説明を省略する。また、過電流検出用しきい値電圧生成回路4Aは、図1の過電流検出用しきい値電圧生成回路4に比較して、抵抗R3と入力端子T2との間に接続されたダイオードD1をさらに備えた点のみが異なり、その他の点において、図1の過電流検出用しきい値電圧生成回路4と同様に構成される。なお、制御論理回路2と、過電流検出回路6Aとは、電流制限回路を構成する。以下、第1の実施形態との間の相違点のみを説明する。
図3において、ダイオードD1の順方向バイアス電圧Vf及び抵抗R3の抵抗値r3は、負の温度特性を有する。本実施形態において、電流i3は次式で表される。
i3=(Vref−Vf)/r3
温度がΔT(>0)だけ変化したときの抵抗値r3の変化量がΔr3(>0)であり、順方向バイアス電圧Vfの変化量がΔVf(>0)であるとき、温度変化後の電流i3は次式で表される。
i3=(Vref−(Vf−ΔVf))/(r3−Δr3)
従って、本実施形態によれば、nMOSトランジスタN1のオン抵抗が正の温度特性を有しているとき、負の温度特性を有する抵抗R3に、負の温度特性を有するダイオードD1を直列に接続したので、第1の実施形態に比較して、温度に対する電流i3の変化率を大きくできる。
第3の実施形態.
図4は、本発明の第3の実施形態に係る過電流検出回路6Bを備えたスイッチングレギュレータの構成を示すブロック図である。本実施形態に係るスイッチングレギュレータは、スイッチングトランジスタとしてnMOSトランジスタN1に代えてpMOSトランジスタP3を用いた点が異なる。図4において、本実施形態に係るスイッチングレギュレータは、コンパレータ1と、制御論理回路2Aと、過電流検出回路6Bと、帰還回路9Aと、スイッチングトランジスタであるpMOSトランジスタP3と、定電圧源41と、nMOSトランジスタN6と、コイル120と、コンデンサ121と、抵抗124及び125と、基準電圧源122と、演算増幅器123と、入力端子T1及びT2と、出力端子T3及びT4とを備えて構成される。また、過電流検出回路6Bは、スイッチング電流検出回路3Aと、過電流検出用しきい値電圧生成回路4Aと、コンパレータ5とを備えて構成される。さらに、スイッチング電流検出回路3Aは、pMOSトランジスタP4と、抵抗R5及びR6とを備えて構成される。また、過電流検出用しきい値電圧生成回路4Aは、演算増幅器42と、pMOSトランジスタP5と、nMOSトランジスタN4及びN5と、抵抗R7及びR8とを備えて構成される。なお、制御論理回路2Aと、過電流検出回路6Bとは、電流制限回路を構成する。
図4は、本発明の第3の実施形態に係る過電流検出回路6Bを備えたスイッチングレギュレータの構成を示すブロック図である。本実施形態に係るスイッチングレギュレータは、スイッチングトランジスタとしてnMOSトランジスタN1に代えてpMOSトランジスタP3を用いた点が異なる。図4において、本実施形態に係るスイッチングレギュレータは、コンパレータ1と、制御論理回路2Aと、過電流検出回路6Bと、帰還回路9Aと、スイッチングトランジスタであるpMOSトランジスタP3と、定電圧源41と、nMOSトランジスタN6と、コイル120と、コンデンサ121と、抵抗124及び125と、基準電圧源122と、演算増幅器123と、入力端子T1及びT2と、出力端子T3及びT4とを備えて構成される。また、過電流検出回路6Bは、スイッチング電流検出回路3Aと、過電流検出用しきい値電圧生成回路4Aと、コンパレータ5とを備えて構成される。さらに、スイッチング電流検出回路3Aは、pMOSトランジスタP4と、抵抗R5及びR6とを備えて構成される。また、過電流検出用しきい値電圧生成回路4Aは、演算増幅器42と、pMOSトランジスタP5と、nMOSトランジスタN4及びN5と、抵抗R7及びR8とを備えて構成される。なお、制御論理回路2Aと、過電流検出回路6Bとは、電流制限回路を構成する。
図4において、直流の入力電圧Vinは、入力端子T1とT2との間に出力される。低電位側の入力端子T2は接地されるとともに、コンデンサ121の第1の電極と出力端子T4とに接続される。また、高電位側の入力端子T1は、pMOSトランジスタP3と、nMOSトランジスタN6とを介して入力端子T2に接続される。pMOSトランジスタP3とnMOSトランジスタN6との間の接続点は、コイル120を介して出力端子T3に接続されるとともに、コンデンサ121の第2の電極に接続される。出力端子T3とT4との間の出力電圧Voutは負荷100に出力される。このとき、負荷100には出力電流Ioutが流れる。
さらに、出力電圧Voutは抵抗124及び125によって分圧され、演算増幅器123の非反転入力端子に出力される。また、基準電圧源122からの所定の基準電圧は演算増幅器123の反転入力端子に出力される。そして、演算増幅器123は、分圧後の出力電圧Voutと基準電圧源122からの所定の基準電圧との間の誤差電圧Veを生成して、コンパレータ1の非反転入力端子に出力する。
pMOSトランジスタP3は制御論理回路2Aからの制御信号S2pに従ってオンオフ制御され、pMOSトランジスタP3にはスイッチング電流Isw1が流れる。一方、スイッチング電流検出回路3Aにおいて、pMOSトランジスタP4のドレインはpMOSトランジスタP4のドレインに接続される一方、ソースは抵抗R5及びR6を介して入力端子T1に接続される。また、pMOSトランジスタP4は、制御論理回路2Aからの制御信号S2pに従って、pMOSトランジスタP3と連動してオンオフするように制御される。pMOSトランジスタP4はpMOSトランジスタP3のサイズに比べて十分に小さいサイズを有し、pMOSトランジスタP4には、スイッチング電流Isw1に比例しかつスイッチング電流Isw1に比較して十分に小さい電流Isw2が流れる。そして、電流Isw2は、抵抗R5及びR6によりスイッチング電流検出電圧Vsenseに変換される。スイッチング電流検出電圧Vsenseは、帰還回路9Aと、コンパレータ5の非反転入力端子とに出力される。ここで、スイッチング電流検出電圧Vsenseは、スイッチング電流Isw1に比例する。
さらに、帰還回路9Aは、入力されるスイッチング電流検出電圧Vsenseに対してスロープ補償を行い、スロープ補償後のスロープ電圧Vsをコンパレータ1の反転入力端子に出力する。制御論理回路2Aは、コンパレータ1からの出力信号に基づいて、出力電圧Voutが所定の電圧になるように制御信号S2p及びS2nを生成し、制御信号S2pを、pMOSトランジスタP3及びP4の各ゲートに出力する一方、制御信号S2nを、nMOSトランジスタN6のゲートに出力する。
定電圧源41は、例えばバンドギャップリファレンス回路であって、電源電圧及び動作温度に実質的に依存しない所定の基準電圧Vrefを生成し、演算増幅器42の非反転入力端子に出力する。また、過電流検出用しきい値電圧生成回路4Aにおいて、演算増幅器42と、pMOSトランジスタP5と、抵抗R7とは、電圧電流変換回路を構成し、基準電圧Vrefを抵抗R7に印加することにより、基準電圧Vrefを、基準電圧Vrefに対応する電流i7に変換する。ここで、電流i7は、抵抗R7の温度特性を含む。また、電流i7は、nMOSトランジスタN4及びN5からなるカレントミラー回路によって電流i8に変換される。さらに、抵抗R8は電圧電流変換回路であって、電流i8を抵抗R8に流すことにより、電流i8を、電流i8に対応する過電流検出用しきい値電圧V4Aに変換する。そして、過電流検出用しきい値電圧V4Aはコンパレータ5の反転入力端子に出力される。なお、抵抗R7及びR8の高電位側の各一端は、スイッチングレギュレータの内部電源150に接続される。
コンパレータ5は、スイッチング電流検出電圧Vrefを過電流検出用しきい値電圧V4Aと比較し、スイッチング電流検出電圧Vsenseが過電流検出用しきい値電圧V4A以下であるときはローレベルの過電流検出信号S5を生成する一方、スイッチング電流検出電圧Vsenseが過電流検出用しきい値電圧V4Aより大きいときはハイレベルの過電流検出信号S5を生成する。過電流検出信号S5は制御論理回路2Aに出力され、制御論理回路2Aは、ハイレベルの過電流検出信号S5に応答して、pMOSトランジスタP3及びP4をオフするための制御信号S2nを生成してpMOSトランジスタP3及びP4の各ゲートに出力するとともに、nMOSトランジスタN6をオフするための制御信号S2nを生成してnMOSトランジスタN6のゲートに出力する。
次に、抵抗R7の抵抗値r7及び抵抗R8の抵抗値r8の設定方法を説明する。nMOSトランジスタN4とN5との間のサイズ比がn:mであるとき、電流i7と、電流i8と、過電流検出用しきい値電圧V4Aとは次式で表される。
i7=Vref/r7
i8=i7×n/m
V4A=i8×r8=Vref×(n/m)×(r8/r7)
i8=i7×n/m
V4A=i8×r8=Vref×(n/m)×(r8/r7)
従って、温度がΔT(>0)だけ変化したときの抵抗値r7の変化量がΔr7であり、抵抗値r8の変化量がΔr8であるとき、温度変化後の過電流検出用しきい値電圧V4Aは次式で表される。
V4A=Vref×(n/m)×(r8+Δr8)/(r7+Δr7)
従って、変化量Δr7が負の値になり変化量Δr8が正の値になるような温度特性を有する抵抗R7及びR8を用いることにより、過電流検出用しきい値電圧V4Aを、スイッチング電流検出電圧Vsenseと同様に、動作温度に比例するように変化させることができる。本実施形態では、負の温度特性を有する抵抗R7と、正の温度特性を有する抵抗R8とを用いて、スイッチング電流検出電圧Vsenseの正の温度特性と同一極性である正の温度特性を有する過電流検出用しきい値電圧V4Aを生成する。従って、第1の実施形態と同様に、動作温度が変化しても、スイッチング電流Isw1が所定のスイッチング電流しきい値より大きいか否かを安定して検出できる。
なお、本実施形態において、正の温度特性を有するオン抵抗のpMOSトランジスタP3をスイッチングトランジスタとして用い、負の温度特性を有する抵抗R7と、正の温度特性を有する抵抗R8とを用いて、スイッチング電流検出電圧Vsenseの正の温度特性と同一極性である正の温度特性を有する過電流検出用しきい値電圧V4を生成したが、本発明はこれに限られない。pMOSトランジスタP3に代えて、負の温度特性を有するオン抵抗のスイッチングトランジスタを用いてもよい。この場合、スイッチング電流検出電圧Vsenseは温度に反比例する負の温度特性を有するので、正の温度特性を有する抵抗R7と、負の温度特性を有する抵抗R8とを用いて、スイッチング電流検出電圧Vsenseの負の温度特性と同一極性である正の温度特性を有する過電流検出用しきい値電圧V4を生成すればよい。
また、上記各実施形態に係るスイッチングレギュレータは、電流制御型のスイッチングレギュレータであったが、本発明はこれに限られず、電圧制御型のスイッチングレギュレータであってもよい。
1…コンパレータ、
2,2A…制御論理回路、
3,3A…スイッチング電流検出回路、
4,4A…過電流検出用しきい値電圧生成回路、
5…コンパレータ、
6,6A,6B…過電流検出回路、
8,9,9A…帰還回路。
41…定電圧源。
2,2A…制御論理回路、
3,3A…スイッチング電流検出回路、
4,4A…過電流検出用しきい値電圧生成回路、
5…コンパレータ、
6,6A,6B…過電流検出回路、
8,9,9A…帰還回路。
41…定電圧源。
Claims (6)
- 入力端子を介して入力された入力電圧を、上記入力端子に接続されたスイッチングトランジスタをオンオフ制御することにより所定の出力電圧に変換して出力するスイッチングレギュレータのための過電流検出回路において、
温度変化に応じて上記スイッチングトランジスタのオン抵抗が変化することを利用して、上記スイッチングトランジスタに流れるスイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を生成するスイッチング電流検出回路と、
上記スイッチング電流検出電圧の温度特性と同一極性の温度特性を有し、温度に応じて変化する過電流検出用しきい値電圧を生成する過電流検出用しきい値電圧生成回路と、
上記スイッチング電流検出電圧を上記過電流検出用しきい値電圧と比較し、当該比較結果により所定の過電流を示す過電流検出信号を生成して出力する電圧比較器とを備えたことを特徴とする過電流検出回路。 - 上記過電流検出用しきい値電圧生成回路は、
第1の抵抗を備え、温度に実質的に依存しない所定の基準電圧を上記第1の抵抗に印加することにより、上記基準電圧を電流に変換する電圧電流変換回路と、
第2の抵抗を備え、上記変換後の電流を上記第2の抵抗に流すことにより、上記変換後の電流を上記過電流検出用しきい値電圧に変換する電流電圧変換回路とを備え、
上記第1の抵抗は、上記スイッチングトランジスタのオン抵抗の温度特性と逆極性の温度特性を有し、上記第2の抵抗は、上記第1の抵抗の温度特性と逆極性の温度特性を有することを特徴とする請求項1記載の過電流検出回路。 - 上記スイッチングトランジスタのオン抵抗は正の温度特性を有し、
上記電圧電流変換回路は、上記第1の抵抗に直列に接続されたダイオードをさらに備えたことを特徴とする請求項2記載の過電流検出回路。 - 上記スイッチングトランジスタはPチャネル型MOS電界効果トランジスタであることを特徴とする請求項1乃至3のうちのいずれか1つに記載の過電流検出回路。
- 上記スイッチングトランジスタはNチャネル型MOS電界効果トランジスタであることを特徴とする請求項1乃至3のうちのいずれか1つに記載の過電流検出回路。
- 請求項1乃至5のうちのいずれか1つに記載の過電流検出回路と、
上記過電流検出信号に応答して上記スイッチングトランジスタをオフするように制御する制御回路とを備えたことを特徴とする電流制限回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012199646A JP2014057404A (ja) | 2012-09-11 | 2012-09-11 | 過電流検出回路及び電流制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012199646A JP2014057404A (ja) | 2012-09-11 | 2012-09-11 | 過電流検出回路及び電流制限回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014057404A true JP2014057404A (ja) | 2014-03-27 |
Family
ID=50614263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012199646A Pending JP2014057404A (ja) | 2012-09-11 | 2012-09-11 | 過電流検出回路及び電流制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014057404A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107750420A (zh) * | 2015-12-07 | 2018-03-02 | 富士电机株式会社 | 电压生成电路及过电流检测电路 |
CN111490528A (zh) * | 2020-04-23 | 2020-08-04 | 国电南瑞科技股份有限公司 | 一种适用于宽禁带功率器件的过流保护装置 |
CN114725892A (zh) * | 2022-06-09 | 2022-07-08 | 深圳市泰德半导体有限公司 | 逐周期电流限制电路及电源管理芯片 |
WO2023276666A1 (ja) * | 2021-07-01 | 2023-01-05 | ローム株式会社 | 電流検出回路、スイッチング電源装置、及び産業機器 |
-
2012
- 2012-09-11 JP JP2012199646A patent/JP2014057404A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107750420A (zh) * | 2015-12-07 | 2018-03-02 | 富士电机株式会社 | 电压生成电路及过电流检测电路 |
JPWO2017098849A1 (ja) * | 2015-12-07 | 2018-03-29 | 富士電機株式会社 | 電圧生成回路および過電流検出回路 |
US10281941B2 (en) * | 2015-12-07 | 2019-05-07 | Fuji Electric Co., Ltd. | Voltage generating circuit and overcurrent detecting circuit |
EP3293873A4 (en) * | 2015-12-07 | 2019-10-09 | Fuji Electric Co., Ltd. | VOLTAGE GENERATION CIRCUIT AND OVERCURRENT SENSING CIRCUIT |
CN107750420B (zh) * | 2015-12-07 | 2020-04-17 | 富士电机株式会社 | 电压生成电路及过电流检测电路 |
CN111490528A (zh) * | 2020-04-23 | 2020-08-04 | 国电南瑞科技股份有限公司 | 一种适用于宽禁带功率器件的过流保护装置 |
CN111490528B (zh) * | 2020-04-23 | 2022-06-07 | 国电南瑞科技股份有限公司 | 一种适用于宽禁带功率器件的过流保护装置 |
WO2023276666A1 (ja) * | 2021-07-01 | 2023-01-05 | ローム株式会社 | 電流検出回路、スイッチング電源装置、及び産業機器 |
CN114725892A (zh) * | 2022-06-09 | 2022-07-08 | 深圳市泰德半导体有限公司 | 逐周期电流限制电路及电源管理芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
US10416694B2 (en) | Regulator circuit | |
US20090315530A1 (en) | Pulse controlled soft start scheme for buck converter | |
JP5470128B2 (ja) | 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路 | |
US20130002220A1 (en) | Semiconductor integrated circuit for regulator | |
KR20090027149A (ko) | 동기 정류형 스위칭 레귤레이터 | |
JP2010226916A (ja) | スイッチング電源装置、及びその制御回路 | |
US20150194888A1 (en) | Power source circuit | |
JP2012191821A (ja) | 電流方向検出回路及びdc−dcコンバータ | |
WO2014203704A1 (ja) | ボルテージレギュレータ | |
WO2014208261A1 (ja) | ボルテージレギュレータ | |
JP5631918B2 (ja) | 過電流保護回路、および、電力供給装置 | |
JP5793979B2 (ja) | レギュレータ用半導体集積回路 | |
JP2014057404A (ja) | 過電流検出回路及び電流制限回路 | |
US7538529B2 (en) | Power-supply apparatus | |
JP5544105B2 (ja) | レギュレータ回路 | |
JP2018173868A (ja) | 過電流保護回路及びボルテージレギュレータ | |
JP5798328B2 (ja) | スイッチングレギュレータ制御回路及びスイッチングレギュレータ | |
JP2015119550A (ja) | スロープ補償回路及びスイッチング電源装置 | |
JP2017123091A (ja) | レギュレータ | |
US8258828B2 (en) | Summation circuit in DC-DC converter | |
JP2005261102A (ja) | スイッチングレギュレータ | |
JP2014050307A (ja) | スロープ補償回路及び方法、並びにスイッチングレギュレータ | |
US8704504B2 (en) | Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits | |
US8872490B2 (en) | Voltage regulator |