JP3808826B2 - モータ制御装置 - Google Patents
モータ制御装置 Download PDFInfo
- Publication number
- JP3808826B2 JP3808826B2 JP2002373601A JP2002373601A JP3808826B2 JP 3808826 B2 JP3808826 B2 JP 3808826B2 JP 2002373601 A JP2002373601 A JP 2002373601A JP 2002373601 A JP2002373601 A JP 2002373601A JP 3808826 B2 JP3808826 B2 JP 3808826B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- speed
- speed control
- control
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、モータを速度制御するモータ制御装置に関し、特に、複写機、プリンター、ファクシミリ、複合機等の画像形成装置に使用されるDCモータのモータ制御装置に関するものである。
【0002】
【従来の技術】
一般的に、1型以上の積分要素を有するDCモータの速度制御において、積分要素により制御遅れが起こり、図7に示すように、DCモータの定格回転数Vrefに対してオーバーシュートが発生し、定格回転数Vrefに安定するまでの起動時間が長くなる。これは、DCモータの起動毎に速度制御積分量をクリアした状態から制御動作がスタートされるためであり、これにより毎回オーバーシュートが引き起こされる。
【0003】
一方、複写機、プリンター、ファクシミリ、複合機等の画像形成装置では、ファーストコピー及びファーストプリントの重要性が高まり、いかに速く複写及び印刷を可能にするかが大きな要求事項となっている。これらのファーストコピー及びファーストプリントの速さは、複写又は印刷許可から画像処理、モータ制御、定着制御等のバランスの上に決定されており、これらの各動作に用いられるDCモータの速度制御におけるオーバーシュートを低減することにより、ファーストコピー及びファーストプリントの時間を短縮することができる。
【0004】
上記の速度制御を行う従来のモータ制御装置として、オーバーシュートした時点から基準速度になるまでの時間を計測し、その時間に応じてゲインを調整しているものがある(例えば、特許文献1参照。)。また、他の従来のモータ制御装置として、初期値制御手段による演算量で積分量を書き換えて制御を行なうようにしているPI制御装置がある。(例えば、特許文献2参照。)。
【0005】
【特許文献1】
特許第3050737号明細書
【特許文献2】
特許第2828666号明細書
【0006】
【発明が解決しようとする課題】
しかしながら、前者のモータ制御装置では、回路が複雑になる上にコストが高くなるとともに、信頼性を充分に確保することができない。また、後者のモータ制御装置では、この初期値制御手段の演算により求めた設定値は計算上のものであり、実際の測定値を使用していないため、実際には若干のずれが生じてオーバーシュートが発生する。また、速度制御積分量の書き換えタイミングが考慮されていないため、若干のオーバーシュートが発生する。さらに、速度制御積分量の更新タイミング及び初期化処理等についても考慮されていないため、環境変動及び装置のバラツキ等に充分に対応できていない。
【0007】
本発明の目的は、使用環境に応じて起動時のオーバーシュートを低減することにより起動時間を短縮することができるモータ制御装置を提供することである。
【0008】
【課題を解決するための手段】
本発明に係るモータ制御装置は、1型以上の積分要素を有する、モータの速度制御を行う速度制御手段と、速度制御手段による速度制御時の速度制御積分量を記憶する記憶手段とを備え、速度制御手段は、モータの起動毎に記憶手段に記憶されている速度制御積分量を用いてモータを速度制御し、記憶手段は、電源投入時又はスリープ解除時に記憶している速度制御積分量を初期化するものである。
【0009】
本発明に係るモータ制御装置においては、1型以上の積分要素を有する、モータの速度制御において、速度制御積分量を読み取り、読み取った速度制御積分量を記憶し、モータの起動毎に、記憶されている速度制御積分量を用いてモータを速度制御しているので、直前の速度制御積分量を用いてモータを速度制御することができ、使用環境に応じて起動時のオーバーシュートを低減し、起動時間を短縮することができる。また、モータが長期間起動されなかった状況においても、通常の起動を行うことにより使用環境に応じた速度制御積分量を求めることができ、次回の速度制御時において使用環境に適した速度制御を行うことができる。
【0010】
速度制御手段は、モータの起動後、モータが定常回転数より所定回転数だけ低い回転数になった時に、記憶手段に記憶されている速度制御積分量を用いてモータを速度制御することが好ましい。この場合、速度制御積分量を定常回転数近辺で書き換えるため、オーバーシュートを充分に抑制しながら、より短時間で定常回転数に制御することができる。
【0011】
速度制御手段は、モータの回転数が定常回転数に到達した後の速度制御積分量を記憶することが好ましい。この場合、モータの回転数が安定した状態で速度制御積分量を記憶することができるので、次回の速度制御時においてモータをより安定に速度制御することができる。
【0013】
モータは、DCモータであることが好ましい。この場合、複写機、プリンタ、ファクシミリ、複合機等の画像形成装置に多用されるDCモータを使用環境に応じて速度制御することができるので、起動時のオーバーシュートを低減して起動時間を短縮することにより、ファーストコピー又はファーストプリントをより高速に行うことができる。
【0014】
【発明の実施の形態】
以下、本発明の一実施の形態によるモータ制御装置を用いた画像読み取り装置の一例としてデジタル複合機について図面を参照しながら説明する。図1は、本発明の一実施の形態によるモータ制御装置を用いたデジタル複合機の機械的構成を主に示す側面概略図である。
【0015】
デジタル複合機1は、スキャナ機能、ファクシミリ機能、プリンタ機能、及びコピー機能等の複合機能を備えたデジタル方式の複写機である。デジタル複合機1では、上記の各機能を組み合わせて種々の機能が実現され、例えば、ファーストコピー、ファーストプリント等が実現される。
【0016】
デジタル複合機1は、本体部200と、本体部200の左側に配設された用紙後処理部300と、ユーザが種々の操作指令等を入力するための操作部400と、本体部200の上部に配設された原稿読み取り部500と、原稿読み取り部500の上方に配設された原稿給送部600とから構成される。
【0017】
操作部400は、タッチパネル401、スタートキー402及びテンキー403等を備える。タッチパネル401は、種々の操作画面を表示するとともに、ユーザが種々の操作指令を入力するための種々の操作ボタン等を表示する。スタートキー402は、ユーザが印刷実行指令等を入力するために用いられ、テンキー403は、印刷部数等を入力するために用いられる。
【0018】
原稿給送部600は、原稿載置部601、原稿排出部602、給紙ローラ603及び原稿搬送部604等を備え、原稿読み取り部500は、スキャナ501等を備える。給紙ローラ603は、原稿載置部601にセットされた原稿を繰り出し、原稿搬送部604は、繰り出される原稿を1枚ずつ順にスキャナ501上に搬送する。スキャナ501は搬送される原稿を順次読み取り、読み取られた原稿は原稿排出部602に排出される。
【0019】
本体部200は、複数の給紙カセット201、複数の給紙ローラ202、転写ローラ203、中間転写体ローラ204、感光体ドラム205、露光装置206、イエロー、マゼンタ、シアン、ブラックの各色用の現像装置207Y,207M,207C,207K、定着ローラ208、排出口209、及び排出トレイ210等を備える。
【0020】
感光体ドラム205は、矢印方向に回転しながら帯電装置(図示省略)によって一様に帯電される。露光装置206は、原稿読み取り部500において読み取られた原稿の画像データに基づいて生成された変調信号をレーザ光に変換して出力し、感光体ドラム205に各色別に静電潜像を形成する。現像装置207Y,207M,207C,207Kは、各色の現像剤を感光体ドラム205に供給して各色別のトナー画像を形成する。中間転写体ローラ204は、感光体ドラム205から各色のトナー像を転写され、中間転写体ローラ204上にカラーのトナー像が形成される。
【0021】
一方、給紙ローラ202は、記録紙が収納された給紙カセット201から記録紙を引き出し、転写ローラ203まで給送する。転写ローラ203は、搬送された記録紙に中間転写体ローラ204上のトナー像を転写させ、定着ローラ208は、転写されたトナー像を加熱して記録紙に定着させる。その後、記録紙は、本体部200の排出口209から用紙後処理部300に搬入される。また、記録紙は、必要に応じて排出トレイ210へも排出される。
【0022】
用紙後処理部300は、搬入口301、記録紙搬送部302、搬出口303及びスタックトレイ304等を備える。記録紙搬送部302は、排出口209から搬入口301に搬入された記録紙を順次搬送し、最終的に搬出口303からスタックトレイ304へ記録紙を排出する。スタックトレイ304は、搬出口303から搬出された記録紙の集積枚数に応じて矢印方向に上下動可能に構成されている。
【0023】
上記のように、デジタル複合機1においては、多数のローラ及びドラム等が使用され、これらのローラ及びドラムを駆動するためにDCモータが使用され、以下に説明するモータ制御装置がデジタル複合機1に内蔵されている。図2は、図1に示すデジタル複合機に用いられるDCモータを制御するモータ制御装置の構成を示すブロック図である。
【0024】
図2に示すエンジン制御部ECは、例えば、図1に示す感光体ドラム205を駆動するためのモータ制御装置であり、モータMPは、感光体ドラム205を駆動するDCブラシレスモータである。
【0025】
エンジン制御部ECは、CPU(中央演算処理装置)10、ASIC(Application Specified IC)20及びH−ブリッジドライバー30を備える。CPU10は、パルス幅変調器11、ROM(リードオンリメモリ)12、RAM(ランダムアクセスメモリ)13、タイマー14を内蔵し、ASIC20はコミュテーション制御部21を内蔵している。モータMPは、3相のコイルC1〜C3、3個のホールセンサーH1〜H3、磁極検知回路H4、FG(Frequency Generator)センサーF1及びアンプF2から構成される。
【0026】
磁極検知回路H4は、ホールセンサーH1〜H3の各出力を受け、3相のホール出力をコミュテーション制御部21へ出力する。アンプF2は、FGセンサーF1の出力を増幅してFGパルスとしてタイマー14へ出力する。タイマー14は、モータMPから出力されるFGパルスの間隔を測定してモータMPの回転速度を検知する。ROM12には、制御プログラム及び制御パラメータ等が予め格納され、FGパルスのエッジによりタイマー割り込みが起動してモータ制御プログラムが起動され、CPU10が当該制御プログラムを実行する。RAM13は、CPU10の作業領域等として使用され、プログラム中の一時変数や、後述する速度制御積分量等の制御データが格納される。なお、RAM13としては、不揮発性メモリーを使用することができ、また、揮発性メモリーを用いる場合はバックアップ電源等が付加され、いずれの場合も、電源オフ時において速度制御積分量等を保持することができる。
【0027】
CPU10は、タイマー14に入力されるFGパルスを基に後述する速度制御動作を行い、パルス幅変調器11は、モータMPの速度情報を用いて演算した制御結果に応じたパルス幅を有するPWM(Pulse Width Modulation)信号をコミュテーション制御部21へ出力する。コミュテーション制御部21は、3相のホール出力からモータMPを回転制御するためのコミュテーション信号を作成するとともに、PWM信号をコミュテーション信号に合成してH−ブリッジドライバー30へ出力する。H−ブリッジドライバー30は、コミュテーション制御部21の出力に応じて3相のコイルC1〜C3に対して駆動信号を出力する。このようにして、3相のホール出力及びFGパルスがモータMPからエンジン制御部ECへ出力され、パルス幅変調器11の変調度に応じたモータ電流がコイルC1〜C3を流れ、エンジン制御部ECによりモータMPが速度制御される。
【0028】
本実施の形態では、CPU10、ASIC20及びH−ブリッジドライバー30が速度制御手段の一例に相当し、RAM13が記憶手段の一例に相当する。なお、エンジン制御部ECの構成は、上記の例に特に限定されず、パルス幅変調器11、ROM12、RAM13及びタイマー14をCPU10の外部に設けたり、ASIC20内部に取り込む等の種々の変更が可能である。また、モータMPの構成も、上記の例に特に限定されず、DCモータにエンコーダ等を取り付けて構成する等の種々の変更が可能である。
【0029】
図3は、図2に示すモータ制御装置により実行されるモータ速度制御のブロック線図である。なお、図3に示すブロック線図の各ブロックのうちパルス幅変調器11、H−ブリッジドライバー30、モータMP及びタイマー14が図2に示す各ハードウエアにより構成され、その他のブロックはCPU10が制御プログラムを実行することにより実現され、以下の説明ではその符号を()を付して表記する。また、図3は、速度制御を開始した後の制御を表したブロック線図である。
【0030】
図3に示す制御系では、基本制御は1型制御系でモータMPのFGパルス間隔から速度及び1サンプル前の速度から加速度を求め、これと位相基準(41)及び速度基準(43)からそれぞれ誤差を求める。求めた位相誤差及び速度誤差を積分し、さらに速度及び加速度をフィードバックしている。各々のフィードバック系に係数Kp,Kd,Ka,K(53,52,42,45)があるが、これらの係数はフィードバック制御系の設計における定数であり、設計に応じて種々の値を用いることができ、ここではその設計について言及しない。
【0031】
積分器(44)は、Z-1項であり、この積分器(44)の定常回転状態の値をRAM13に保存することにより、次回起動時の積分項の収束を速くすることができる。また、フィードバックベクトル合成演算後、ソフトウェアリミッター(46)によりパルス幅変調器11が設定できる範囲に演算値が丸め込まれ、丸め込まれた値がパルス幅変調器11に設定される。パルス幅変調器11は、設定された値に従ったデューティーパルスを出力し、H−ブリッジドライバー30がモータMPをパワー駆動してモータMPの回転が制御される。
【0032】
図4は、図2に示すエンジン制御部ECの初期化処理を説明するためのフローチャートである。ユーザの操作により電源が投入されると、図4に示すように、CPU10は、RAM13のメモリーチェックを行って初期化処理を行う(ステップS1)。その後、CPU10は、RAM13の積分量の保存値LI_dataに“0”を格納して積分データを初期化し(ステップS2)、プリンター制御のメインルーチンに移行して通常の制御が実行される(ステップS3)。また、割り込み処理として、スリープ解除の有無が判断され(ステップS4)、ユーザの操作によりスリープ解除が行われた場合、スリープ解除されたと判断して、上記のステップS2以降の処理が同様に実行される。
【0033】
このように、本実施の形態では、電源投入時又はスリープ解除時にRAM13に記憶されている速度制御積分量がゼロに初期化されるので、デジタル複合機が長期間起動されなかった状況においても、通常の起動を行うことにより使用環境に応じた速度制御積分量を求めることができ、次回の起動においては使用環境に適した速度制御を行うことができる。
【0034】
図5は、図2に示すエンジン制御部ECの速度制御処理を説明するためのフローチャートである。なお、図5では、本発明を実現するための必要最小限の処理についてのみ記載しており、他の基本的な制御、例えば停止動作等については本発明に直接関係しないため、その記載を省略している。
【0035】
図5に示す速度制御処理は割り込み処理として実行され、モータMPの起動は3段階のモードで行われる。すなわち、CPU10は、各モードを表すモードフラグをチェックすることにより(ステップS11)、スタートアップ(Start up)処理、トランジェント(Transient)処理及びフォロー(Follow)処理を順次実行する。
【0036】
まず、モードフラグとしてスタートアップフラグがセットされている場合、スタートアップ処理において、CPU10は、モータMPの回転速度が定格回転数Vrefから所定回転数Vaを減算した値(Vref−Va)を越えたか否かを判断する(ステップS21)。CPU10は、(Vref−Va)を越えた場合はトランジェントフラグをセットし(ステップS22)、積分量を保存したデータLI_dataをRAM13から読み出し(ステップS23)、読み出したLI_dataを制御系積分データI_dataに代入して積分データを更新する(ステップS24)。その後、CPU10は、パルス幅変調器11のデータとして最大値をセットし(ステップS25,S16)、また、モータMPの回転速度が (Vref−Va)を越えない場合も、同様に最大値をセットする(ステップS25,S16)。
【0037】
次に、モードフラグとしてトランジェントフラグがセットされている場合、トランジェント処理において、CPU10は、モータMPの回転速度が定格回転数Vrefを越え且つ安定している否かを判断する(ステップS12)。モータMPの回転速度が定格回転数Vrefを越え且つ安定している場合、CPU10は、フォローフラグをセットし(ステップS13)、速度制御演算を行う(ステップS14)。一方、モータMPの回転速度が定格回転数Vrefを越えていない又は安定していない場合、フラグの更新処理(ステップS13)をスキップして速度制御演算を行う(ステップS14)。なお、ここでの速度制御演算としては、例えば、図3に示す速度制御ブロック線図に従った演算が行われるが、この例に特に限定されず、他の速度制御演算を用いてもよい。速度制御演算を行った後、CPU10は、パルス幅変調器11に設定できる範囲に演算値を丸め込む処理を行い(ステップS15)、丸め込まれた値をパルス幅変調器11にセットする(ステップS16)。
【0038】
最後に、モードフラグとしてフォローフラグがセットされている場合、フォロー処理において、CPU10は、ステップS14,S15と同様に、速度制御演算を行い(ステップS17)、パルス幅変調器11に設定できる範囲の丸め込み処理を行う(ステップS18)。その後、CPU10は、RAM13から速度制御演算で持っている制御系積分データI_dataを読み出し(ステップS19)、読み出した制御系積分データI_dataをLI_dataに書き込んでRAM13に保存し(ステップS20)、演算された値をパルス幅変調器11にセットする(ステップS16)。その後、次回の起動時には、RAM13に保存されている安定した後の積分データLI_dataにより制御系積分データI_dataが更新され、起動時のオーバーシュートがなくなり、起動時間が短縮される。
【0039】
図6は、図5に示すエンジン制御部ECの速度制御処理によるモータMPの速度プロファイルを示す図である。図6に示すように、スタートアップ期間では、モータMPの定格回転数Vrefより所定回転数Vaだけ低い回転数までフルパワーでモータMPが駆動され、回転数が(Vref−Va)を越えてから、トランジェント期間において図3に示す速度制御ブロック線図に従った速度制御が開始される。このとき、RAM13から前回起動時の速度制御積分量が読み出され、制御系の積分器に設定される。この結果、積分項の収束を速くすることができるので、図7に示す従来のモータ制御装置によるモータの速度プロファイルのようにオーバーシュートすることなく、定格回転数に素早く且つ安定に制御することができ、図7に示す従来のモータ制御装置に比べて、起動時間を大幅に短縮することができる。
【0040】
上記のように、本実施の形態では、1型の積分要素を有するモータMPの速度制御において、速度制御積分量を読み取り、読み取った速度制御積分量をRAM13に記憶し、モータMPの起動毎に、記憶されている速度制御積分量を用いてモータMPを速度制御している。したがって、直前の速度制御積分量を用いてモータMPを速度制御することができ、使用環境に応じて起動時のオーバーシュートを低減し、起動時間を短縮することができる。この結果、デジタル複合機1のファーストコピー及びファーストプリントをより高速に行うことができる。
【0041】
また、モータMPの起動後、定常回転数Vrefより所定回転数Vaだけ低い回転数になった時に、RAM13に記憶されている前回の速度制御積分量を用いてモータMPを速度制御しているので、速度制御積分量が定常回転数Vref近辺で書き換えられ、オーバーシュートを充分に抑制しながら、より短時間で定常回転数に制御することができる。なお、所定回転数Vaは、定常回転数Vrefの30%以下に設定されることが好ましく、5〜10パーセントに設定されることがより好ましいが、この例に特に限定されず、他の値を用いてもよい。
【0042】
さらに、モータMPの回転数が定常回転数Vrefに到達した後の速度制御積分量をRAM13に記憶しているので、モータMPの回転数が安定した状態の速度制御積分量を用いることができ、より安定にモータを速度制御することができる。
【0043】
なお、上記の説明では、1型の積分要素を有する速度制御を例に説明したが、2型以上の積分要素を有する速度制御においても、本発明を同様に適用することができ、同様の効果を得ることができる。
【0044】
【発明の効果】
本発明によれば、1型以上の積分要素を有する、モータの速度制御において、速度制御積分量を読み取り、読み取った速度制御積分量を記憶し、モータの起動毎に、記憶されている速度制御積分量を用いてモータを速度制御しているので、直前の速度制御積分量を用いてモータを速度制御することができ、使用環境に応じて起動時のオーバーシュートを低減し、起動時間を短縮することができる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態によるモータ制御装置を用いたデジタル複合機の機械的構成を主に示す側面概略図である。
【図2】 図1に示すデジタル複合機に用いられるDCモータを制御するモータ制御装置の構成を示すブロック図である。
【図3】 図2に示すモータ制御装置により実行されるモータ速度制御のブロック線図である。
【図4】 図2に示すエンジン制御部の初期化処理を説明するためのフローチャートである。
【図5】 図2に示すエンジン制御部の速度制御処理を説明するためのフローチャートである。
【図6】 図5に示すエンジン制御部の速度制御処理によるモータの速度プロファイルを示す図である。
【図7】 従来のモータ制御装置の速度制御処理によるモータの速度プロファイルを示す図である。
【符号の説明】
1 デジタル複合機
10 CPU
11 パルス幅変調器
12 ROM
13 RAM
14 タイマー
20 ASIC
21 コミュテーション制御部
30 H−ブリッジドライバー
EC エンジン制御部
MP モータ
C1〜C3 コイル
H1〜H3 3相のホールセンサー
H4 磁極検知回路
F1 FGセンサー
F2 アンプ
Claims (4)
- 1型以上の積分要素を有する、モータの速度制御を行う速度制御手段と、
前記速度制御手段による速度制御時の速度制御積分量を記憶する記憶手段とを備え、
前記速度制御手段は、前記モータの起動毎に前記記憶手段に記憶されている速度制御積分量を用いて前記モータを速度制御し、
前記記憶手段は、電源投入時又はスリープ解除時に記憶している速度制御積分量を初期化することを特徴とするモータ制御装置。 - 前記速度制御手段は、前記モータの起動後、前記モータが定常回転数より所定回転数だけ低い回転数になった時に、前記記憶手段に記憶されている速度制御積分量を用いて前記モータを速度制御することを特徴とする請求項1記載のモータ制御装置。
- 前記速度制御手段は、前記モータの回転数が定常回転数に到達した後の速度制御積分量を記憶することを特徴とする請求項1又は2記載のモータ制御装置。
- 前記モータは、DCモータであることを特徴とする請求項1〜3のいずれかに記載のモータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373601A JP3808826B2 (ja) | 2002-12-25 | 2002-12-25 | モータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373601A JP3808826B2 (ja) | 2002-12-25 | 2002-12-25 | モータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004208388A JP2004208388A (ja) | 2004-07-22 |
JP3808826B2 true JP3808826B2 (ja) | 2006-08-16 |
Family
ID=32811836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002373601A Expired - Lifetime JP3808826B2 (ja) | 2002-12-25 | 2002-12-25 | モータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3808826B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5122843B2 (ja) * | 2007-03-19 | 2013-01-16 | 株式会社リコー | モータ制御装置 |
CN104603699B (zh) | 2012-09-04 | 2017-08-29 | 富士通株式会社 | 温度管理系统 |
-
2002
- 2002-12-25 JP JP2002373601A patent/JP3808826B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004208388A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487910B2 (ja) | モータ制御装置、モータ制御システム、画像形成装置 | |
JP5747831B2 (ja) | モータ制御装置、搬送装置、画像形成装置、モータ制御方法およびプログラム | |
JP2009148082A (ja) | 画像形成装置 | |
JP5862341B2 (ja) | モータ制御装置及び画像形成装置 | |
JP4603785B2 (ja) | 画像形成装置 | |
JP3808826B2 (ja) | モータ制御装置 | |
JP2006317616A (ja) | 画像形成装置 | |
JP5454496B2 (ja) | 画像形成装置 | |
JP2017070014A (ja) | モータ制御装置、駆動装置、搬送装置、画像形成装置、モータ制御方法、およびプログラム | |
US8670136B2 (en) | Image forming apparatus with specialized initialization including an engine, a controller and image generation unit for driving an image forming element | |
JP2009251504A (ja) | 画像形成装置 | |
JP2009098172A (ja) | 画像形成装置 | |
JP5057655B2 (ja) | ブラシレスモータ駆動装置及び画像形成装置 | |
JP5679077B2 (ja) | モータ制御装置、モータ制御システム、画像形成装置 | |
JP4873720B2 (ja) | ステッピングモータ駆動制御装置およびそれを用いた画像形成装置 | |
JPH08220966A (ja) | 画像形成装置の駆動制御装置 | |
JP5216403B2 (ja) | 画像形成装置 | |
JP6984537B2 (ja) | 画像処理装置 | |
JP5118305B2 (ja) | 画像形成装置及びdc電力供給源切替方法 | |
JP2009098171A (ja) | 画像形成装置 | |
JP2009145743A (ja) | 画像形成装置 | |
US20210165357A1 (en) | Image forming apparatus, paper conveyance method, and non-transitory computer readable medium | |
JP2006072210A (ja) | 画像形成装置及びその制御方法 | |
JP2011133716A (ja) | 画像形成装置 | |
JP5160278B2 (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3808826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |