JP2009098172A - 画像形成装置 - Google Patents

Abstract

【課題】シーケンス等に応じてモータ制御方式を切り替え可能なモータドライバ回路を有する画像形成装置を提供する。
【解決手段】目標速度が設定される（ステップＳ０）。そして、ＣＰＵの動作状態判断部において、ＣＰＵを用いたフィードバック制御かハードロジック回路を用いたフィードバック制御かをセレクト（選択）する判断基準が設定される（ステップＳ１）。ここで、判断基準としては、例えば画像形成装置の動作シーケンスにおいてプリント用紙に対する作像中か否かが判断されるものとする。いずれの制御に従う方式に設定するか判断する（セレクト判断）（ステップＳ２）。設定された判断基準に従って例えば画像形成装置の動作シーケンスにおいてプリント用紙に対する作像中か否かを判断し、作像中であればステップＳ２においてＣＰＵ制御を実行すると判断するものとする。
【選択図】図６

Description

この発明は画像形成装置に関し、特に、駆動機構にＤＣブラシレスモータが用いられている画像形成装置に関する。

複写機やプリンタやそれらの複合機であるＭＦＰ（Multi Function Peripheral）などの画像形成装置において、駆動構成にＤＣブラシレスモータ、ＡＣモータあるいはステッピングモータをそれぞれ目的に応じて選択して用いられている場合がある。

駆動構成にＤＣブラシレスモータを用いる場合、ＤＣブラシレスモータのモータ制御基板内でハード的にフィードバックゲインおよび位相補償定数等が設定されている場合がある。

図８は、従来のＤＣブラシレスモータの構成を説明する図である。
図８を参照して、制御基板１０００内のコントロール回路１００５は、目標速度（回転数）に設定するために指令信号であるコントロール信号（クロック信号）を出力する。モータ制御基板１０１０内のモータドライバ回路１０２０は、コントロール信号（クロック信号）の入力を受けて目標速度となるようにＤＣブラシレス（ＤＣＢＬ）モータ部１０１５に供給する電流を制御する。そして、モータ制御基板１０１０内において、ＤＣブラシレスモータが一定回転するようにフィードバック制御が実行される。

図９は、モータ制御基板内の構成を説明する図である。
図９を参照して、モータ制御基板内においては、ＤＣブラシレスモータ部１０１５と、モータドライバ回路１０２０が設けられるとともに、抵抗素子および容量素子を外付けでモータドライバ回路１０２０と接続できるように設計されている。

ＤＣブラシレスモータ部１０１５は、モータ１０１６と、モータ１０１６の回転速度（回転数）を検出するためのＦＧセンサ１０１７とを含む。ＦＧセンサ１０１７は、モータ１０１６の回転子の回転速度（回転数）に従う磁束変化に基いて回転信号であるＦＧ信号（ＦＧパルス）を生成する。

ＦＧパルス周波数＝モータ回転数（ｒｐｍ）÷６０×ＦＧパルス数
ここで、ＦＧパルス数は、モータ１回転当たりのいわゆるＦＧパターンから出力されるパルス数である。

モータドライバ回路１０２０は、モータ１０１６の回転信号であるＦＧセンサ１０１７からのＦＧパルスを検出する速度検出部１０２５と、速度検出部１０２５の検出結果を受けてＦＧパルスの周波数と目標速度に対応するコントロール回路から入力されるコントロール信号（クロック信号）との周波数偏差信号を生成する周波数偏差信号生成部１０２２と、速度検出部１０２５の検出結果を受けてＦＧパルスの位相とコントロール回路から入力されるコントロール信号（クロック信号）の位相との位相偏差信号を生成する位相偏差信号生成部１０２４と、オペアンプＡＭＰ１と、オペアンプＡＭＰ１の出力信号を受けて電流供給部１０２８に供給する電流量を設定するためのＰＷＭ（Pules Width Modulation）信号を生成するＰＷＭチョッパ部１０２６と、ＰＷＭチョッパ部１０２６のＰＷＭ信号に従ってモータ１０１６に供給する電流を調整する電流供給部１０２８とを含む。

オペアンプＡＭＰ１は、抵抗素子および容量素子を接続することにより比例積分回路を形成する。具体的には、抵抗素子Ｒ１，Ｒ２が周波数偏差信号生成部１０２２および位相偏差信号生成部１０２４とオペアンプの入力ノードとの間にそれぞれ並列に設けられる。また、抵抗素子Ｒ３と容量素子Ｃ１とが直列に接続され、オペアンプの入力ノードと出力ノードとの間に接続される。また、並列に容量素子Ｃ２が入力ノードと出力ノードとの間に接続される。オペアンプの他方の入力ノードは基準電圧Ｖｒｅｆの供給を受ける。

なお、比例ゲインは、抵抗素子Ｒ１，Ｒ２の抵抗値と抵抗素子Ｒ３の抵抗値との比に基き設定される。例えば抵抗素子Ｒ１，Ｒ２の抵抗値が１０ｋΩ、抵抗素子Ｒ３が２０ｋΩの場合には、比例ゲインＫｐは２となる。

当該構成により、比例積分回路が形成されいわゆるフィードバック制御手法の一つであるＰＩ（propotional and integral）制御が実行される。

具体的には、周波数偏差信号および位相偏差信号が加算されて偏差が増幅され、ＰＷＭチョッパ部１０２６のＰＷＭ信号のＤＵＴＹ比が調整されてモータ１０１６に供給される電流量が制御される。

しかしながら、このようなハードウェアを用いた比例積分回路を形成する場合、従来のＤＣブラシレスモータにおいては、例えば各機種、各用途での負荷変動は異なるため負荷変動に対応してそれぞれ部品を変更して比例積分回路のゲインチューニングを実行していた。

したがって、例えば比例積分回路のゲインチューニングを実行するため煩雑な作業を必要としていた。

それゆえＣＰＵを用いてモータ制御する種々の方式が提案されている。
特開平９−７６５６３号公報においては、ＦＧパルスに基いて加速指示信号および減速指示信号を生成してモータ制御する方式が開示されている。

また、特開平１０−６６３７４号公報においては、加速および減速時においては、ＣＰＵを用いたフィードバック制御であるＰＩＤ（propotional integral and differential）制御を実行し、定速時にハードロジック回路に切り替えて制御することによりＣＰＵの負荷を軽減する方式が開示されている。
特開平９−７６５６３号公報 特開平１０−６６３７４号公報

しかしながら、特開平１０−６６３７４号公報にも記載されるようにＣＰＵでモータ制御する場合には、ＣＰＵの負荷が増加する問題がある。特開平１０−６６３７４号公報においては定速時にハードロジック回路に切り替えて制御する構成が示されているが、シーケンス等に応じてＣＰＵの負荷を軽減するためにハードロジック回路に切り替えることができれば便利である。

本発明は、上記のような問題を解決するためになされたものであって、シーケンス等に応じてモータ制御方式を切り替え可能なモータドライバ回路を有する画像形成装置を提供することを目的とする。

本発明の請求項に係る画像形成装置は、直流ブラシレスモータと、直流ブラシレスモータを駆動させるために、直流ブラシレスモータに目標速度に従う指令信号に応じた電流を供給するモータドライバ回路と、モータドライバ回路を制御する制御回路とを備える。モータドライバ回路は、指令信号の入力に従って直流ブラシレスモータに供給する電流を制御する電流制御部と、モータドライバ回路から出力される回転信号のパルス数の入力を受けて、モータドライバ回路が目標速度に追従するように基準信号のパルス数と回転信号のパルス数との周波数誤差を検知して周波数偏差信号を生成する周波数偏差信号生成部と、モータドライバ回路から出力される回転信号の入力を受けて、モータドライバ回路が目標速度に追従するように基準信号のパルスと回転信号のパルスの位相誤差を検知して位相偏差信号を生成する位相偏差信号生成部と、周波数偏差信号生成部と位相偏差信号生成部からの周波数偏差信号および位相偏差信号の入力に基いて電流制御部に出力する第１の指令信号を生成する信号生成回路とを含む。制御回路は、モータドライバ回路から出力される回転信号の入力を受けて、モータドライバ回路が目標速度に追従するようにＰＩＤ演算制御処理により第２の指令信号を出力するＰＩＤ演算制御処理部を含む。制御回路は、所定条件に従って電流制御部への第１および第２の指令信号の入力を切り替える。

好ましくは、制御回路は、画像形成装置の動作シーケンスに従って作像中は第２の指令信号に切り替え、作像後は第１の指令信号に切り替える。

好ましくは、制御回路は、モータドライバ回路を制御する負荷量に基いて、第２の指令信号から第１の指令信号に切り替える。

本発明の他の請求項に係る別の画像形成装置は、直流ブラシレスモータと、直流ブラシレスモータを駆動させるために、直流ブラシレスモータに目標速度に従う指令信号に応じた電流を供給するモータドライバ回路と、モータドライバ回路を制御する制御回路とを備える。制御回路は、モータドライバ回路から出力される回転信号の入力を受けて、モータドライバ回路が目標速度に追従するようにＰＩＤ演算制御処理により演算結果を出力するＰＩＤ演算制御処理部を含む。モータドライバ回路は、指令信号の入力に従って直流ブラシレスモータに供給する電流を制御する電流制御部と、モータドライバ回路から出力される回転信号のパルス数の入力を受けて、モータドライバ回路が目標速度に追従するように基準信号のパルス数と回転信号のパルス数との周波数誤差を検知して周波数偏差信号を生成する周波数偏差信号生成部と、モータドライバ回路から出力される回転信号の入力を受けて、モータドライバ回路が目標速度に追従するように基準信号のパルスと回転信号のパルスの位相誤差を検知して位相偏差信号を生成する位相偏差信号生成部と、指令信号を出力するオペアンプと、制御回路からの選択信号に従って制御回路からの演算結果のオペアンプに対する入力と周波数偏差信号および位相偏差信号のオペアンプに対する入力とを切り替える選択回路とを含む。

上記本発明の請求項に係る画像形成装置は、制御回路において、所定条件に従ってモータドライバ回路の電流制御部への第１および第２の指令信号の入力を切り替える。したがって、制御回路側におけるフィードバック制御とモータドライバ回路側におけるフィードバック制御を切り替えることが可能であり、負荷が変動するシーケンス等に応じてモータ制御方式を切り替えて効率的なモータ制御を実行することができる。

以下に、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品および構成要素には同一の符号を付してある。それらの名称および機能も同じである。

本実施の形態においては、本発明にかかる画像形成装置をタンデム方式のデジタルカラー複写機（以下、複写機という）で適用する場合について説明する。

しかしながら、本発明にかかる画像形成装置は複写機に限定されず、駆動機構にＤＣブラシレスモータが用いられる画像形成装置であれば、プリンタやファクシミリ装置やそれらの複合機であるＭＦＰ（Multi Function Peripheral）などであってもよい。また、印刷方式もタンデム方式に限定されるものではなく、さらにデジタル方式に限定されるものでもない。さらに、カラー機でなくモノクロ機であってもよい。

カラータンデム方式の画像形成装置は、各々現像器を含んだ４色の作像部が中間転写体である中間転写ベルトに沿って列設されて構成され、それぞれに形成された各色のトナー画像を上記中間転写ベルトに転写し（一次転写）、各色トナーの重ね合わせにより多色画像を形成する。さらに、中間転写ベルト上で重ね合わされた画像を印刷媒体である用紙上に転写し（二次転写）、定着工程を経て出力する。

図１は、本発明にかかる画像形成装置が適用される、本実施の形態にかかる複写機１のハードウェア構成の概略を示す模式的断面図である。複写機１は、タンデム方式のデジタルカラー複写機であって、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、およびブラック（Ｋ）の４色のトナーを順次重ね合わせることによってカラー画像を形成する。

図１を参照して、本実施の形態にかかる複写機１は、画像読取部１０と、用紙搬送部２０と、画像形成部３０と、用紙格納部４０とを含む。

画像読取部１０は、原稿をセットするための戴荷台３と、原稿台ガラス１１と、戴荷台３にセットされた原稿を原稿台ガラス１１に自動的に１枚ずつ搬送する搬送部２と、読取られた原稿を排出するための排出台４とを含む。さらに、原稿読取部１０は、図示しないスキャナを含む。スキャナは、スキャンモータによって原稿台ガラス１１と平行移動する。スキャナには、原稿を照射する露光ランプ、原稿からの反射光の向きを変える反射ミラー、反射ミラーからの光路を変えるミラー、反射光を集光するレンズ、および受光した反射光に応じて電気信号を発生する３列（Ｒ，Ｇ，Ｂ）のＣＣＤ（Charge Coupled Device
）などの光電変換素子が含まれる。

搬送部２によって搬送された原稿は原稿台ガラス１１上にセットされ、スキャナが原稿台ガラス１１と平行に移動するとき露光走査される。原稿からの反射光は光電変換素子によって電気信号に変換され、画像形成部３０に入力される。

画像形成部３０は、複数のローラ３２，３３，３４により弛まないように懸架され、これらのローラが図１中で反時計回り（図１中の矢印Ａ方向）に回転することで、所定速度で同方向に回転する無端ベルトである中間転写ベルト３１と、中間転写ベルト３１に沿って所定間隔で配置されるイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、およびブラック（Ｋ）各色トナーに対応する作像部２１Ｙ，２１Ｍ，２１Ｃ，２１Ｋ（これらを代表させて作像部２１とする）と、各作像部２１に含まれる現像器と、感光体と中間転写ベルト３１を介して対をなす転写ローラ２５Ｙ，２５Ｍ，２５Ｃ，２５Ｋ（これらを代表させて転写ローラ２５とする）と、中間転写ベルト３１に転写されたトナー像が用紙に転写された後に定着させる定着器３６と、図示しないがＣＰＵ（Central Processing Unit）などを含むコントローラ１００と、コントローラ１００で実行されるプログラムなどを記憶するメモリ１０１とを含む。

用紙格納部４０は、印刷媒体である用紙Ｓを収納する給紙カセット４１を含み、用紙搬送部２０は、給紙カセット４１から用紙Ｓを搬送するためのローラ４２，４３，３５，３７、および印刷された用紙を排出する排紙トレイ３８を含む。

コントローラ１００は、図示しない操作パネル等から入力される指示信号に基づいてメモリ１０１からプログラムを読出して実行し、上記各部を制御する。また、コントローラ１００は内部にタイマなどの計時手段を備えて、所定時間が計時されたときにプログラムを実行してもよい。なお、コントローラ１００およびメモリ１０１は画像形成部３０以外の画像読取部１０や用紙搬送部２０などに備えられてもよい。

コントローラ１００は上記プログラムを実行することで、画像読取部１０や外部装置などから入力された画像信号に対して所定の画像処理を施し、イエロー、マゼンタ、シアン、およびブラックの各色に色変換したデジタル信号を作成する。コントローラ１００で作成された、上記画像を形成するための、シアン用の画像色データ、マゼンタ用の画像色データ、イエロー用の画像色データ、およびブラック用の画像色データは、各色に応じてコントローラ１００から作像部２１の露光器に出力される。

露光器が、コントローラ１００から入力された画像データに基づいて、感光体にレーザビームを出力することで、均一に帯電された感光体の表面が画像データに応じて露光され、静電潜像が形成される。現像ローラには現像バイアス電圧が印加されて、感光体の潜像電位との間に電位差が発生する。その状態において電荷を帯びたトナーが供給されることによって、感光体の表面にトナー像が形成される。感光体の表面に形成されたトナー像は、定電圧もしくは定電流の転写ローラ２５によって、像担持体である中間転写ベルト３１に転写される。これを一次転写と言う。

中間転写ベルト３１に一次転写されたトナー像は、ローラ３４によって、給紙カセット４１から搬送された用紙Ｓに転写される。これを二次転写と言う。用紙に二次転写されたトナー像は、定着器３６によって用紙に定着され、電子写真画像として排紙トレイ３８に排紙される。

複写機１の上記構成のうち、駆動機構として、たとえば作像部２１内の感光体や各種のローラを駆動させる機構や定着器３６を駆動させる機構や用紙搬送部２０のローラ４２，４３，３５，３７を駆動させる機構などにＤＣブラシレスモータが用いられ得る。本発明においては、ＤＣブラシレスモータがいずれの駆動機構で用いられるかについては限定されず、いずれで用いられていてもよい。また、その他の機構で用いられていてもよい。

本実施の形態にかかる複写機１では、コントローラ１００内のＣＰＵ２００でＤＣブラシレスモータの駆動が制御される。

図２は、コントローラ１００内のＣＰＵ２００によりＤＣブラシレスモータの駆動が制御される構成を説明する図である。

図２を参照して、ＣＰＵ２００に示される機能は、ＣＰＵ２００がメモリ１０１からプログラムを読出して実行することによって主にＣＰＵ２００に形成される機能であるが、その中の少なくとも一部が図１に示されたハードウェア構成によって形成されてもよい。

そして、ＣＰＵ２００により制御されるモータ部１０１５と、モータ部１０１５のモータ部１０１６を駆動するためのモータドライバ回路３００とがハードウェア構成として示されている。

本発明の実施の形態に従うモータ制御方式は、図９で説明した従来構成の如くモータ部のフィードバック制御をＣＰＵによるソフトウェアで実現する方式とハードウェアで実現する方式を両方兼ね備えたものであり、切り替え可能な方式となっている。

モータ部１０１５は、モータ部１０１６と、モータ部１０１６の回転子の回転速度に従う磁束変化に基いて回転信号であるＦＧパルスを生成するＦＧセンサ１０１７とを含む。

モータドライバ回路３００は、ＦＧパルスおよびＣＰＵ２００からの指示信号等の入力を受けて、モータ部１０１６を駆動するための電流を調整する。

ＣＰＵ２００は、ＦＧセンサ１０１７からのＦＧパルスを検出するパルス検出部２１５と、目標速度信号（クロック信号）とパルス検出部２１５において検出されるＦＧパルスとを比較して、誤差値を検出し、検出された誤差値に従って比例項Ｐ、積分項Ｉおよび微分項Ｄに対して演算処理するＰＩＤ演算処理部２１０と、ＰＩＤ演算処理した結果をモータドライバ回路３００に出力するためのコントロール信号を生成する信号出力部２２０と、目標速度信号（クロック信号）を生成する目標速度信号生成部２０５と、モータ制御方式を切り替えるための制御信号ＳＥＬＥＣＴを出力する選択信号生成部２２５と、画像形成装置の動作状態を判断して選択信号生成部２２５に対して制御信号ＳＥＬＥＣＴの出力を指示する動作状態判断部２３０とを含む。

なお、目標速度信号生成部２０５は、ＣＰＵ２００内部で目標速度に対応したクロック信号を生成することも可能であるし、コントローラ１００の外部から入力することも可能である。なお、目標速度に対応したクロック信号を生成するために必要な情報は、メモリ１０１に格納されているものとする。

図３は、本発明の実施の形態に従うサーボ機構のブロック線図を説明する図である。
図３を参照して、ここで示されるようにフィードバック制御系で構成される。具体的には、目標速度に対応するクロック信号のパルスが入力されて、現在のモータのＦＧパルスとの周波数偏差（誤差）が周波数ＰＩＤブロック７０に与えられる。また、目標速度に対応するクロック信号のパルスと現在のモータのＦＧパルスとの位相偏差が位相ＰＩＤブロック７８に与えられる。

そして、周波数ＰＩＤブロック７０からＰＩＤ演算処理された処理結果と、位相ＰＩＤブロック７８からＰＩＤ演算処理された処理結果とが加算処理されデジタルフィルタである信号出力部２２０に含まれているローパスフィルタ７２を介してモータ出力指示としてモータブロック７４に与えられる。

ローパスフィルタ７２は、ノイズ除去手段として設けられている。なお、ここでは、デジタルフィルタとしては、ＦＩＲフィルタあるいはＩＩＲフィルタあるいはノッチフィルタで形成されているものとする。

モータブロック７４からの速度信号（Ｎ（ｒ／ｍ））が出力され、モータブロック７４の速度がＦＧブロック７６によりＦＧパルスに変換されて目標速度信号（クロック信号）との偏差（誤差）が算出される。

図４は、モータブロック７４の内部のブロック線図である。
図４を参照して、ローパスフィルタ７２を介して入力されるモータ出力指示がＰＷＭチョッピングゲインにより電圧値に変換される。

そして、誘起電圧係数Ｋ_Eにより算出されたフィードバック電圧とＰＷＭチョッピングゲインにより変換された電圧値の差分を算出して、電圧値の差分値に基いて駆動巻線インピーダンス（１／Ｒａ）／（１＋ｓτ_E）により電流に変換される。そして、変換された電流値とトルク定数Ｋ_Tにしたがって出力トルクに変換される。そして、出力トルクは、回転子イナーシャ（ｋｊ／ｓＴ_M）により回転速度に変換される。変換された回転速度は、上述したように誘起電圧係数Ｋ_Eによりフィードバック電圧に変換される。

図５は、本発明の実施の形態に従うモータ制御基板を説明する図である。
図５を参照して、本発明の実施の形態に従うモータ制御基板内においては、ＤＣブラシレスモータ部１０１５と、モータドライバ回路３００とが設けられる。

上述したようにＤＣブラシレスモータ部１０１５は、モータ部１０１６と、モータ部１０１６の回転速度（回転数）を検出するためのＦＧセンサ１０１７とを含む。ＦＧセンサ１０１７は、モータ部１０１６の回転子の回転速度（回転数）に従う磁束変化に基いて回転信号であるＦＧ信号（ＦＧパルス）を生成する。そして、ＦＧ信号は、上述したようにＣＰＵ２００のパルス検出部２１５に入力される。

モータドライバ回路３００は、図９で説明したモータドライバ回路１０２０と比較して、ＣＰＵ２００からのコントロール信号の入力を受けるオペアンプＡＭＰ２と、抵抗素子Ｒ４，Ｒ５と、スイッチ回路ＳＷ１，ＳＷ２をさらに設けた構成である。その他の点については、図９で説明したのと同様であるのでその詳細な説明は繰り返さない。

具体的には、オペアンプＡＭＰ２の一方の入力ノード（−側）と出力ノードとは抵抗素子Ｒ４と接続される。また、オペアンプＡＭＰ２の他方の入力ノード（＋側）は、基準電圧Ｖｒｅｆと接続される。また、オペアンプＡＭＰ２の一方の入力ノード（−側）は、抵抗素子Ｒ５およびスイッチ回路ＳＷ１を介して、ＣＰＵ２００の図示しない信号出力部２２０の出力ノードと接続される。なお、当該オペアンプＡＭＰ２は、抵抗素子Ｒ４，Ｒ５の抵抗値に基く増幅度（−Ｒ４／Ｒ５）の反転増幅回路を形成する。

スイッチ回路ＳＷ２は、オペアンプＡＭＰ１の一方の入力ノード（−側）と抵抗素子Ｒ１，Ｒ２の接続ノードとの間に設けられる。

スイッチ回路ＳＷ１，ＳＷ２は、制御信号ＳＥＬＥＣＴに従って切り替えられる。例えば制御信号ＳＥＬＥＣＴが「Ｈ」レベルの場合にスイッチ回路ＳＷ１がオンし、スイッチ回路ＳＷ２はオフとする。すなわちスイッチ回路ＳＷ１がオンした場合には、ＣＰＵ２００側からの信号がオペアンプＡＭＰ２の入力ノード（−側）に伝達される。一方、オペアンプＡＭＰ１の入力ノード（−側）はスイッチ回路ＳＷ２がオフしており信号は伝達されない。

一方、制御信号ＳＥＬＥＣＴが「Ｌ」レベルの場合にスイッチ回路ＳＷ１がオフし、スイッチ回路ＳＷ２はオンとする。すなわちスイッチ回路ＳＷ２がオンした場合には、周波数偏差信号生成部１０２２および位相偏差信号生成部１０２４の周波数偏差信号および位相偏差信号が抵抗Ｒ１，Ｒ２を介してオペアンプＡＭＰ１の入力ノード（−側）に伝達される。一方、オペアンプＡＭＰ２の入力ノード（−側）はスイッチ回路ＳＷ１がオフしており信号は伝達されない。

本例においては、制御信号ＳＥＬＥＣＴの入力に応答してスイッチ回路ＳＷ１，ＳＷ２が相補的に動作し、モータ制御が実行される。具体的には、制御信号ＳＥＬＥＣＴ（「Ｈ」レベル）に従ってＣＰＵ２００を用いたフィードバック制御が実行される。一方、制御信号ＳＥＬＥＣＴ（「Ｌ」レベル）に従ってモータ制御基板側すなわちハードロジック回路を用いたフィードバック制御が実行される。

図６は、本発明の実施の形態に従うモータ制御方式を説明するフロー図である。
図６を参照して、まず目標速度が設定される（ステップＳ０）。具体的には、目標速度信号生成部２０５において目標速度に対応するクロック信号が生成される。

そして、次に、ＣＰＵ２００の動作状態判断部２３０において、ＣＰＵを用いたフィードバック制御かハードロジック回路を用いたフィードバック制御かをセレクト（選択）する判断基準が設定される（ステップＳ１）。

ここで、判断基準としては、例えば画像形成装置の動作シーケンスにおいてプリント用紙に対する作像中か否かが判断されるものとする。

次に、いずれの制御に従う方式に設定するか判断する（セレクト判断）（ステップＳ２）。すなわち、ＣＰＵを用いたフィードバック制御（ＣＰＵ制御とも称する）あるいはハードロジック回路を用いたフィードバック制御（ハード制御とも称する）のいずれの制御方式に設定するかを判断する。具体的には、動作状態判断部２３０は、設定された判断基準に従って例えば画像形成装置の動作シーケンスにおいてプリント用紙に対する作像中か否かを判断し、作像中であればステップＳ２においてＣＰＵ制御を実行すると判断するものとする。

一方、動作状態判断部２３０は、設定された判断基準に従って例えば画像形成装置の動作シーケンスにおいて作像中か否かを判断し、作像中でない場合、例えば作像後のプリント用紙の搬送中であればステップＳ２においてハード制御を実行すると判断するものとする。

ステップＳ２においてＣＰＵ制御を実行すると判断した場合には、次に、モータ駆動を開始（継続）する（ステップＳ３）。なお、初期状態においては制御信号ＳＥＬＥＣＴ（「Ｈ」レベル）が出力されておりＣＰＵ制御が選択されているものとする。

開始時においては、目標速度（回転数）となるようにコントロール信号がＣＰＵ２００から出力されるものとする。例えば、メモリ１０１において、目標速度とコントロール信号のレベルとの対応テーブル等を記憶させておいて、対応テーブルを参照して入力された目標速度信号に対応するコントロール信号のレベルに設定することが可能である。なお、後述するが、モータの駆動開始後、再びステップＳ３に進む場合には、モータの駆動を継続して次のステップに進む。

そして、次に速度誤差の検出を開始し（ステップＳ４）、ＦＧパルスの周波数誤差を検出する（ステップＳ５）とともにＦＧパルスの位相誤差を検出する（ステップＳ９）。具体的には、ＰＩＤ演算処理部２１０は、パルス検出部２１５で検出したＦＧパルスの入力を受けて、目標速度信号（クロック信号）の周波数とＦＧパルスの周波数とを比較して周波数誤差の検出を実行する。また、同様にＰＩＤ演算処理部２１０は、目標速度信号（クロック信号）の位相とＦＧパルスの位相とを比較して位相誤差の検出を実行する。

そして、周波数誤差に関して、周波数誤差があるか否かを判断する（ステップＳ５）。なお、周波数誤差については目標値とのある程度の誤差余裕（マージン）を見て、誤差余裕を越える範囲の誤差が有る場合に周波数誤差があると判断することも可能である。

そして、ステップＳ６において周波数誤差があると判断される場合には、予め設定さているゲインに基いて周波数ＰＩＤ演算処理を実行する（ステップＳ７）。

そして、ステップＳ８の加算処理に進む。
また、位相誤差に関して、位相誤差があるか否かを判断する（ステップＳ１０）。なお、位相誤差については目標値とのある程度の誤差余裕（マージン）を見て、誤差余裕を越える範囲の誤差が有る場合に位相誤差があると判断することも可能である。

そして、ステップＳ１０において位相誤差があると判断される場合には、予め設定されているゲインに基いて位相ＰＩＤ演算処理を実行する（ステップＳ１１）。

そして、ステップＳ８の加算処理に進む。
一方、ステップＳ６において、周波数誤差が無いと判定された場合には、ステップＳ８に進む。この場合、周波数誤差が無いため新たな誤差演算結果は無い。すなわち前回時と同じ結果が出力される。

また、ステップＳ１０において、位相誤差が無いと判定された場合には、ステップＳ１７＃に進む。この場合、位相誤差が無いため新たな演算結果は０として加算処理に進む。

そして、加算処理において、位相ＰＩＤ演算処理された結果と周波数ＰＩＤ演算処理された結果とを加算処理する（ステップＳ８）。なお、周波数誤差が無い場合には前回時の周波数ＰＩＤ演算処理した演算結果が用いられ、位相誤差が無い場合には、前回時の位相ＰＩＤ演算処理した演算結果が用いられるものとする。

そして、ＰＩＤ演算処理部２１０の処理結果である加算結果に基いて信号出力部２２０からモータドライバ回路に対してコントロール信号が出力指示される（ステップＳ１２）。

そして、上述したようにモータの停止指示が入力されたか否かが判断され（ステップＳ１３）、モータの停止指示が入力されない場合には、ステップＳ２に進み、停止するまで上述のステップの処理を繰り返す。

ステップＳ１３において、モータの停止指示が入力された場合、終了する。
なお、一例としてモータの停止指示は、目標速度信号の入力が停止した場合にモータの停止指示が入力されたと判断することが可能である。なお、特に、モータの停止指示は目標速度信号の入力に従うものではなく、モータの停止指示を認識できさえすればいずれの手段を用いることも可能である。

ステップＳ２において、ハード制御を実行すると判断した場合には、次に、切り替えを指示する（ステップＳ１４）。具体的には、選択信号生成部２２５から制御信号ＳＥＬＥＣＴ（「Ｌ」レベル）が出力される。なお、初期状態においては制御信号ＳＥＬＥＣＴ（「Ｈ」レベル）が出力されておりＣＰＵ制御が選択されているものとする。

制御信号ＳＥＬＥＣＴ（「Ｌ」レベル）に応答してモータドライバ回路３００のスイッチ回路ＳＷ１がオフしてスイッチ回路ＳＷ２がオンする。

そして、目標速度信号生成部２０５からモータドライバ回路３００に対して目標速度に対応するクロック信号が出力される。

そして、図９で説明したのと同様の構成となり周波数偏差信号生成部１０２２および位相偏差信号生成部１０２４において周波数偏差信号および位相偏差信号が生成されて上述した比例積分回路においてＰＩ制御されてＰＷＭチョッパ部１０２６に出力される。そして、周波数偏差信号および位相偏差信号が加算されて偏差が増幅され、ＰＷＭチョッパ部１０２６のＰＷＭ信号のＤＵＴＹ比が調整されてモータ部１０１６に供給される電流量が制御される。

本発明の実施の形態に従うモータ制御方式は、従来構成のようにハードウェアを用いた比例積分回路のみのモータ制御方式ではなく、シーケンス等に従ってフィードバック制御をＣＰＵ側で実行する方式である。

具体的には、動作状態判断部２３０において、例えば画像形成装置の動作シーケンスにおいてプリント用紙に対する作像中か否かを判断し、作像中であればＣＰＵ制御を実行し、作像中でない場合例えば作像後のプリント用紙の搬送中であればハード制御を実行する。

当該方式により、精度の要求されるプリント用紙に対する作像中の場合には、ＣＰＵ制御により精度の高いフィードバック制御を実行し、精度を要求されない作像後のプリント用紙の搬送中（後シーケンス）の場合には、ハード制御を実行することによりＣＰＵ側の負荷を軽減し効率的なフィードバック制御を実行することが可能である。

また、上記においては、動作状態判断部２３０において、画像形成装置の動作シーケンスにおいてプリント用紙に対する作像中か否かを判断する場合について説明したがこれに限られず、例えば負荷変動に従って、制御方式を切り替えることも可能である。

例えば、単一のＣＰＵで複数のモータを制御する場合に並行して制御する必要のあるモータ制御の個数に従ってＣＰＵ制御にするかハード制御にするかを判断することも可能である。例えばモータ制御の個数が３個以上であるならばハード制御を実行し、３個未満であるならばＣＰＵ制御を実行するように制御方式を切り替えることも可能である。当該方式により、ＣＰＵ側の負荷を軽減して効率的なフィードバック制御を実行することが可能である。

また、動作状態判断部２３０において、ＣＰＵの負荷量を判断してモータ制御に占める負荷量の割合に基いて所定の負荷量以上であればモータ制御からハード制御に切り替えるようにセレクト判断基準を設定することも可能である。

また、上記をそれぞれ組み合わせて動作状態判断部２３０における判断基準とすることも可能である。

図７は、本発明の実施の形態の変形例に従うモータ制御基板を説明する図である。
図７を参照して、本発明の実施の形態の変形例に従うモータドライバ回路３００＃は、図５のモータドライバ回路３００と比較して、オペアンプを共通化した点が異なる。具体的には、オペアンプＡＭＰ１，ＡＭＰ２と置換してオペアンプＡＭＰ＃を設ける。

オペアンプＡＭＰ＃の一方の入力ノード（−側）と出力ノードとは抵抗素子Ｒ６と接続される。また、オペアンプＡＭＰ＃の他方の入力ノード（＋側）は、基準電圧Ｖｒｅｆと接続される。また、オペアンプＡＭＰ＃の一方の入力ノード（−側）に抵抗素子Ｒ１，Ｒ２の接続ノードとの電気的な接続と抵抗素子Ｒ７との電気的な接続を切り替えるスイッチ回路ＳＷ３が設けられる。ＣＰＵ２００の信号出力部２２０の出力ノードは、抵抗素子Ｒ７を介してスイッチＳＷ３と接続される。なお、抵抗素子Ｒ６と抵抗素子Ｒ７との抵抗値は同じものとする。スイッチＳＷ３が制御信号ＳＥＬＥＣＴに従って切り替えられて抵抗素子Ｒ７がオペアンプの入力ノード（−側）と接続された場合、オペアンプＡＭＰ＃は、抵抗素子Ｒ６，Ｒ７の抵抗値に基く増幅度（−Ｒ６／Ｒ７）の反転増幅回路を形成する。

なお、比例ゲインは、抵抗素子Ｒ１，Ｒ２の抵抗値と抵抗素子Ｒ６の抵抗値との比に基き設定される。例えば抵抗素子Ｒ１，Ｒ２の抵抗値が１０ｋΩ、抵抗素子Ｒ６が２０ｋΩの場合には、比例ゲインＫｐは２となる。

スイッチ回路ＳＷ３は、上述したように制御信号ＳＥＬＥＣＴに従って切り替え動作を実行する。具体的には、制御信号ＳＥＬＥＣＴ（「Ｈ」レベル）に従って抵抗素子Ｒ７を介してＣＰＵ２００の信号出力部２２０の出力ノードからの信号がオペアンプＡＭＰ＃の一方の入力ノード（−側）に伝達される。

また、制御信号ＳＥＬＥＣＴ（「Ｌ」レベル）に従って周波数偏差信号生成部１０２２および位相偏差信号生成部１０２４の周波数偏差信号および位相偏差信号が抵抗Ｒ１，Ｒ２を介してオペアンプＡＭＰ１の入力ノード（−側）に伝達される。

当該構成においても図６で説明したフローに基いて、フィードバック制御をＣＰＵ制御からハード制御に切り替えて実行することが可能である。

なお、当該構成は、オペアンプを共通化し、スイッチ回路を一つにした構成であるためモータドライバ回路３００＃の部品点数を削減するとともにレイアウト面積を縮小することも可能である。

なお、画像形成装置を制御するコントローラについて、コンピュータを機能させて、上述の図５で説明したような制御を実行させるプログラムを提供することもできる。このようなプログラムは、コンピュータに付属するフレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disk-Read Only Memory）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）およびメモリカードなどのコンピュータ読取り可能な記録媒体にて記録させて、プログラム製品として提供することもできる。あるいは、コンピュータに内蔵するハードディスクなどの記録媒体にて記録させて、プログラムを提供することもできる。また、ネットワークを介したダウンロードによって、プログラムを提供することもできる。

なお、上記プログラムは、コンピュータのオペレーションシステム（ＯＳ）の一部として提供されるプログラムモジュールのうち、必要なモジュールを所定の配列で所定のタイミングで呼出して処理を実行させるものであってもよい。その場合、プログラム自体には上記モジュールが含まれずＯＳと協働して処理が実行される。このようなモジュールを含まないプログラムも、本発明にかかるプログラムに含まれ得る。

また、上記プログラムは他のプログラムの一部に組込まれて提供されるものであってもよい。その場合にも、プログラム自体には上記他のプログラムに含まれるモジュールが含まれず、他のプログラムと協働して処理が実行される。このような他のプログラムに組込まれたプログラムも、本発明にかかるプログラムに含まれ得る。

提供されるプログラム製品は、ハードディスクなどのプログラム格納部にインストール
されて実行される。なお、プログラム製品は、プログラム自体と、プログラムが記録された記録媒体とを含む。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明にかかる画像形成装置が適用される、本実施の形態にかかる複写機１のハードウェア構成の概略を示す模式的断面図である。 コントローラ１００内のＣＰＵ２００によりＤＣブラシレスモータの駆動が制御される構成を説明する図である。 本発明の実施の形態に従うサーボ機構のブロック線図を説明する図である。 モータブロック７４の内部のブロック線図である。 本発明の実施の形態に従うモータ制御基板を説明する図である。 本発明の実施の形態に従うモータ制御方式を説明するフロー図である。 本発明の実施の形態の変形例に従うモータ制御基板を説明する図である。 従来のＤＣブラシレスモータの構成を説明する図である。 モータ制御基板内の構成を説明する図である。

符号の説明

１ 複写機、３ 戴荷台、２ 搬送部、４ 排出台、１０ 画像読取部、１１ 原稿台ガラス、２０ 用紙搬送部、２１，２１Ｙ，２１Ｍ，２１Ｃ，２１Ｋ 作像部、２５，２５Ｙ，２５Ｍ，２５Ｃ，２５Ｋ 転写ローラ、３０ 画像形成部、３１ 中間転写ベルト、３２，３３，３４，３５，３７，４２，４３ ローラ、３８ 排紙トレイ、４０ 用紙格納部、４１ 給紙カセット、６０ モータ部、６２ モータ、６４ ＦＧセンサ、７０ 周波数ＰＩＤブロック、７２ ローパスフィルタ、７４ モータブロック、７６ ＦＧブロック、７８ 位相ＰＩＤブロック、１００ コントローラ、１０１ メモリ、２００ ＣＰＵ、２０５ 目標速度信号生成部、２１０ ＰＩＤ演算処理部、２１５ パルス検出部、２２０ 信号出力部、２２５ 選択信号生成部、２３０ 動作状態判断部、３００，３００＃ モータドライバ回路、１０００ 制御基板、１００５ コントロール回路、１０１０ モータ回路基板、１０１５ ＤＣＢＬモータ部、１０１６ モータ、１０１７ ＦＧセンサ、１０２２ 周波数偏差信号生成部、１０２４ 位相偏差信号生成部、１０２５ 速度検出部、１０２６ ＰＷＭチョッパ部、１０２８ 電流供給部。

Claims (4)

1. 直流ブラシレスモータと、
   前記直流ブラシレスモータを駆動させるために、前記直流ブラシレスモータに目標速度に従う指令信号に応じた電流を供給するモータドライバ回路と、
   前記モータドライバ回路を制御する制御回路とを備え、
   前記モータドライバ回路は、
   前記指令信号の入力に従って前記直流ブラシレスモータに供給する電流を制御する電流制御部と、
   前記モータドライバ回路から出力される回転信号のパルス数の入力を受けて、前記モータドライバ回路が前記目標速度に追従するように基準信号のパルス数と前記回転信号のパルス数との周波数誤差を検知して周波数偏差信号を生成する周波数偏差信号生成部と、
   前記モータドライバ回路から出力される回転信号の入力を受けて、前記モータドライバ回路が前記目標速度に追従するように前記基準信号のパルスと前記回転信号のパルスの位相誤差を検知して位相偏差信号を生成する位相偏差信号生成部と、
   前記周波数偏差信号生成部と前記位相偏差信号生成部からの周波数偏差信号および位相偏差信号の入力に基いて前記電流制御部に出力する第１の指令信号を生成する信号生成回路とを含み、
   前記制御回路は、前記モータドライバ回路から出力される回転信号の入力を受けて、前記モータドライバ回路が前記目標速度に追従するようにＰＩＤ演算制御処理により第２の指令信号を出力するＰＩＤ演算制御処理部を含み、
   前記制御回路は、所定条件に従って前記電流制御部への前記第１および第２の指令信号の入力を切り替える、画像形成装置。
2. 前記制御回路は、前記画像形成装置の動作シーケンスに従って作像中は前記第２の指令信号に切り替え、作像後は前記第１の指令信号に切り替える、請求項１記載の画像形成装置。
3. 前記制御回路は、前記モータドライバ回路を制御する負荷量に基いて、前記第２の指令信号から前記第１の指令信号に切り替える、請求項１記載の画像形成装置。
4. 直流ブラシレスモータと、
   前記直流ブラシレスモータを駆動させるために、前記直流ブラシレスモータに目標速度に従う指令信号に応じた電流を供給するモータドライバ回路と、
   前記モータドライバ回路を制御する制御回路とを備え、
   前記制御回路は、前記モータドライバ回路から出力される回転信号の入力を受けて、前記モータドライバ回路が前記目標速度に追従するようにＰＩＤ演算制御処理により演算結果を出力するＰＩＤ演算制御処理部を含み、
   前記モータドライバ回路は、
   前記指令信号の入力に従って前記直流ブラシレスモータに供給する電流を制御する電流制御部と、
   前記モータドライバ回路から出力される回転信号のパルス数の入力を受けて、前記モータドライバ回路が前記目標速度に追従するように基準信号のパルス数と前記回転信号のパルス数との周波数誤差を検知して周波数偏差信号を生成する周波数偏差信号生成部と、
   前記モータドライバ回路から出力される回転信号の入力を受けて、前記モータドライバ回路が前記目標速度に追従するように前記基準信号のパルスと前記回転信号のパルスの位相誤差を検知して位相偏差信号を生成する位相偏差信号生成部と、
   前記指令信号を出力するオペアンプと、
   前記制御回路からの選択信号に従って前記制御回路からの演算結果の前記オペアンプに対する入力と前記周波数偏差信号および位相偏差信号の前記オペアンプに対する入力とを切り替える選択回路とを含む、画像形成装置。

Images