JP2014045645A

JP2014045645A - 電源装置、画像形成装置及びｉｃ

Info

Publication number: JP2014045645A
Application number: JP2013126546A
Authority: JP
Inventors: Taro Minobe; 太郎美濃部
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-08-01
Filing date: 2013-06-17
Publication date: 2014-03-13
Anticipated expiration: 2033-06-17
Also published as: JP6433114B2; KR20170015860A; EP2693621A2; US20170194876A1; EP2693621B1; US10228649B2; EP2693621A3; KR102010595B1; US20140036546A1; KR101908217B1; KR20140017450A

Abstract

【課題】圧電トランスを用いた電源装置において、電源装置の出力が安定して得られるとともに、目標電圧までの立ち上り時間を短縮すること。
【解決手段】圧電トランス１０１と、圧電トランス１０１の出力電圧を検出する電圧検出回路１０８と、圧電トランス１０１を駆動するための信号を生成し、電圧検出回路１０８で検出され、フィードバックされた出力電圧と目標電圧に従って、信号の周波数を決定する周波数生成ブロック２０１５と、を有し、周波数生成ブロック２０１５は、目標電圧に対応して切り換えられるフィードバックのゲインに基づき、信号の周波数を決定する。
【選択図】図２

Description

本発明は、電源装置、画像形成装置及びＩＣに関し、特に圧電トランスを用いた高圧電源に関する。

従来、複写機、プリンタ、ファクシミリ等の画像形成装置として電子写真方式を用いた画像形成装置が知られている。この電子写真方式の画像形成装置は、現像剤としてのトナーを用いて像担持体に形成された潜像を現像する現像部材、像担持体を一様に帯電する帯電部材、像担持体に形成されたトナー像を記録材に転写する転写部材を備える。そして、現像部材、帯電部材及び転写部材に高電圧を印加して画像形成を行う構成となっている。これら複数の部材に対して高電圧を出力する高圧電源として、高圧電源装置の小型化・軽量化の観点から、薄型で軽量の高出力の圧電トランスを用いて高電圧を発生させることが提案されている（例えば、特許文献１参照）。セラミックを素材とした圧電トランスを用いた電源装置では、電磁トランス以上の効率で高電圧を生成することが可能となり、また一次側と二次側の電極間の距離を離すことが可能となる。そして、特別に絶縁のためにモールド加工する必要がなく、高圧電源装置を小型・軽量にできる。

図５（ａ）は、従来の圧電トランスを用いた高圧電源装置の概略構成図である。尚、後述する実施例で説明する高圧電源装置の構成と同じ構成には同じ符号を付し、詳細は実施例において説明する。圧電トランス１０１の特性は、一般的に図５（ｂ）のように共振周波数Ｆ０において出力電圧が最大となるような裾広がりの形状をしているため、周波数による電圧の制御が可能である。ここで、図５（ｂ）のグラフの横軸は圧電トランス１０１の駆動周波数（Ｈｚ）、縦軸は出力電圧（Ｖ）である。尚、周波数と出力電圧の関係は、共振周波数Ｆ０で出力が最大となり、共振周波数Ｆ０より高い周波数ほど、又は共振周波数Ｆ０より低い周波数ほど出力電圧が低下する特徴がある。特許文献１に記載の高圧電源装置では、周波数生成ブロック２０１５は、最初に共振周波数Ｆ０より十分高い周波数Ｆｍａｘのパルス信号を出力する。その後、周波数Ｆｍａｘから共振周波数Ｆ０の間で圧電トランス１０１の周波数を変化させることによって出力電圧を制御している。即ち、圧電トランス１０１の出力電圧を増加させるには、周波数を高い方から低い方へ変化させることで可能となる。従って、高圧制御部２０１は、周波数生成ブロック２０１５のパルス信号の周波数を増加又は減少させて、出力端子Ｖｏｕｔの電圧が目標電圧となるように制御している。

特開２０１１−２５０５４９号公報特開２００９−０３８８９２号公報特開２００７−１８９８８０号公報

しかしながら、従来のデジタル制御回路構成では、周波数生成ブロック２０１５に一般的なデジタルカウンタ回路（例えば、特許文献２参照）を使用するため、以下の課題がある。制御演算ブロック２０１４は、差分演算ブロック２０１３の差分演算結果を基に予め決められた演算式で演算を実施し、後段のデジタルカウンタ回路である周波数生成ブロック２０１５にプリセット値を入力する。デジタルカウンタ回路で構成された周波数生成ブロック２０１５は、入力されたプリセット値に応じてパルス信号を生成する。即ち、周波数生成ブロック２０１５は、プリセット値に応じてパルス信号の周波数を増加又は減少させる構成である。このため、周波数と出力電圧の関係が図５（ｂ）のように非線形な特性である圧電トランス１０１を周波数制御すると、プリセット値と出力電圧の関係は図５（ｃ）のように非線形な特性となる。より詳細に説明すると、圧電トランス１０１を共振周波数Ｆ０付近で制御した場合、周波数に対しての出力電圧は急峻な特性になるため、プリセット値に対しての出力電圧は急峻な特性となる。一方、圧電トランス１０１を共振周波数Ｆ０より十分高い周波数で制御した場合、周波数に対しての出力電圧は緩やかな特性になるため、プリセット値に対しての出力電圧は緩やかな特性となる。そのため、デジタルカウンタ回路で構成された周波数生成ブロック２０１５で、圧電トランス１０１を周波数制御すると、図５（ｃ）のようにプリセット値（横軸）と出力電圧（縦軸）の関係は非線形となってしまう。

また、圧電トランス１０１を用いた高圧電源装置において、低い電圧を出力しようとすると、差分演算ブロック２０１３の差分演算結果が小さく、制御演算ブロック２０１４のプリセット値の増加量も小さくなる。そのため、目標電圧に到達するまでにプリセット値を何度も増加させるために、立ち上り時間が長くなるといった課題が生じてしまう。この課題に対し、例えば特許文献３に記載の高圧電源装置のように、出力端子Ｖｏｕｔの電圧に応じて制御のゲインを切り替えることで、立ち上り時間を速くすることが可能である。しかし、エンジンコントローラ５０１のシステムが複雑になってしまうという課題がある。より詳細に説明すると、高圧制御部２０１は、出力端子Ｖｏｕｔの電圧を記憶部２０１１の出力電圧レジスタ２０２２に逐次格納し、出力電圧レジスタ２０２２の情報をＣＰＵ３０１へ送信するという動作が増える。ＣＰＵ３０１は、逐次送信される出力電圧レジスタ２０２２の情報に基づいて制御のゲインを決定し、記憶部２０１１にゲインを格納するという動作が増える。そのため、高圧電源装置を制御するシステムが複雑になってしまい、開発コストの増大、エンジンコントローラ５０１のコストの増大などの課題が生じてしまう。更に、例えば特許文献３に記載の高圧電源装置では、画像形成動作中の瞬間的な負荷変動等によって圧電トランス１０１の出力が変化し、制御のゲインが切り替わってしまうと、安定した出力電圧を得られない可能性がある。そして、これにより形成される画像の画質が低下してしまう可能性がある。

このような画像形成動作の高速化や画質に与える影響は、従来求められていた画像形成装置の性能に対しては十分にその要求を満たすものであった。しかしながら、近年は画像形成装置の高品質化、高速化が特に求められており、また圧電トランスを採用した高圧電源装置で目標電圧が低い場合においても迅速に目標電圧を出力したいという要求がある。従って、これに対応するためには、出力電圧の安定性、尚かつ広範囲の電圧を制御する際に、迅速に目標電圧を出力できることが求められている。

本発明は、このような状況のもとでなされたもので、圧電トランスを用いた電源装置において、電源装置の出力が安定して得られるとともに、目標電圧までの立ち上り時間を短縮することを目的とする。

前述の課題を解決するために、本発明は以下の構成を備える。

（１）圧電トランスと、前記圧電トランスを駆動するための信号を生成する信号生成手段と、前記圧電トランスの出力電圧を検出する検出手段と、前記検出手段で検出され、フィードバックされた前記出力電圧と目標電圧に従って、前記信号生成手段からの前記信号の周波数を決定する周波数決定手段と、を有し、前記周波数決定手段は、前記目標電圧に対応して切り換えられる前記フィードバックのゲインに基づき、前記信号の周波数を決定することを特徴とする電源装置。

（２）画像形成手段と、前記画像形成手段に高電圧を供給する電源と、を有し、前記電源は、圧電トランスと、前記圧電トランスを駆動するための信号を生成する信号生成手段と、前記圧電トランスの出力電圧を検出する検出手段と、前記検出手段で検出され、フィードバックされた前記出力電圧と目標電圧に従って、前記信号生成手段からの前記信号の周波数を決定する周波数決定手段と、を有し、前記周波数決定手段は、前記目標電圧に対応して切り換えられる前記フィードバックのゲインに基づき、前記信号の周波数を決定することを特徴とする画像形成装置。

（３）圧電トランスを有する電源装置の動作を制御するためのＩＣにおいて、前記圧電トランスを駆動するための信号を生成する信号生成手段と、フィードバックされた前記圧電トランスの出力電圧と目標電圧に従って、前記信号生成手段からの前記信号の周波数を決定する周波数決定手段と、を有し、前記周波数決定手段は、前記目標電圧に対応して切り換えられる前記フィードバックのゲインに基づき、前記信号の周波数を決定することを特徴とするＩＣ。

本発明によれば、圧電トランスを用いた電源装置において、電源装置の出力が安定して得られるとともに、目標電圧までの立ち上り時間を短縮することが可能となる。

実施例１、２の画像形成装置の断面を示す図、高圧電源装置の適用例を示す画像形成装置の構成ブロックを示す図実施例１の高圧電源装置の回路構成を示す図実施例１の周波数生成ブロックの構成を示す図、制御ゲインパラメータ群を設定するためのテーブルを示す図実施例１の高圧電源装置の回路構成の変形例を示す図、実施例２の高圧電源装置の回路構成を示す図従来例の高圧電源装置の回路構成を示す図、圧電トランスの駆動周波数と出力電圧の特性を示す図、プリセット値と出力電圧の関係を示す図

以下に、本発明の構成及び動作について説明する。尚、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。以下、添付図面を参照しながら、本発明を実施するための形態を、実施例により詳しく説明する。

［画像形成装置］
実施例１の画像形成装置について説明する。本実施例では、高圧電源装置を画像形成装置としてのカラーレーザプリンタに適用した場合を例に説明する。図１（ａ）に、本実施例の画像形成装置としてのカラーレーザプリンタの概略断面図を示す。レーザビームプリンタ１０は、不図示のトレイに格納された記録紙１１（記録媒体）を繰り出すピックアップローラ１２、ピックアップローラ１２によって繰り出された記録紙１１を搬送するための給紙ローラ１３を備える。給紙ローラ１３の記録紙１１の搬送方向下流には、二次転写部２６と中間転写ベルト２４を備える。給紙ローラ１３により供給された記録紙１１は、二次転写部２６によって中間転写ベルト２４上に転写されたトナー像（現像剤像）が転写されてカラー画像が形成される。トナー像は画像形成部により形成される。

ここで、画像形成部は、静電潜像が形成される像担持体としての感光ドラム２１ａ〜２１ｄと、感光ドラム２１ａ〜２１ｄを一様に帯電する帯電部２２ａ〜２２ｄとを備える。また、画像形成部は、感光ドラム２１ａ〜２１ｄに形成された静電潜像をトナーで現像する現像部２３ａ〜２３ｄと、感光ドラム２１ａ〜２１ｄ上に現像されたトナー像を中間転写ベルト２４に転写する一次転写部２５ａ〜２５ｄとを備える。尚、画像形成部の符号ａ〜ｄは、例えばイエロー色、マゼンタ色、シアン色、ブラック色を表しており、以下必要な場合を除き省略する。更に記録紙１１の搬送方向下流には、記録紙１１に転写されたトナー像を熱定着するために、内部に加熱用のヒータと加圧ローラを有する定着部２７を備える。尚、本実施例の電源装置を備える画像形成装置は、上述した構成の画像形成装置に限定されない。

［高圧電源装置と負荷］
図１（ｂ）は、レーザビームプリンタ１０に設けられる複数の高圧電源装置と高電圧が印加される負荷である帯電部２２、現像部２３、一次転写部２５、二次転写部２６の構成ブロックを示す。尚、図１（ｂ）に示す負荷は図１（ａ）の構成の画像形成装置に対応したものであり、他の構成の画像形成装置に本実施例の電源装置を適用する場合には、その画像形成装置に対応した負荷に電圧を印加することとなる。

エンジンコントローラ５０１は、ＣＰＵ３０１、高圧制御部２０１ａ〜２０１ｄで構成される。帯電部２２、現像部２３、一次転写部２５、二次転写部２６は、画像形成の各処理を行うために、高圧電源装置から所定の高電圧を印加される必要がある。そこで、高圧制御部２０１ａは、帯電部２２に印加されている高電圧を電圧検出回路１０８ａ（後述する図２参照、以下同じ）で検出し、検出した電圧がＣＰＵ３０１から設定された目標電圧になるように昇圧回路１１４ａを制御する。また、高圧制御部２０１ｂは、現像部２３に印加されている高電圧を電圧検出回路１０８ｂで検出し、検出した電圧がＣＰＵ３０１から設定された目標電圧になるように昇圧回路１１４ｂを制御する。また、高圧制御部２０１ｃは、一次転写部２５に印加されている高電圧を電圧検出回路１０８ｃで検出し、検出した電圧がＣＰＵ３０１から設定された目標電圧になるように昇圧回路１１４ｃを制御する。また、高圧制御部２０１ｄは、二次転写部２６に印加されている高電圧を電圧検出回路１０８ｄで検出し、検出した電圧がＣＰＵ３０１から設定された目標電圧になるように昇圧回路１１４ｄを制御する。

［高圧電源装置の構成］
本実施例の高圧電源装置の構成について詳細に説明する。本実施例は、圧電トランス１０１を用いた高圧電源装置において、目標電圧に応じて制御ゲインを切り替えることを特徴としている。図２は、本実施例の高圧電源装置を示す構成図である。高圧電源装置は、昇圧回路１１４と、電圧検出回路１０８（検出手段）と、エンジンコントローラ５０１とを備える。ここで、昇圧回路１１４は、図１（ｂ）で説明した昇圧回路１１４ａ〜１１４ｄに、電圧検出回路１０８は電圧検出回路１０８ａ〜１０８ｄに、それぞれ対応している。昇圧回路１１４は、圧電トランス１０１、整流用のダイオード１０２、１０３、整流用のコンデンサ１０４、電解効果トランジスタ１１１、電圧共振用のインダクタ１１２、電圧共振用のコンデンサ１１３で構成される。電解効果トランジスタ１１１は、後述する高圧制御部２０１から供給されたパルス信号でスイッチング動作し、インダクタ１１２及びコンデンサ１１３によるＬＣ共振回路によってパルス信号を増幅する。圧電トランス１０１は、一次側端子に供給されたパルス信号に応じて振動し、二次側端子に圧電トランス１０１のサイズに応じた昇圧比で増幅した交流電圧を発生させる。

圧電トランス１０１の後段には整流回路が接続されている。即ち、圧電トランス１０１の二次側端子は、ダイオード１０２のカソード端子と、ダイオード１０３のアノード端子とに接続されている。コンデンサ１０４の一端は、ダイオード１０３のカソード端子に接続され、かつ、出力端子Ｖｏｕｔに接続されている。コンデンサ１０４の他端は、ダイオード１０２のアノード端子に接続され、かつ、接地されている。ダイオード１０２、ダイオード１０３及びコンデンサ１０４は、整流回路を形成している。従って、圧電トランス１０１の二次側端子から出力された交流電圧は、この整流回路によって正電圧に整流平滑され、出力端子Ｖｏｕｔから負荷（不図示）に供給される。

電圧検出回路１０８は、抵抗１０５、１０６、１０７で構成される。出力端子Ｖｏｕｔの電圧は、電圧検出回路１０８で分圧され、分圧後の電圧は、後述する高圧制御部２０１のＡ／Ｄコンバータ２０１２へ入力される。

エンジンコントローラ５０１は、高圧制御部２０１（制御手段）、ＣＰＵ３０１、クロック発生部４０１で構成される。高圧制御部２０１は、図１（ｂ）で説明した高圧制御部２０１ａ〜２０１ｄに対応しており、出力端子Ｖｏｕｔの電圧の定電圧制御を行う。ＣＰＵ３０１は、高圧制御部２０１に目標電圧を設定する。クロック発生部４０１は、高圧制御部２０１及びＣＰＵ３０１にそれぞれクロックを供給する。

［高圧電源装置の制御動作］
次に、図２に示す高圧電源装置の制御動作について説明する。高圧制御部２０１は、揮発性メモリである記憶部２０１１（記憶手段）と、Ａ／Ｄコンバータ２０１２と、差分演算ブロック２０１３と、制御演算ブロック２０１４と、デジタルカウンタ回路を用いた周波数生成ブロック２０１５とを備える。また、記憶部２０１１は、目標値設定レジスタ２０２１と、出力電圧レジスタ２０２２と、ゲイン設定レジスタ２０２３とを備える。図５（ａ）に示す従来の高圧電源装置と異なる点は、本実施例の高圧電源装置において記憶部２０１１がゲイン設定レジスタ２０２３を有する点である。

Ａ／Ｄコンバータ２０１２に入力された出力端子Ｖｏｕｔの出力は、デジタル変換されたのちに記憶部２０１１の出力電圧レジスタ２０２２に格納される。目標電圧は、ＣＰＵ３０１から記憶部２０１１の目標値設定レジスタ２０２１とゲイン設定レジスタ２０２３に格納される。差分演算ブロック２０１３は、出力電圧レジスタ２０２２と目標値設定レジスタ２０２１に格納されたそれぞれの値の差分を演算し、制御演算ブロック２０１４に出力する。

制御演算ブロック２０１４は、差分演算ブロック２０１３の差分演算結果に基づいてＰＩＤ制御を行い、周波数生成ブロック２０１５で生成するパルス信号の周波数を決定するための値であるプリセット値を演算し、周波数生成ブロック２０１５に入力する。そして、制御演算ブロック２０１４から入力される周波数制御用のプリセット値が小さくなると、周波数生成ブロック２０１５はパルス信号の周波数を高くする。一方、制御演算ブロック２０１４から入力される周波数制御用のプリセット値が大きくなると、周波数生成ブロック２０１５はパルス信号の周波数を低くする。

［周波数生成ブロック］
続いて、周波数生成ブロック２０１５の構成及び動作について図３（ａ）を用いて詳細に説明する。周波数生成ブロック２０１５は、Ｎｂｉｔプログラマブルカウンタ２０１５１と、１ｂｉｔカウンタ２０１５３と、ＡＮＤゲート２０１５４を備える。

Ｎｂｉｔプログラマブルカウンタ２０１５１（以下、Ｎｂｉｔカウンタ２０１５１とする）には、クロック発生部４０１から入力パルス（例えば数ＭＨｚのクロック）が供給される。Ｎｂｉｔカウンタ２０１５１は、入力パルスがハイレベル（以下、Ｈとする）になるたびにカウント値を＋１ずつカウントアップしていくことで、カウントを行う。また、Ｎｂｉｔカウンタ２０１５１は、制御演算ブロック２０１４から入力されるプリセット値と前述のカウント値が一致すると出力が反転し、前述のカウント値はゼロ（０）にクリアされる。Ｎｂｉｔカウンタ２０１５１の出力は、後述する１ｂｉｔカウンタ２０１５３に出力される。尚、Ｎｂｉｔカウンタ２０１５１は、リセット入力端子ＲＥＳＥＴにリセット信号としてローレベル（以下、Ｌとする）の信号が入力されると、リセットがかかり、カウント値はゼロ（０）になる。Ｎｂｉｔカウンタ２０１５１に入力されるリセット信号は、ＣＰＵ３０１から供給される。

１ｂｉｔカウンタ２０１５３は、Ｎｂｉｔカウンタ２０１５１からの出力信号がＨ信号となるたびに出力電圧を反転するもので、Ｎｂｉｔカウンタ２０１５１を介して入力されるプリセット値の情報に応じた周波数のパルス信号を生成する。尚、１ｂｉｔカウンタ２０１５３は、リセット入力端子ＲＥＳＥＴにリセット信号が入力されるとリセットされる。１ｂｉｔカウンタ２０１５３に入力されるリセット信号は、ＣＰＵ３０１から供給される。

これにより、制御演算ブロック２０１４から入力されるプリセット値が小さくなると、Ｎｂｉｔカウンタ２０１５１から出力される信号が反転する周期が短くなるため、周波数生成ブロック２０１５から出力されるパルス信号の周波数は高くなる。一方、制御演算ブロック２０１４から入力されるプリセット値が大きくなると、Ｎｂｉｔカウンタ２０１５１から出力される信号が反転する周期が長くなるため、周波数生成ブロック２０１５から出力されるパルス信号の周波数は低くなる。

ＡＮＤゲート２０１５４は、ＣＰＵ３０１から出力されたＥＮＡＢＬＥ信号に応じて、高圧電源装置の出力のオンオフ（以下、ＯＮ／ＯＦＦとする）制御を行う。より詳細に説明すると、ＥＮＡＢＬＥ信号がＬ出力の場合、ＡＮＤゲート２０１５４は、１ｂｉｔカウンタ２０１５３の出力に応じたパルス信号を出力する。一方、ＥＮＡＢＬＥ信号がＨ出力の場合、ＡＮＤゲート２０１５４の出力が強制的にＬ信号になるため、ＡＮＤゲート２０１５４は、Ｌ信号を出力する。従って、ＣＰＵ３０１から出力されたＥＮＡＢＬＥ信号に応じて、高圧制御部２０１から出力されるパルス信号のオン／オフ制御を行うことができるため、高圧電源装置の出力のオン／オフ制御を行うことができる。

尚、上述した図５（ｂ）の周波数Ｆｍａｘから共振周波数Ｆ０の間で圧電トランス１０１の周波数を変化させる場合、制御演算ブロック２０１４のプリセット値にリミット値Ｆｍａｘ、Ｆ０を設ければよい。即ち、プリセット値がリミット値Ｆｍａｘ、Ｆ０になったら、制御演算ブロック２０１４のＰＩＤ制御の演算動作を停止（演算結果を保持）すればよい。その際、リミット値Ｆｍａｘ、Ｆ０は、記憶部２０１１に記憶してもよいし、ＣＰＵ３０１から設定可能としてもよいし、固定値にしてもよい。

［制御ゲインの切り替え動作］
本実施例の高圧電源装置における、設定電圧値（目標電圧値）に応じて制御ゲインを切り替える動作について説明する。図３（ｂ）は本実施例の設定電圧値に応じて制御ゲインを設定するためのテーブル８００を示す図である。テーブル８００は、高圧電源装置の設定電圧値（Ｔｇｔ［Ｖ］）と、制御演算ブロック２０１４の制御ゲインパラメータ群（以下、ゲイン又は制御ゲインともいう）との対応関係を定義したルックアップテーブルの一例である。設定電圧値とゲインを対応付けたテーブル８００は、ＣＰＵ３０１に含まれるＲＯＭに予め格納される。尚、テーブル８００の制御ゲインパラメータ群は、フィードバック制御の一例としてのＰＩＤ制御の比例項（Ｐ項）、積分項（Ｉ項）、微分項（Ｄ項）それぞれのゲインのパラメータである。即ち、ＰＩＤ制御を行うための制御パラメータの設定値であり、高圧電源装置の回路が持つ時間遅れ要素、電圧検出回路１０８や高圧制御部２０１のＡ／Ｄコンバータ２０１２が持つ時間遅れ要素を考慮し、設定電圧値ごとに最適化した値になっている。また、テーブル８００には、高圧電源装置の設定電圧値と制御演算ブロック２０１４の制御ゲインパラメータ群との対応関係を定義した関係式が定義されてもよい。

（設定電圧値が低い場合）
低い電圧を得るために、圧電トランス１０１を周波数制御した場合、周波数生成ブロック２０１５は、周波数に対しての出力電圧が緩やかな領域で圧電トランス１０１を駆動することになる（図５（ｂ）参照）。従って、制御演算ブロック２０１４のプリセット値に対しての出力電圧は緩やかな特性となる（図５（ｃ）参照）。そこで、本実施例では、ＣＰＵ３０１は制御演算ブロック２０１４のＰＩＤ制御のゲインを大きくし、制御演算ブロック２０１４のプリセット値を大きく変化させることで、パルス信号の周波数を大きく変化させることが可能となる。即ち、ＣＰＵ３０１は、設定電圧値とその設定電圧値に対応した制御ゲインパラメータ群（図３（ｂ）ではＧ１に相当するパラメータ群）を、記憶部２０１１の目標値設定レジスタ２０２１とゲイン設定レジスタ２０２３にそれぞれ設定する。

ここで、Ｇ１とは、例えば目標電圧が１０００Ｖ未満の低い電圧（Ｔｇｔ＜１０００）を得るために最適化したゲイン群であり、本実施例では、比例項（Ｐ項）＝１０、積分項（Ｉ項）＝８、微分項（Ｄ項）＝４とする。そして、制御演算ブロック２０１４のＰＩＤ制御は、比例項（Ｐ項）、積分項（Ｉ項）、微分項（Ｄ項）それぞれに用いられるゲインを変更することで、制御演算ブロック２０１４のプリセット値を大きく変化させることが可能である。その結果、周波数に対しての出力電圧が緩やかな領域で圧電トランス１０１を駆動する場合であっても、プリセット値をより大きく変化させることができるため、迅速に目標電圧を出力することが可能となる。

（設定電圧値が高い場合）
逆に、高い電圧を得るために、圧電トランス１０１を周波数制御した場合、周波数生成ブロック２０１５は、周波数に対しての出力電圧が急峻な領域で圧電トランス１０１を駆動することになる（図５（ｂ）参照）。従って、制御演算ブロック２０１４のプリセット値に対しての出力電圧は急峻な特性となる（図５（ｃ）参照）。そこで、本実施例では、ＣＰＵ３０１は制御演算ブロック２０１４のＰＩＤ制御のゲインを変更し、制御演算ブロック２０１４のプリセット値を細かく変化させることで、パルス信号の周波数を細かく変化させることが可能となる。即ち、ＣＰＵ３０１は、設定電圧値とその設定電圧値に対応した制御ゲインパラメータ群（図３（ｂ）ではＧ５に相当するパラメータ群）を、記憶部２０１１の目標値設定レジスタ２０２１とゲイン設定レジスタ２０２３にそれぞれ設定する。

ここで、Ｇ５とは、例えば目標電圧が４０００Ｖ以上（４０００≦Ｔｇｔ）の高い電圧を得るために最適化したゲイン群であり、本実施例では、比例項（Ｐ項）＝６、積分項（Ｉ項）＝４、微分項（Ｄ項）＝４とする。そして、制御演算ブロック２０１４のＰＩＤ制御は、比例項（Ｐ項）、積分項（Ｉ項）、微分項（Ｄ項）それぞれに用いられるゲインを変更することで、Ｇ１より制御演算ブロック２０１４のプリセット値を細かく変化させることが可能である。その結果、周波数に対しての出力電圧が急峻な領域で圧電トランス１０１を駆動する場合であっても、従来のＰＩＤ制御のゲインで演算することができる。このため、従来の立ち上り時間と同等で目標電圧を出力することが可能になると共に、オーバーシュートすることなく、安定した電圧を出力することが可能となる。

以上のように、本実施例の構成によれば、設定電圧値に応じてＰＩＤ制御のゲインを切り替えることで、圧電トランスを用いた高圧電源装置で低い電圧を出力した際も迅速に目標電圧を出力することが可能となる。

［他の実施例］
尚、上述の説明においては、出力端子Ｖｏｕｔの電圧は、電圧検出回路１０８で分圧され、分圧後の電圧を高圧制御部２０１のＡ／Ｄコンバータ２０１２に入力する場合について説明したが、本実施例は上述の場合に限定されるわけではない。例えば、差分演算ブロック２０１３を図４（ａ）の１２５のようにアナログ回路で構成してもよい。即ち、１２５は、オペアンプ１２０と、抵抗１２１、１２２、１２３、１２４で構成された差動増幅回路であり、以降、差動増幅回路１２５（出力手段）とする。出力端子Ｖｏｕｔの電圧は、電圧検出回路１０８で分圧され、分圧後の電圧は抵抗１２１を介してオペアンプ１２０の反転入力端子（−端子）に入力する。

一方、ＣＰＵ３０１により目標値設定レジスタ２０２１に設定された設定電圧値（目標電圧値）はＤ／Ａコンバータ２０１６に出力される。そしてＤ／Ａコンバータ２０１６から出力された設定電圧値は、抵抗１２３を介してオペアンプ１２０の非反転入力端子（＋端子）に入力する。オペアンプ１２０は、反転入力端子と非反転入力端子で仮想短絡（バーチャルショート）が成立するように出力する。オペアンプ１２０の出力は、Ａ／Ｄコンバータ２０１２を介して、制御演算ブロック２０１４へ入力される。従って、差動増幅回路１２５は、差分演算ブロック２０１３と同様に、出力端子Ｖｏｕｔの電圧と設定電圧値との差分を出力することが可能である。そして、制御演算ブロック２０１４は、差動増幅回路１２５により出力された差分をＡ／Ｄコンバータ２０１２によりデジタル変換した値に基づいて、プリセット値を出力する。尚、図４（ａ）の構成と同じ構成には同じ符号を付し、説明は省略する。

以上、本実施例によれば、圧電トランスを用いた電源装置において、電源装置の出力が安定して得られるとともに、目標電圧までの立ち上り時間を短縮することが可能となる。

［高圧電源装置］
実施例２の構成及び動作について図４（ｂ）を用いて詳細に説明する。実施例１では、テーブル８００は、ＣＰＵ３０１に含まれるＲＯＭに予め格納され、ＣＰＵ３０１が記憶部２０１１のゲイン設定レジスタ２０２３に制御ゲインパラメータ群を設定する。本実施例では、実施例１の構成に対して、ＣＰＵ３０１に格納していたテーブル８００（図３（ｂ）参照）を、高圧制御部２０１の記憶部２０１１に格納した点が異なる。本実施例では、実施例１と共通する構成については説明を省略し、テーブル８００を高圧制御部２０１の記憶部２０１１に格納した構成及び動作について詳細に説明する。

図４（ｂ）は、本実施例の高圧電源装置を示す構成図である。２０１７は実施例１のテーブル８００を格納したゲイン設定テーブルであり、設定電圧値（目標電圧値）と制御演算ブロック２０１４のＰＩＤ制御ゲインパラメータとの対応関係を定義したルックアップテーブルの一例である。尚、テーブル８００のＰＩＤ制御ゲインパラメータ群は、実施例１と同様に設定電圧値ごとに最適化した値になっている。またテーブル８００には、実施例１と同様に高圧電源装置の設定電圧値と、制御演算ブロック２０１４の制御ゲインパラメータ群との対応関係を定義した関係式が定義されてもよい。

制御演算ブロック２０１４は、ゲイン設定テーブル２０１７から設定電圧値に対応した制御ゲインパラメータ群でＰＩＤ制御演算を行うことが可能である。従って、実施例１と同様に、設定電圧値に応じて制御ゲインを切り替えることで、高圧電源装置の出力が安定して得られるとともに、低い電圧を出力した際も迅速に目標電圧を出力することが可能となる。

また、本実施例のようにテーブル８００を高圧制御部２０１の記憶部２０１１に格納することで、ＣＰＵ３０１は高圧制御部２０１の記憶部２０１１に目標電圧のみ設定すればよい。このため、高圧制御部２０１のレジスタの数を減らすことができ、尚かつＣＰＵ３０１を介さない制御を行うことが可能である。

尚、本実施例においても、実施例１のように差分演算ブロック２０１３をアナログ回路である差動増幅回路１２５としてもよい。

また、上述した実施例１、２のテーブル８００の制御ゲインパラメータ群の値Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５は、設定電圧値ごとにＧ１＞Ｇ２＞Ｇ３＞Ｇ４＞Ｇ５を満たす最適化した値としたが、本発明はこれに限られない。例えば、高圧電源装置が高電圧を供給する部材のインピーダンス変化もテーブル８００の制御ゲインパラメータ群の値Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５に考慮してもよい。すなわち、図５（ｂ）の駆動周波数と出力電圧の関係は、部材のインピーダンスによっても変化する。このため、部材のインピーダンスを検知し、駆動周波数と出力電圧の特性変化も考慮して、テーブル８００の制御ゲインパラメータ群の値Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５を最適化することで、高圧電源装置の出力を安定して得ることができる。

更に、上述した実施例１、２では、制御演算ブロック２０１４のフィードバック制御の一例としてＰＩＤ制御を行う例を説明したが、フィードバック制御のゲインを変更することができれば、他の様態のフィードバック制御を用いても良い。

なお、上記の実施例１、２で説明した高圧制御部２０１をＩＣ化して構成することも可能である、例えばＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）等の特定用途向けのＩＣとして構成することが可能である。ＩＣ化すれば、電源装置の回路規模の縮小化ができ、電源装置の回路基板の小型化につながる。

１０１圧電トランス
１０８電圧検出回路
２０１高圧制御部

Claims

圧電トランスと、
前記圧電トランスを駆動するための信号を生成する信号生成手段と、
前記圧電トランスの出力電圧を検出する検出手段と、
前記検出手段で検出され、フィードバックされた前記出力電圧と目標電圧に従って、前記信号生成手段からの前記信号の周波数を決定する周波数決定手段と、
を有し、
前記周波数決定手段は、前記目標電圧に対応して切り換えられる前記フィードバックのゲインに基づき、前記信号の周波数を決定することを特徴とする電源装置。
前記周波数決定手段は、前記圧電トランスを駆動するパルス信号を生成するデジタルカウンタ回路を有することを特徴とする請求項１に記載の電源装置。
目標電圧ごとに前記フィードバックを行う際のゲインを対応付けたテーブルを記憶する記憶手段を備え、
前記周波数決定手段は、前記記憶手段に記憶された前記テーブルを参照し、予め設定された目標電圧に対応付けられたゲインに切り替えることを特徴とする請求項１または２に記載の電源装置。
前記周波数決定手段は、前記検出手段により検出された出力電圧をデジタル変換した値と予め設定された目標電圧との差分に基づいて、前記フィードバックを行うことを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
前記検出手段により検出された出力電圧と予め設定された目標電圧との差分を出力する出力手段を備え、
前記周波数決定手段は、前記出力手段により出力された差分をデジタル変換した値に基づいて、前記フィードバックを行うことを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
前記ゲインとは、ＰＩＤ制御を行うための制御パラメータの設定値であることを特徴とする請求項１乃至５のいずれか１項に記載の電源装置。
画像形成手段と、
前記画像形成手段に高電圧を供給する電源と、を有し、
前記電源は、圧電トランスと、前記圧電トランスを駆動するための信号を生成する信号生成手段と、前記圧電トランスの出力電圧を検出する検出手段と、前記検出手段で検出され、フィードバックされた前記出力電圧と目標電圧に従って、前記信号生成手段からの前記信号の周波数を決定する周波数決定手段と、を有し、
前記周波数決定手段は、前記目標電圧に対応して切り換えられる前記フィードバックのゲインに基づき、前記信号の周波数を決定することを特徴とする画像形成装置。
前記画像形成手段とは、像担持体を帯電する帯電手段、前記像担持体に形成された潜像を現像する現像手段、前記像担持体に形成された画像を転写する転写手段を含むことを特徴とする請求項７に記載の画像形成装置。
圧電トランスを有する電源装置の動作を制御するためのＩＣにおいて、
前記圧電トランスを駆動するための信号を生成する信号生成手段と、
フィードバックされた前記圧電トランスの出力電圧と目標電圧に従って、前記信号生成手段からの前記信号の周波数を決定する周波数決定手段と、を有し、
前記周波数決定手段は、前記目標電圧に対応して切り換えられる前記フィードバックのゲインに基づき、前記信号の周波数を決定することを特徴とするＩＣ。
前記周波数決定手段は、前記圧電トランスを駆動するパルス信号を生成するデジタルカウンタ回路を有することを特徴とする請求項９に記載のＩＣ。
目標電圧ごとに前記フィードバックを行う際のゲインを対応付けたテーブルを記憶する記憶手段を備え、
前記周波数決定手段は、前記記憶手段に記憶された前記テーブルを参照し、予め設定された目標電圧に対応付けられたゲインに切り替えることを特徴とする請求項９または１０に記載のＩＣ。
前記周波数決定手段は、前記出力電圧をデジタル変換した値と予め設定された目標電圧との差分に基づいて、前記フィードバックを行うことを特徴とする請求項９乃至１１のいずれか１項に記載のＩＣ。
前記出力電圧と予め設定された目標電圧との差分を出力する出力手段を備え、
前記周波数決定手段は、前記出力手段により出力された差分をデジタル変換した値に基づいて、前記フィードバックを行うことを特徴とする請求項９乃至１１のいずれか１項に記載のＩＣ。
前記ゲインとは、ＰＩＤ制御を行うための制御パラメータの設定値であることを特徴とする請求項９乃至１３のいずれか１項に記載のＩＣ。