JP4770808B2 - 画像形成装置 - Google Patents

画像形成装置 Download PDF

Info

Publication number
JP4770808B2
JP4770808B2 JP2007192057A JP2007192057A JP4770808B2 JP 4770808 B2 JP4770808 B2 JP 4770808B2 JP 2007192057 A JP2007192057 A JP 2007192057A JP 2007192057 A JP2007192057 A JP 2007192057A JP 4770808 B2 JP4770808 B2 JP 4770808B2
Authority
JP
Japan
Prior art keywords
value
current
voltage
output
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007192057A
Other languages
English (en)
Other versions
JP2009031330A (ja
Inventor
浩幸 長縄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2007192057A priority Critical patent/JP4770808B2/ja
Publication of JP2009031330A publication Critical patent/JP2009031330A/ja
Application granted granted Critical
Publication of JP4770808B2 publication Critical patent/JP4770808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

本発明は、画像形成装置に関し、特に、電気的負荷への電力供給制御に関する。
画像形成装置には、例えば転写ローラなどの電気的負荷に電力を供給する電力供給装置が備えられている。この電力供給装置は、電気的負荷に供給する電力の電流値を制御対象値とし、この制御対象値を目標値に維持する定電流制御を行っている(特許文献1参照)。このために、電力供給装置には、上記制御対象値を検出しその検出値に応じた電圧信号を出力する検出回路が備えられ、電力供給装置の制御回路は上記電圧信号の電圧値をフィードバック値として受けるようになっている。
特開2006−30554公報
ところで、電力供給装置の制御回路は、通常、フィードバック値として正極の電圧値を受けることを前提に回路が構成されている。しかしながら、定電流制御が停止する際、検出回路に対し定電流制御時とは逆向きに電流が流れてしまうことがある。そうすると、例えば電気的負荷に負極性電圧を印加する構成ではフィードバック値の極性が負極に反転してしまう。また、電気的負荷に正極性電圧を印加する構成ではフィードバック値が定電流制御時よりも高いレベルになってしまう。従って、上記制御回路は所定領域(例えば保証領域)外の電圧を受けることになり、悪影響を受けてしまうおそれがあった。
本発明は上記のような事情に基づいて完成されたものであって、その目的は、フィードバック値が所定領域外の値になってしまうことを抑制することが可能な画像形成装置を提供するところにある。
上記の目的を達成するための手段として、第1の発明に係る画像形成装置は、電気的負荷と、前記電気的負荷に電力を供給する供給手段と、前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、前記出力手段の出力電圧値に基づくフィードバック値を受けて、前記電気的負荷に流れる電流をフィードバック制御する制御手段と、前記出力手段に対し、前記フィードバック制御中と同じ電流方向に加算電流を流す加算手段と、前記出力手段の出力電圧が入力されるバッファ手段と、前記加算電流による前記出力手段の出力電圧値の増減方向とは逆の増減方向に、前記バッファ手段の出力電圧を増減させて、当該増減後の出力電圧を前記フィードバック値として前記制御手段に与える変更手段と、を備える。
本発明によれば、加算手段によって出力手段に対し、フィードバック制御中と同じ電流方向に加算電流を流すことで、フィードバック値が所定領域外の値になってしまうことを抑制できる。しかも、加算電流によって増減した出力手段の出力電圧値は変更手段によってその増減量が低減される。従って、変更手段を設けずに出力手段の出力電圧値をそのままフィードバック値とする構成に比べて、制御手段におけるフィードバック値のダイナミックレンジを広く確保できる。
第2の発明は、第1の発明の画像形成装置であって、前記変更手段は、前記加算電流による前記出力手段の出力電圧の増減量と同じ量だけ前記バッファ手段の出力電圧を増減させる構成である。
本発明によれば、加算電流による出力手段の出力電圧の増減分を、変更手段によって相殺することで、出力手段の出力電圧の変化レンジとフィードバック値の変化レンジとが一致するため、制御手段側で出力手段の出力電圧とフィードバック値とのずれ量を考慮する必要がなくなる。
第3の発明は、第1または第2の発明の画像形成装置であって、前記加算手段及び前記変更手段のうち少なくとも一方は、定電流源を備え、当該定電流源からの定電流によって前記出力電圧を増減させる構成である。
加算手段や変更手段は、例えば電源ラインと出力手段との間に抵抗を設けた構成であってもよいが、この構成では、電源電圧や出力手段に流れる電流量が変動する場合には、これに伴って出力電圧が変動し得る。これに対して、本発明によれば加算手段および変更手段のうち少なくとも一方は、定電流源からの定電流によって出力手段またはバッファ手段の出力電圧を増減させる構成であるから、当該出力電圧を安定させることができ、フィードバック値が所定領域外の値になってしまうことをより確実に抑制できる。
第4の発明は、第3の発明の画像形成装置であって、前記定電流源はプログラマブルシャントレギュレータによって構成されている。
本発明によれば、比較的簡単な構成で精度の高い定電流源を構築することができる。
第5の発明は、第1から第4のいずれか一つの発明の画像形成装置であって、前記加算電流は、前記バッファ手段の出力電圧を飽和させない範囲内に設定されている。
加算電流によってバッファ手段の出力電圧が飽和してしまうと正確なフィードバック制御を行うことができなくなる。従って、本発明のように加算電流はバッファ手段の出力電圧を飽和させない範囲内に設定することが好ましい。
第6の発明は、第1から第5のいずれか一つの発明の画像形成装置であって、前記供給手段は、前記電気的負荷に負極性電圧を印加する構成であり、前記フィードバック制御がオフしている際のフィードバック値が基準値以上である場合に異常と判断する判断手段を備え、前記加算電流は、前記加算状態におけるフィードバック値が前記基準値以下になる値に設定されている。
仮に加算電流を、加算状態におけるフィードバック値が基準値よりも大きくなる値に設定すると、異常が発生していないにもかかわらず加算手段によってフィードバック値が基準値よりも大きい値に維持されて、異常であると誤判断してしまうおそれがある。従って、本発明のように加算電流を、加算状態におけるフィードバック値が基準値以下になる値に設定することが好ましい。但し、本発明では、加算電流による出力手段の出力電圧の増加分を変更手段によって低減させる構成である。従って、フィードバック値が所定領域外の値になってしまうことを十分に抑制できる程度に加算電流を大きく設定しつつ、その加算電流による増減分を変更手段によって基準値以下に低減することができる。
第7の発明は、第1から第6のいずれか一つの発明の画像形成装置であって、前記電気的負荷は転写手段である。
電気的負荷が転写手段である構成に対し、特に本発明は有効である。
本発明によれば、フィードバック値が所定領域外の値になってしまうことを抑制できる。
<実施形態1>
本発明の実施形態1について図1〜図3を参照して説明する。
(レーザプリンタの全体構成)
図1は、レーザプリンタ(以下、「プリンタ1」という。画像形成装置の一例。)の要部を示す側断面図である。なお、以下、図1で紙面右側をプリンタ1の前側、図1で紙面左側をプリンタ1の後側として説明する。図1において、プリンタ1は、本体フレーム2内に、用紙3(被記録媒体の一例)を給紙するためのフィーダ部4や、給紙された用紙3に画像を形成するための画像形成部5などを備えている。
(1)フィーダ部
フィーダ部4は、給紙トレイ6と、用紙押圧板7と、給紙ローラ8と、レジストレーションローラ12とを備えている。用紙押圧板7は、その後端部を中心に回転可能とされており、この用紙押圧板7上の最上位にある用紙3が給紙ローラ8に向かって押圧されている。そして、用紙押圧板7上の用紙3は、その給紙ローラ8の回転によって1枚毎に給紙される。
給紙された用紙3は、レジストレーションローラ12によってレジストされた後に転写位置Xに送られる。なお、この転写位置Xは、用紙3に感光ドラム27上のトナー像を転写する位置であって、感光ドラム27(感光体の一例)と転写ローラ30(電気的負荷、転写手段の一例)との接触位置とされる。
(2)画像形成部
画像形成部5は、スキャナ部16、プロセスカートリッジ17および定着部18を備えている。
スキャナ部16は、レーザ発光部(図示せず)、ポリゴンミラー19等を備えている。レーザ発光部から出射されたレーザ光は、ポリゴンミラー19によって偏向されつつ感光ドラム27の表面上に照射される。
また、プロセスカートリッジ17は、現像ローラ31(現像手段の一例)、感光ドラム27、スコロトロン型の帯電器29及び転写ローラ30を備えている。なお、感光ドラム27は、そのドラム軸27Aがグランドに接地されている。
帯電器29は、感光ドラム27の表面を一様に正極性に帯電させる。その後、感光ドラム27の表面は、スキャナ部16からのレーザ光により露光され、静電潜像が形成される。次いで、その静電潜像は、現像ローラ31の表面上に担持されたトナーが供給されることで現像化される。
転写ローラ30は、金属製のローラ軸30Aを備え、このローラ軸30Aには、高電圧電源回路基板52に実装された印加回路60が接続されており、転写動作時には、この印加回路60から転写電圧V1(負極性電圧)が印加される。
定着部18は、用紙3上のトナーを、用紙3が加熱ローラ41と押圧ローラ42との間を通過する間に熱定着させる。その熱定着後の用紙3は排紙パス44を介して排紙トレイ46上に排紙される。
(印加回路の構成)
図2には、転写ローラ30に転写電圧V1を印加するための印加回路60の要部構成のブロック図が示されている。この印加回路60は、制御回路62と高電圧出力回路61(供給手段の一例)とを備えて構成されている。高電圧出力回路61は駆動回路63及びトランス64を備える。
駆動回路63は、制御回路62からのPWM信号S1(制御信号の一例)を受け、このPWM信号S1のPWM値(デューティ比)に応じた発振電流をトランス64の1次側巻線64Aに流す。具体的には、駆動回路63は、抵抗65及びコンデンサ66からなる積分回路、スイッチ素子としてのトランジスタ67,68等を備える。この積分回路は、制御回路62からのPWM信号S1を積分してトランジスタ67のベースに与える。このトランジスタ67は、エミッタが第1電源(例えば+3.3[v])に接続され、コレクタが抵抗69及びコンデンサ70からなる積分回路に接続されている。この積分回路の出力がトランス64の補助巻線64Cを介してトランジスタ68のベースに接続されている。
トランスの1次側巻線64Aは、第2電源(例えば+24[v])と上記トランジスタ68との間に接続されている。トランス64の2次側巻線64Bの両端には、ダイオード73からなる整流回路が接続されている。また、抵抗74には平滑コンデンサ72が並列接続されている。そして、ダイオード73と抵抗74との接続点Aが転写ローラ30のローラ軸30Aに接続される。
更に、高電圧出力回路61は電流検出回路75(出力手段の一例)を備える。電流検出回路75は、上記抵抗74とグランドとの間に接続される検出抵抗(「フィードバック抵抗」ともいう)75Aを備え、転写ローラ30に流れる転写電流i1(電気的負荷に流れる電流の一例)に応じた電圧値V2(抵抗74と検出抵抗75Aとの接続点Bの電圧値)の検出信号S2を出力する。
このような構成により、駆動回路63は制御回路62からのPWM信号S1のPWM値に応じて自励発振し、その発振電流をトランス64の1次側巻線64Aに流す。トランス64からの出力は整流・平滑された後に転写ローラ30のローラ軸30Aに与えられる。これにより、転写ローラ30のローラ軸30Aには負極性の転写電圧V1が印加されると共に、転写ローラ30から検出抵抗75Aに向かって転写電流i1が流れる。
制御回路62は、CPUを内蔵しており、このCPUによる制御によってPWM信号S1をPWMポート62Aから駆動回路63に出力し、電流検出回路75からの検出信号S2の電圧値V2(出力手段の出力電圧値の一例)に基づく出力電圧値V6(後述する接続点Cの電圧値)をフィードバック値としてA/Dポート62Bから取得する。本実施形態では、例えば感光ドラム27上の現像剤像を用紙3に転写するときに、制御回路62は電流検出回路75からの検出信号S2の電圧値V2に基づく出力電圧値V6をフィードバックして、転写電流i1が所定の目標値(例えば−10〜−11μA)になるようにPWM信号S1のPWM値を調整する、定電流制御(フィードバック制御の一例)を高電圧出力回路61に対して実行する。このとき制御回路62は制御手段として機能する。
(逆電流を阻止するための構成)
上述したように、制御回路62からPWM信号S1が与えられて高電圧出力回路61が駆動しているとき、換言すれば定電流制御(フィードバック制御)が実行されているときは、検出抵抗75Aに転写電流i1(図2の一点鎖線方向に流れる電流)が流れ、上記接続点Bの電圧値V2は正の値(例えば1.0〜3.3V)となる。そして、制御回路62は、A/Dポート62Bに入力される電圧値の保証領域が所定の正領域に設定されている。このため、検出抵抗75Aに逆電流(駆動時の転写電流i1とは逆向きの電流)i2(図2中の二点鎖線)が流れると、接続点Bには負極性電圧が印加される。つまり、フィードバック値の極性が反転してしまう。そうすると、A/Dポート62Bには保証領域外の電圧が入力されることになり、例えば制御回路62内のA/Dコンバータなどの回路が故障してしまうおそれがある。
このような逆電流は、例えば定電流制御が停止され印加回路60の出力がオフする際に発生することがある。具体的には、印加回路60は、例えば用紙3への転写動作が終わった後にオフされ、次の印刷要求がされるまで待機状態となる。このオフの際には、駆動回路63の発振動作が停止することで平滑コンデンサ72は抵抗74を介しての放電と、抵抗75Aと電気的負荷である転写ローラ30とを介しての放電とが行われ、接続点Bの電圧値V2が急速にグランドレベルに近付く。これに対して転写ローラ30に保持された電荷は、抵抗74、抵抗75A、電気的負荷である転写ローラ30、感光ドラム27を介して放電されるため、放電経路のインピーダンスが大きく放電が遅れる。このために、一時的に接続点Bの電圧値V2が接続点Aの電圧値V1よりも高くなり、検出抵抗75Aに逆電流i2(例えば5μA)が流れるのである。
そこで、本実施形態では、この逆電流i2を阻止するための構成が設けられている。具体的には、第6電源(例えば+5[v])と接続点Bとの間に定電流源130(加算手段の一例)が直列接続されている。本実施形態では、定電流源130はプログラマブルシャントレギュレータである。この定電流源130から加算電流i5(例えば10μA)が電流検出回路75に流れる。この加算電流i5は、上記定電流制御の実行中に電流検出回路75に流れる転写電流i1と同じ方向(グランドに流れ込む方向)に流れる電流である。従って、接続点Bの電圧値V2は加算電流i5に応じた電圧分(例えば0.1〜0.4[v])だけ高電位側に持ち上げられる。
加算電流i5に応じて持ち上げられた接続点Bの電圧値V2はバッファ回路131に入力される。なお、このバッファ回路131(バッファ手段の一例)は、第7電源(例えば+5[v])とグランドとの間に接続されたオペアンプ132を備えて構成されている。このバッファ回路131からの出力は抵抗134を介して制御回路62のA/Dポート62Bに入力される。また、抵抗134とA/Dポート62Bとの接続点Cには、定電流源133(変更手段の一例)が接続されている。この定電流源133は、接続点Cからグランドに向けて定電流i6を流すことで、加算電流i5に応じて持ち上げられた電圧分(例えば0.1〜0.4[v])を相殺する役目を果たす。
(本実施形態の効果)
電流検出回路75に上記加算電流i5が流れていない場合、接続点Bの電圧値V2は例えば0〜3.3[v]であり、定電流制御が停止されると検出抵抗75Aに逆電流i2が流れてフィードバック値の極性が負極性に反転してしまう。そこで、本実施形態では、定電流源130によって電流検出回路75に加算電流i5を常に流すことで、接続点Bの電圧値V2を所定の電圧分だけ高電位側に持ち上げることで、定電流制御の停止の際に接続点Bの電圧値V2が負極性に反転してしまうことを防止できる。
仮に、上記所定の電圧分だけ持ち上げられた接続点Bの電圧値V2をそのまま制御回路62に与える構成にすると、A/Dポート62Bにおける入力電圧(V6)レベルのダイナミックレンジについて上記所定の電圧分をも考慮せざるを得なくなる。そこで、本実施形態では、定電流源133によって定電流i6を流すことで上記所定の電圧分を相殺するようにしている。これにより、接続点Bの電圧値V2の変化レンジと接続点Cの出力電圧V6(増減後の出力電圧の一例)の変化レンジ(フィードバック値の変化レンジ)とが一致するため、制御手段側で接続点Bの電圧値V2の変化レンジとフィードバック値とのずれ量を考慮する必要がなくなり、制御回路における定電流制御が複雑化することを抑制できる。
仮に、上記定電流源130,133の代わりに抵抗を設けた構成であってもよいが、この構成では、電源電圧や電流検出回路75が変動する場合には、これに伴って各接続点B、Cの出力電圧V2,V6が変動し得る。これに対して、本実施形態によれば、加算手段および変更手段として定電流源130,133を採用したので、各出力電圧V2,V6を安定させることができ、フィードバック値が所定領域外の値になってしまうことをより確実に抑制できる。しかも、各定電流源130,133はプログラマブルシャントレギュレータである。従って、オペアンプ等を利用した他の定電流源を採用した場合に比べて比較的簡単な構成で精度の高い定電流源を構築することができる。
また、加算電流i5によってバッファ回路131の出力電圧V6が飽和してしまうと正確なフィードバック制御を行うことができなくなる。従って、本実施形態のように加算電流i5はバッファ回路131の出力電圧V6を飽和させない範囲内(第7電源の電源電圧(例えば+5[v])以下)に設定されている。
また、制御回路62は、印加回路60が停止している際に、例えば、駆動回路63が故障して電流が流れるなどしてフィードバック値が基準値以上となる場合に異常と判断するようになっている。このとき制御回路62は判断手段として機能する。ここで、仮に加算電流i5を、接続点Cの出力電圧V6(フィードバック値)が基準値よりも大きくなる値に設定すると、異常が発生していないにもかかわらず定電流源130によってフィードバック値が基準値よりも大きい値に維持されて、異常であると誤判断してしまうおそれがある。従って、本実施形態では、加算電流i5及び定電流i6をフィードバック値が基準値以下になる値に設定することが好ましい。但し、本実施形態では、加算電流i5による接続点Bの出力電圧V2の増加分を定電流i6によって低減させる構成である。従って、フィードバック値が所定領域外の値になってしまうことを十分に抑制できる程度に加算電流i5を大きく設定しつつ、その加算電流i5による増減分を定電流源133によって基準値以下に低減することができる。
<実施形態2>
図3は実施形態2を示す。前記実施形態1が転写ローラ30に負極性電圧を印加する構成にあったのに対し、実施形態2は正極性電圧を印加する構成であり、このため加算手段及び変更手段の構成が一部異なる。従って、実施形態1と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
図3には、転写ローラ30に正極性電圧を印加するタイプの構成の一部が示されている。この構成は図2に示す回路に対して整流回路のダイオード73の接続方向が逆になっており、また、検出抵抗75Aの一端がグランドではなく第8電源(例えば+3.3[v])に接続されている。この構成では、トランス64がオフになると、平滑コンデンサ72が放電し接続点Bの電圧値V2が急速に3.3[v]に近付く一方、放電経路のインピーダンスが大きい転写ローラ30側の放電が遅れる。このために、一時的に転写ローラ30から抵抗74、抵抗75Aに対して逆方向電流i2が流れる。そうすると、フィードバック値が上記第8電源の電圧値よりも高くなり、制御回路62に保証領域外の電圧が印加されることになる。
そこで、本実施形態の加算手段は、上記フィードバック値が上限値(例えば+3.3[v])以上になることを阻止する役割を果たす。このために、例えばグランドと接続点Bとの間に定電流源130を接続した構成になっている。この定電流源130によって第8電源から接続点Bに向かう加算電流i7が流れる。これによりフィードバック値が上限値以上になることが阻止される。
一方、抵抗134とA/Dポート62Bとの接続点Cには、定電流源133が接続されている。この定電流源133は、第9電源(例えば+5[v])から接続点Cに向けて定電流i8を流すことで、加算電流i7に応じて下げられた電圧分(例えば0.1〜0.4[v])を相殺する役目を果たす。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)「電気的負荷」には、上記実施形態で例に挙げた転写ローラ30以外に、例えば現像ローラ31や帯電器29であってもよい。
(2)「フィードバック制御」には、上記実施形態のように常に一定の目標値に調整する定電流制御に限らず、その目標値を随時変化させる制御も含まれる。
(3)上記実施形態では、加算手段による出力電圧の増減量と、変更手段による出力電圧の増減量とを同等にして互いに相殺するようにしたが、必ずしも同等にする必要がなく、各回路特性等を考慮して異なる増減量としてもよい。
(4)加算手段や変更手段には、上記実施形態のような定電流源130,133を利用する構成以外に、電圧源(例えば電池等の定電圧源)によって各接続点B、Cの出力電圧V2,V6を増減させる構成も含まれる。
本発明の実施形態1に係るプリンタの要部構成を示す側断面図 印加回路の要部構成を示す回路図 実施形態2の印加回路の要部構成を示す回路図
符号の説明
1…プリンタ(画像形成装置)
30…転写ローラ(電気的負荷、転写手段)
62…制御回路(制御手段、判断手段)
61…高電圧出力回路(供給手段)
75…電流検出回路(出力手段)
130…定電流源(加算手段)
131…バッファ回路(バッファ手段)
133…定電流源(変更手段)
i5,i7…加算電流
V1…転写電圧(負極性電圧)
V2…電圧値(出力手段の出力電圧値)

Claims (7)

  1. 電気的負荷と、
    前記電気的負荷に電力を供給する供給手段と、
    前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、
    前記出力手段の出力電圧値に基づくフィードバック値を受けて、前記電気的負荷に流れる電流をフィードバック制御する制御手段と、
    前記出力手段に対し、前記フィードバック制御中と同じ電流方向に加算電流を流す加算手段と、
    前記出力手段の出力電圧が入力されるバッファ手段と、
    前記加算電流による前記出力手段の出力電圧値の増減方向とは逆の増減方向に、前記バッファ手段の出力電圧を増減させて、当該増減後の出力電圧を前記フィードバック値として前記制御手段に与える変更手段と、を備える画像形成装置。
  2. 請求項1記載の画像形成装置であって、
    前記変更手段は、前記加算電流による前記出力手段の出力電圧の増減量と同じ量だけ前記バッファ手段の出力電圧を増減させる構成である。
  3. 請求項1または請求項2記載の画像形成装置であって、
    前記加算手段及び前記変更手段のうち少なくとも一方は、定電流源を備え、当該定電流源からの定電流によって前記出力電圧を増減させる構成である。
  4. 請求項3に記載の画像形成装置であって、
    前記定電流源はプログラマブルシャントレギュレータによって構成されている。
  5. 請求項1から請求項4のいずれか一項に記載の画像形成装置であって、
    前記加算電流は、前記バッファ手段の出力電圧を飽和させない範囲内に設定されている。
  6. 請求項1から請求項5のいずれか一項に記載の画像形成装置であって、
    前記供給手段は、前記電気的負荷に負極性電圧を印加する構成であり、
    前記フィードバック制御がオフしている際のフィードバック値が基準値以上である場合に異常と判断する判断手段を備え、
    前記加算電流は、前記加算状態におけるフィードバック値が前記基準値以下になる値に設定されている。
  7. 請求項1から請求項6のいずれか一項に記載の画像形成装置であって、
    前記電気的負荷は転写手段である。
JP2007192057A 2007-07-24 2007-07-24 画像形成装置 Expired - Fee Related JP4770808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007192057A JP4770808B2 (ja) 2007-07-24 2007-07-24 画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007192057A JP4770808B2 (ja) 2007-07-24 2007-07-24 画像形成装置

Publications (2)

Publication Number Publication Date
JP2009031330A JP2009031330A (ja) 2009-02-12
JP4770808B2 true JP4770808B2 (ja) 2011-09-14

Family

ID=40401938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007192057A Expired - Fee Related JP4770808B2 (ja) 2007-07-24 2007-07-24 画像形成装置

Country Status (1)

Country Link
JP (1) JP4770808B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697193B2 (ja) * 2001-10-16 2005-09-21 キヤノン株式会社 画像形成装置
JP2006039133A (ja) * 2004-07-26 2006-02-09 Brother Ind Ltd 画像形成装置

Also Published As

Publication number Publication date
JP2009031330A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
US8548348B2 (en) High-voltage output apparatus and image forming apparatus
US8346114B2 (en) Image forming apparatus and high voltage output power source
US9041942B2 (en) Image forming apparatus
JP5018942B2 (ja) 画像形成装置および帯電器の制御方法
JP4367530B2 (ja) 画像形成装置
JP4900323B2 (ja) 電源装置及び画像形成装置
JP4770808B2 (ja) 画像形成装置
JP4547635B2 (ja) 画像形成装置
US8295724B2 (en) Image forming apparatus
US8483584B2 (en) Image forming apparatus including controller for detecting and reducing abnormal discharges
JP4770806B2 (ja) 画像形成装置
JP5012846B2 (ja) 画像形成装置および帯電器用電源
JP5013223B2 (ja) 画像形成装置および帯電電圧検出方法
JP4831439B2 (ja) 画像形成装置
JP5505710B2 (ja) 画像形成装置
JP2020188615A (ja) 電源装置及び画像形成装置
JP2009048103A (ja) 画像形成装置
JP4771228B2 (ja) 画像形成装置
JP2005258287A (ja) 画像形成装置
JP5062227B2 (ja) 画像形成装置
JP2013137410A (ja) 画像形成装置
JP4863092B2 (ja) 画像形成装置
JP5532564B2 (ja) 画像形成装置及び画像形成制御方法
JP5024339B2 (ja) 画像形成装置
JP2007052690A (ja) 電源装置及び画像処理装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4770808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees