JP4367530B2 - 画像形成装置 - Google Patents

Description

本発明は、画像形成装置に関し、特に、電気的負荷への電力供給制御に関する。

画像形成装置には、例えば転写ローラなどの電気的負荷に電力を供給する電力供給装置が備えられている。この電力供給装置は、電気的負荷に供給する電力の電圧値または電流値を制御対象値とし、この制御対象値を目標値に維持する定電圧制御或いは定電流制御を行っている（特許文献１参照）。このために、電力供給装置には、上記制御対象値を検出しその検出値に応じた電圧信号を出力する検出回路が備えられ、電力供給装置の制御回路は上記電圧信号の電圧値をフィードバック値として受けるようになっている。
特開２００６−３０５５４公報 特開２００６−３９１３３公報

ところで、電力供給装置の制御回路は、通常、フィードバック値として正極の電圧値を受けることを前提に回路が構成されている。しかしながら、例えば電力供給装置のオフ時にフィードバック値の極性が負極に反転してしまう。そうすると、上記制御回路は所定領域（例えば保証領域）外の電圧を受けることになり、悪影響を受けてしまうおそれがあった。

本発明は上記のような事情に基づいて完成されたものであって、その目的は、フィードバック値が所定領域外の値になってしまうことを抑制することが可能な画像形成装置を提供するところにある。

上記の目的を達成するための手段として、第１の発明に係る画像形成装置は、電気的負荷と、前記電気的負荷に負極性電圧を供給する供給手段と、前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、前記出力手段の出力電圧値をフィードバック値として前記電気的負荷に流れる電流を制御する制御手段と、前記供給手段の停止時に逆電流が前記出力手段に流れることを阻止する阻止手段と、を備え、前記阻止手段は、前記出力手段が設けられた経路とは別の経路に設けられたオペアンプを有し、当該オペアンプは、その負帰還経路に整流素子が設けられ、前記フィードバック値が正の下限値まで下がった場合に、前記オペアンプから優先して前記電気的負荷側に電流を供給して前記フィードバック値が前記下限値以下になることを阻止する構成である。
本発明によれば、阻止手段によって逆電流（供給手段の駆動中の電流とは逆向きの電流）が出力手段に流れることが阻止されるから、これによりフィードバック値が所定領域外の値になってしまうことを抑制できる。

出力手段が設けられた経路中に整流素子を設ける構成ではフィードバック値の誤差が生じたり、耐圧性が高い整流素子を使用せざるを得ないために漏れ電流が発生してしまうことが懸念される。出力手段の下流側に正極性のバイアス電圧を供給する構成では上記バイアス電圧分だけフィードバック値のダイナミックレンジが狭くなることが懸念される。これに対して、本発明によれば、出力手段が設けられた経路とは別の経路から優先して電気的負荷側に電流を供給してフィードバック値が正の下限値以下になることを阻止する構成である。従って、漏れ電流の発生や、ダイナミックレンジが狭くなることを抑制することができる。

更に、本発明によれば、フィードバック値が正の下限値になった場合に、オペアンプからの出力電流が電気的負荷に流れることで、フィードバック値が正の下限値以下になることを阻止する構成である。これにより、下限値が安定するからフィードバック値のダイナミックレンジを確保しやすい。

第２の発明に係る画像形成装置は、電気的負荷と、前記電気的負荷に負極性電圧を供給する供給手段と、前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、前記出力手段の出力電圧値をフィードバック値として前記電気的負荷に流れる電流を制御する制御手段と、前記供給手段の停止時に逆電流が前記出力手段に流れることを阻止する阻止手段と、を備え、前記阻止手段は、前記出力手段が設けられた経路とは別の経路に設けられた第１整流素子と、前記第１整流素子に、当該第１整流素子の閾値電圧よりも高い入力電圧を与える生成回路とを有し、前記フィードバック値が正の下限値まで下がった場合に、前記第１整流素子から優先して前記電気的負荷側に電流を供給して前記フィードバック値が前記下限値以下になることを阻止する構成である。
本発明によれば、フィードバック値が正の下限値になった場合に、整流素子からの出力電流が電気的負荷に流れることで、フィードバック値が正の下限値以下になることを阻止する構成である。これであれば簡素な構成で阻止手段を実現できる。

第３の発明は、第２の発明の画像形成装置であって、前記生成回路は、第２整流素子を有し、当該第２整流素子の順方向電圧分を含んだ電圧を前記入力電圧として前記第１整流素子に与える。
第１整流素子に与える入力電圧の一部を、第２整流素子の順方向電圧で構成した。これにより、例えば単に抵抗だけの分圧回路で入力電圧を生成した構成に比べて安定した入力電圧を生成することができ、フィードバック値が正の下限値以下になることをより確実に阻止することができる。

第４の発明は、第３の発明の画像形成装置であって、前記第１整流素子及び前記第２整流素子は同一パッケージ内に設けられている。
第１整流素子及び第２整流素子は同一パッケージ内に設けられているから、両者の温度特性差を抑制することができ、フィードバック値が正の下限値以下になることをより確実に阻止することができる。

第５の発明は、第１から第４のいずれか一つの発明の画像形成装置であって、前記下限値は、前記電気的負荷が起動している際のフィードバック値よりも小さい値に設定されている。
本発明によれば、電気的負荷の起動中にフィードバック値が下限値に達してしまうことで正常なフィードバック制御ができなくなることを防止できる。

第６の発明は、第１から第５のいずれか一つの発明の画像形成装置であって、前記電気的負荷が停止している際のフィードバック値が基準値以上である場合に異常と判断する判断手段を備えた構成であって、前記下限値は前記基準値以下に設定されている。
仮に下限値を基準値よりも大きくすると、異常が発生していないにもかかわらず阻止手段によってフィードバック値が基準値よりも大きい値に維持されて、異常であると誤判断してしまうおそれがある。従って、本発明のように下限値を基準値以下に設定することが好ましい。

第７の発明に係る画像形成装置は、電気的負荷と、前記電気的負荷に正極性電圧を供給する供給手段と、前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、前記出力手段の出力電圧値をフィードバック値として前記電気的負荷に流れる電流を制御する制御手段と、前記供給手段の停止時に逆電流が前記出力手段に流れることを阻止する阻止手段と、を備え、前記阻止手段は、前記出力手段が設けられた経路とは別の経路に設けられたオペアンプを有し、当該オペアンプは、その負帰還経路に整流素子が設けられ、前記フィードバック値が前記上限値まで上がった場合に、前記電気的負荷側からの電流を前記オペアンプに優先して流して前記フィードバック値が前記上限値以上になることを阻止する構成である。
本発明によれば、出力手段が設けられた経路とは別の経路に優先して電気的負荷側からの電流を流してフィードバック値が正の上限値以上になることを阻止する構成である。従って、漏れ電流の発生や、ダイナミックレンジが狭くなることを抑制することができる。

第８の発明に係る画像形成装置は、電気的負荷と、前記電気的負荷に正極性電圧を供給する供給手段と、前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、前記出力手段の出力電圧値をフィードバック値として前記電気的負荷に流れる電流を制御する制御手段と、前記供給手段の停止時に逆電流が前記出力手段に流れることを阻止する阻止手段と、を備え、前記阻止手段は、前記出力手段が設けられた経路とは別の経路に設けられた第１整流素子と、前記第１整流素子の出力側に、前記上限値から当該第１整流素子の閾値電圧を差し引いた電圧よりも低い電圧を与える生成回路とを有し、前記フィードバック値が前記上限値まで上がった場合に、前記電気的負荷側からの電流を前記第１整流素子に流して前記フィードバック値が前記上限値以上になることを阻止する構成である。

本発明によれば、阻止手段によって逆電流が出力手段に流れることが阻止されるから、これによりフィードバック値が所定領域外の値になってしまうことを抑制できる。

＜実施形態１＞
本発明の実施形態１について図１〜図５を参照して説明する。
（レーザプリンタの全体構成）
図１は、レーザプリンタ（以下、「プリンタ１」という。画像形成装置の一例。）の要部を示す側断面図である。なお、以下、図１で紙面右側をプリンタ１の前側、図１で紙面左側をプリンタ１の後側として説明する。図１において、プリンタ１は、本体フレーム２内に、用紙３（被記録媒体の一例）を給紙するためのフィーダ部４や、給紙された用紙３に画像を形成するための画像形成部５などを備えている。

（１）フィーダ部
フィーダ部４は、給紙トレイ６と、用紙押圧板７と、給紙ローラ８と、レジストレーションローラ１２とを備えている。用紙押圧板７は、その後端部を中心に回転可能とされており、この用紙押圧板７上の最上位にある用紙３が給紙ローラ８に向かって押圧されている。そして、用紙押圧板７上の用紙３は、その給紙ローラ８の回転によって１枚毎に給紙される。

給紙された用紙３は、レジストレーションローラ１２によってレジストされた後に転写位置Ｘに送られる。なお、この転写位置Ｘは、用紙３に感光ドラム２７上のトナー像を転写する位置であって、感光ドラム２７（感光体の一例）と転写ローラ３０（電気的負荷、転写手段の一例）との接触位置とされる。

（２）画像形成部
画像形成部５は、スキャナ部１６、プロセスカートリッジ１７および定着部１８を備えている。

スキャナ部１６は、レーザ発光部（図示せず）、ポリゴンミラー１９等を備えている。レーザ発光部からの発光されるレーザ光Ｌは、ポリゴンミラー１９によって偏向されつつ感光ドラム２７の表面上に照射される。

また、プロセスカートリッジ１７は、現像ローラ３１（現像手段の一例）、感光ドラム２７、スコロトロン型の帯電器２９及び転写ローラ３０を備えている。なお、感光ドラム２７は、そのドラム軸２７Ａがグランドに接地されている。

帯電器２９は、感光ドラム２７の表面を一様に正極性に帯電させる。その後、感光ドラム２７の表面は、スキャナ部１６からのレーザ光Ｌにより露光され、静電潜像が形成される。次いで、現像ローラ３１の表面上に担持されるトナーが、感光ドラム２７上に形成された静電潜像に供給され現像される。

転写ローラ３０は、金属製のローラ軸３０Ａを備え、このローラ軸３０Ａには、高電圧電源回路基板５２に実装された印加回路６０が接続されており、転写動作時には、この印加回路６０から転写電圧Ｖ１（負極性電圧）が印加される。

定着部１８は、用紙３上のトナーを、用紙３が加熱ローラ４１と押圧ローラ４２との間を通過する間に熱定着させる。その熱定着後の用紙３は排紙パス４４を介して排紙トレイ４６上に排紙される。

（印加回路の構成）
図２には、転写ローラ３０に転写電圧Ｖ１を印加するための印加回路６０の要部構成のブロック図が示されている。この印加回路６０は、制御回路６２と高電圧出力回路６１（供給手段の一例）とを備えて構成されている。高電圧出力回路６１は駆動回路６３及びトランス６４を備える。

駆動回路６３は、制御回路６２からのＰＷＭ信号Ｓ１を受け、このＰＷＭ信号Ｓ１のＰＷＭ値（デューティ比）に応じた発振電流をトランス６４の１次側巻線６４Ａに流す。具体的には、駆動回路６３は、抵抗６５及びコンデンサ６６からなる積分回路、スイッチ素子としてのトランジスタ６７，６８等を備える。この積分回路は、制御回路６２からのＰＷＭ信号Ｓ１を積分してトランジスタ６７のベースに与える。このトランジスタ６７は、エミッタが第１電源（例えば＋３．３［ｖ］）に接続され、コレクタが抵抗６９及びコンデンサ７０からなる積分回路に接続されている。この積分回路の出力がトランス６４の補助巻線６４Ｃを介してトランジスタ６８のベースに接続されている。

トランスの１次側巻線６４Ａは、第２電源（例えば＋２４［ｖ］）と上記トランジスタ６８との間に接続されている。トランス６４の２次側巻線６４Ｂの両端には、ダイオード７３及び抵抗７４からなる整流回路が接続されている。また、抵抗７４には平滑コンデンサ７２が並列接続されている。そして、ダイオード７３と抵抗７４との接続点Ａが転写ローラ３０のローラ軸３０Ａに接続される。

更に、高電圧出力回路６１は電流検出回路７５（出力手段の一例）を備える。電流検出回路７５は、上記抵抗７４とグランドとの間に接続される検出抵抗（「フィードバック抵抗」ともいう）７５Ａを備え、転写ローラ３０に流れる転写電流ｉ１（電気的負荷に流れる電流の一例）に応じた電圧値Ｖ２（抵抗７４と検出抵抗７５Ａとの接続点Ｂの電圧値）の検出信号Ｓ２を出力する。

このような構成により、駆動回路６３は制御回路６２からのＰＷＭ信号Ｓ１のＰＷＭ値に応じて自励発振し、その発振電流をトランス６４の１次側巻線６４Ａに流す。トランス６４からの出力は整流・平滑された後に転写ローラ３０のローラ軸３０Ａに与えられる。これにより、転写ローラ３０のローラ軸３０Ａには負極性の転写電圧Ｖ１が印加されると共に、転写ローラ３０から検出抵抗７５Ａに向かって転写電流ｉ１が流れる。

制御回路６２は、ＣＰＵを内蔵しており、このＣＰＵによる制御によってＰＷＭ信号Ｓ１をＰＷＭポート６２Ａから駆動回路６３に出力し、電流検出回路７５からの検出信号Ｓ２の電圧値Ｖ２をフィードバック値としてＡ／Ｄポート６２Ｂから取得する。本実施形態では、例えば感光ドラム２７上の現像剤像を用紙３に転写するときに、制御回路６２は電流検出回路７５からの検出信号Ｓ２の電圧値Ｖ２をフィードバックして、転写電流ｉ１が所定の目標値（例えば−１０〜−１１μＡ）になるようにＰＷＭ信号Ｓ１のＰＷＭ値を調整する、定電流制御を高電圧出力回路６１に対して実行する。

（逆電流を阻止するための構成）
上述したように、高電圧出力回路６１が駆動しているときは検出抵抗７５Ａに転写電流ｉ１（図２の一点鎖線方向に流れる電流）が流れ、上記接続点Ｂの電圧値Ｖ２は正の値（例えば１．０〜３．３Ｖ）となる。そして、制御回路６２は、Ａ／Ｄポート６２Ｂに入力される電圧値の保証領域が所定の正領域に設定されている。このため、検出抵抗７５Ａに逆電流（駆動時の転写電流ｉ１とは逆向きの電流）ｉ２（図２中の二点鎖線）が流れると、接続点Ｂには負極性電圧が印加される。つまり、フィードバック値の極性が反転してしまう。そうすると、Ａ／Ｄポート６２Ｂには保証領域外の電圧が入力されることになり、例えば制御回路６２内のＡ／Ｄコンバータなどの回路が故障してしまうおそれがある。

このような逆電流は、例えば印加回路６０のオフ直後に発生することがある。具体的には、印加回路６０は、例えば用紙３への転写動作が終わった後にオフされ、次の印刷要求がされるまで待機状態となる。このオフ直後では、駆動回路６３の発振動作が停止することで平滑コンデンサ７２は抵抗７４を介しての放電と、抵抗７５Ａと電気的負荷である転写ローラ３０とを介しての放電が行われ、接続点Ｂの電圧値Ｖ２が急速にグランドレベルに近付く。これに対して電気的負荷に保持された電荷は、抵抗７４、抵抗７５Ａ、電気的負荷である転写ローラ３０、感光ドラム２７とを介して放電されるため、放電経路のインピーダンスが大きく放電が遅れる。このために、一時的に接続点Ｂの電圧値Ｖ２が接続点Ａの電圧値Ｖ１よりも高くなり、検出抵抗７５Ａに逆電流ｉ２が流れるのである。

そこで、本実施形態では、この逆電流ｉ２を阻止するための阻止回路８０（阻止手段の一例）が設けられている。この阻止回路８０は、上記フィードバック値が正の下限値（例えば０．１［ｖ］）以下になることを阻止する役割を果たす。具体的には、阻止回路８０は、オペアンプ８１及び電圧生成回路８２を備える。オペアンプ８１には出力端子から反転入力端子への負帰還路にダイオード（整流素子の一例）８３が接続されている。このダイオード８３はその順方向が上記負帰還方向とされている。電圧生成回路８２は例えば第３電源（例えば＋５［ｖ］）を分圧する分圧回路から構成され、その分圧電圧Ｖ３（例えば０．１Ｖ）をオペアンプ８１の非反転入力端子に与える。

このような構成により、接続点Ｂの電圧値Ｖ２、即ちフィードバック値が上記下限値よりも大きいときはダイオード８３によって転写電流ｉ１が阻止回路８０に流れ込むことが阻止される。従って、フィードバック値は、阻止回路８０による影響を受けず転写電流ｉ１に応じた値を示す。一方、例えば印加回路６０がオフしてフィードバック値が下限値以下になろうとすると、電流検出回路７５の検出対象経路（出力手段が設けられた経路の一例）に流れ得る上記逆電流ｉ２よりも優先して、オペアンプ８１に繋がる経路（別の経路の一例）からの電流ｉ３が転写ローラ３０側に流れる。これによりフィードバック値が正の下限値以下になることが阻止される。

（本実施形態の効果）
本実施形態によれば、阻止回路８０によって逆電流ｉ２が検出抵抗７５Ａに流れることが阻止される。これによりフィードバック値が正極性から負極性へと反転して保証領域外のフィードバック値が制御回路６２に与えられるのを防止することができる。

また、逆電流ｉ２が検出抵抗７５Ａに流れることを阻止するための構成としては、次に示すような構成Ｘ、構成Ｙ、構成Ｚなどであってもよい。
（構成Ｘ）図３に示すように、電流検出回路７５の検出対象経路中に整流素子としてのダイオード９０を設ける構成。
（構成Ｙ）図４に示すように、トランス６４の２次側巻線６４Ｂの両端間において、抵抗７４と直列に整流素子としてのダイオード９１を設ける構成。
（構成Ｚ）図５に示すように、検出抵抗７５Ａとグランドとの間に正極性のバイアス電圧Ｖ４を印加するバイアス回路９２を設ける構成。

但し、構成Ｘではダイオード９０の電圧降下分によって実際の転写電流ｉ１の値に対してフィードバック値に誤差が生じることがある。構成Ｙではダイオード９１に、２次側巻線６４Ｂの両端に印加される高電圧に耐えうる耐圧性の高いものを使用する必要があるが、そのような耐圧性の高いダイオードは一般に漏れ電流が大きい。また、構成Ｚではバイアス電圧Ｖ４分だけフィードバック値のダイナミックレンジが狭くなる。これに対して、本実施形態によれば、電流検出回路７５の検出対象経路とは異なる別の経路から優先して転写ローラ３０側に電流ｉ３を供給してフィードバック値が正の下限値以下になることを阻止する構成である。従って、漏れ電流の発生や、ダイナミックレンジが狭くなることを抑制することができる。

更に、フィードバック値が正の下限値になった場合に、オペアンプ８１からの出力電流ｉ３が転写ローラ３０に流れることで、フィードバック値が正の下限値以下になることを阻止する構成である。これにより、下限値が安定するので、フィードバック値のダイナミックレンジを確保しやすい。

また、下限値は、印加回路６０が起動して転写ローラ３０が転写動作をしているときのフィードバック値（例えば１．０〜３．３［ｖ］）よりも小さい値に設定されている。従って、転写ローラ３０の転写動作中にフィードバック値が下限値に達してしまうことで正常なフィードバック制御ができなくなることを防止できる。

また、制御回路６２は、印加回路６０が停止している際に、フィードバック値が基準値以上である場合に異常と判断するようになっている。このとき制御回路６２は判断手段として機能する。ここで、仮に下限値を基準値よりも大きくすると、異常が発生していないにもかかわらず阻止回路８０によってフィードバック値が基準値よりも大きい値に維持されて、異常であると誤判断してしまうおそれがある。従って、本実施形態では下限値を基準値以下に設定している。

＜実施形態２＞
図６は実施形態２を示す。前記実施形態１との相違は、阻止手段の構成にあり、その他の点は前記実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。

図６に示すように、本実施形態の阻止回路１００（阻止手段の一例）は、第１ダイオード１０１（第１整流素子の一例）及び電圧生成回路１０２（生成回路の一例）を備える。この第１ダイオード１０１は、そのカソードが接続点Ｂに接続され、アノードに電圧生成回路１０２の生成電圧Ｖ５（入力電圧の一例）が与えれる。この生成電圧Ｖ５は第１ダイオード１０１の閾値電圧（０．７［ｖ］）よりも上記下限値（０．１［ｖ］）分だけ高い値（０．８［ｖ］）に設定されている。

電圧生成回路１０２は、第３電源（例えば＋５［ｖ］）とグランドとの間に複数の抵抗及び第２ダイオード１０３（第２整流素子の一例）を直列接続した構成である。

このような構成により、フィードバック値（接続点Ｂの電圧値Ｖ２）が下限値よりも大きいときは第１ダイオード１０１によって転写電流ｉ１が阻止回路１００に流れ込むことが阻止される。従って、フィードバック値は、阻止回路１００による影響を受けず転写電流ｉ１に応じた値を示す。一方、例えば印加回路６０がオフになった際、フィードバック値が下限値以下になろうとすると、電流検出回路７５の検出対象経路に流れ得る逆電流ｉ２よりも優先して、第１ダイオード１０１に繋がる経路（別の経路の一例）からの電流ｉ３が転写ローラ３０側に流れる。これによりフィードバック値が正の下限値以下になることが阻止される。

本実施形態によれば、上記実施形態１の効果に加えて、簡素な構成で阻止手段を実現できるというメリットがある。

しかも、第１ダイオード１０１に与える生成電圧Ｖ５には、第２ダイオード１０３の順方向電圧が含まれている。これにより、例えば生成電圧Ｖ５を単に抵抗だけの分圧回路で生成した構成に比べて安定した電圧を生成することができ、フィードバック値が正の下限値以下になることをより確実に阻止することができる。

更に、第１ダイオード１０１と第２ダイオード１０３とは同一パッケージ内に設けられている。従って、両者の製造ばらつきがなく温度特性差を抑制することができ、フィードバック値が正の下限値以下になることをより確実に阻止することができる。

＜実施形態３＞
図７は実施形態３を示す。前記実施形態１が電気的負荷１１０の負極性電圧を印加する構成にあったのに対し、実施形態３は正極性電圧を印加する構成であり、このため阻止回路の構成が一部異なる。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。

図７には、電気的負荷１１０に正極性電圧を印加するタイプの構成の一部が示されている。この構成は図２に示す回路に対して整流回路のダイオード７３の接続方向が逆になっており、また、検出抵抗７５Ａの一端がグランドではなく第４電源（例えば３．３［ｖ］）に接続されている。この構成では、トランス６４がオフになると、平滑コンデンサ７２が放電し接続点Ｂの電圧値Ｖ２が急速に３．３［ｖ］に近付く一方、放電経路のインピーダンスが大きい電気的負荷側の放電が遅れる。このために、一時的に電気的負荷から抵抗７４、抵抗７５Ａに対して逆方向電流ｉ２が流れる。そうすると、フィードバック値が上記第４電源の電圧値よりも高くなり、制御回路６２に保証領域外の電圧が印加されることになる。

そこで、本実施形態の阻止回路１１１は、上記フィードバック値が上限値（例えば＋３．３［ｖ］）以上になることを阻止する役割を果たす。このために、阻止回路１１１は上記図２の阻止回路８０に対してダイオード８３が逆向きに接続されている。また、電圧生成回路８２の生成電圧Ｖ３は上記上限値と同じレベルに設定されている。

このような構成により、接続点Ｂの電圧値Ｖ２、即ちフィードバック値が上限値よりも小さいとき、フィードバック値は阻止回路１１１による影響を受けず転写電流ｉ１に応じた値を示す。一方、例えば印加回路６０がオフしてフィードバック値が上限値以上になろうとすると、電流検出回路７５の検出対象経路（出力手段が設けられた経路の一例）に流れ得る上記逆電流ｉ２よりも優先して、転写ローラ３０側からの電流ｉ３をオペアンプ８１に繋がる経路（別の経路の一例）に流し込む。これによりフィードバック値が上限値以上になることが阻止される。

＜実施形態４＞
図８は実施形態４を示す。前記実施形態２が電気的負荷１１０の負極性電圧を印加する構成にあったのに対し、実施形態４は正極性電圧を印加する構成であり、このため阻止回路の構成が一部異なる。従って、実施形態２と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。

図８には、電気的負荷１１０に正極性電圧を印加するタイプの構成の一部が示されており、阻止回路１１２以外は図７と同じ構成である。阻止回路１１２は、図６に示す阻止回路１００に対して、第１ダイオード１０１が逆向きに接続され、第２ダイオード１０３が電圧生成回路１０４の分圧回路の上流側に設けられている。第１ダイオード１０１のカソード（第１整流素子の出力側の一例）には、電圧生成回路１０４の生成電圧Ｖ５が与えられる。この生成電圧Ｖ５は、上限値（例えば３．３［ｖ］以下）から第１ダイオード１０１の閾値電圧（約０．７［ｖ］）を差し引いた電圧（例えば２．６［ｖ］以下）に設定されている。このような構成によりフィードバック値が上限値以上になることが阻止される。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）「電気的負荷」には、上記実施形態で例に挙げた転写ローラ３０以外に、例えば現像ローラ３１や帯電器２９であってもよい。

（２）「整流素子」には、上記実施形態で例に挙げたダイオードそのものだけでなく、例えばダイオード接続されたバイポーラトランジスタなどであってもよい。

本発明の実施形態１に係るプリンタの要部構成を示す側断面図 印加回路の要部構成を示す回路図 構成Ｘの一部構成を示す回路図 構成Ｙの一部構成を示す回路図 構成Ｚの一部構成を示す回路図 実施形態２の印加回路の要部構成を示す回路図 実施形態３の印加回路の要部構成を示す回路図 実施形態４の印加回路の要部構成を示す回路図

１...プリンタ（画像形成装置）
３０...転写ローラ（電気的負荷）
６２...制御回路（制御手段、判断手段）
６１...高電圧出力回路（供給手段）
７５...電流検出回路（出力手段）
８０，１００，１１１，１１２...阻止回路（阻止手段）
８１...オペアンプ
８３...ダイオード（整流素子）
１０１...第１ダイオード（第１整流素子）
１０２，１０４...電圧生成回路（生成回路）
１０３...第２ダイオード（第２整流素子）
ｉ１...転写電流
Ｖ５...生成電圧（入力電圧）

Claims (8)

1. 電気的負荷と、
   前記電気的負荷に負極性電圧を供給する供給手段と、
   前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、
   前記出力手段の出力電圧値をフィードバック値として前記電気的負荷に流れる電流を制御する制御手段と、
   前記供給手段の停止時に逆電流が前記出力手段に流れることを阻止する阻止手段と、を備え、
   前記阻止手段は、前記出力手段が設けられた経路とは別の経路に設けられたオペアンプを有し、当該オペアンプは、その負帰還経路に整流素子が設けられ、前記フィードバック値が正の下限値まで下がった場合に、前記オペアンプから優先して前記電気的負荷側に電流を供給して前記フィードバック値が前記下限値以下になることを阻止する構成である、画像形成装置。
2. 電気的負荷と、
   前記電気的負荷に負極性電圧を供給する供給手段と、
   前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、
   前記出力手段の出力電圧値をフィードバック値として前記電気的負荷に流れる電流を制御する制御手段と、
   前記供給手段の停止時に逆電流が前記出力手段に流れることを阻止する阻止手段と、を備え、
   前記阻止手段は、前記出力手段が設けられた経路とは別の経路に設けられた第１整流素子と、前記第１整流素子に、当該第１整流素子の閾値電圧よりも高い入力電圧を与える生成回路とを有し、前記フィードバック値が正の下限値まで下がった場合に、前記第１整流素子から優先して前記電気的負荷側に電流を供給して前記フィードバック値が前記下限値以下になることを阻止する構成である、画像形成装置。
3. 請求項２に記載の画像形成装置であって、
   前記生成回路は、第２整流素子を有し、当該第２整流素子の順方向電圧分を含んだ電圧を前記入力電圧として前記第１整流素子に与える。
4. 請求項３に記載の画像形成装置であって、
   前記第１整流素子及び前記第２整流素子は同一パッケージ内に設けられている。
5. 請求項１から請求項４のいずれか一項に記載の画像形成装置であって、
   前記下限値は、前記電気的負荷が起動している際のフィードバック値よりも小さい値に設定されている。
6. 請求項１から請求項５のいずれか一項に記載の画像形成装置であって、
   前記電気的負荷が停止している際のフィードバック値が基準値以上である場合に異常と判断する判断手段を備えた構成であって、
   前記下限値は前記基準値以下に設定されている。
7. 電気的負荷と、
   前記電気的負荷に正極性電圧を供給する供給手段と、
   前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、
   前記出力手段の出力電圧値をフィードバック値として前記電気的負荷に流れる電流を制御する制御手段と、
   前記供給手段の停止時に逆電流が前記出力手段に流れることを阻止する阻止手段と、を備え、
   前記阻止手段は、前記出力手段が設けられた経路とは別の経路に設けられたオペアンプを有し、当該オペアンプは、その負帰還経路に整流素子が設けられ、前記フィードバック値が前記上限値まで上がった場合に、前記電気的負荷側からの電流を前記オペアンプに優先して流して前記フィードバック値が前記上限値以上になることを阻止する構成である、画像形成装置。
8. 電気的負荷と、
   前記電気的負荷に正極性電圧を供給する供給手段と、
   前記電気的負荷に供給されている電力の電流値に応じた電圧を出力する出力手段と、
   前記出力手段の出力電圧値をフィードバック値として前記電気的負荷に流れる電流を制御する制御手段と、
   前記供給手段の停止時に逆電流が前記出力手段に流れることを阻止する阻止手段と、を備え、
   前記阻止手段は、前記出力手段が設けられた経路とは別の経路に設けられた第１整流素子と、前記第１整流素子の出力側に、前記上限値から当該第１整流素子の閾値電圧を差し引いた電圧よりも低い電圧を与える生成回路とを有し、前記フィードバック値が前記上限値まで上がった場合に、前記電気的負荷側からの電流を前記第１整流素子に流して前記フィードバック値が前記上限値以上になることを阻止する構成である、画像形成装置。

Images