JP5062227B2 - 画像形成装置 - Google Patents

Description

本発明は画像形成装置に関し、詳しくは、画像形成装置の転写手段に流れる転写電流の制御に関する。

従来、用紙（被記録媒体）の抵抗による転写電流の低下によって形成画像の画質が低下するのを抑制するために、例えば、用紙の抵抗の高い部分で転写ローラ（転写手段）に係る制御を定電圧制御から定電流制御に切り替える技術が、知られている（特許文献１参照）。

特開２０００−２３５３０８号公報

しかしながら、上記文献の技術では、用紙内においての転写電流の不足を防止できるものの、転写位置に用紙の先端が突入する際において転写電流が大きく低下するのを十分に抑制できるとはいえず、画質が低下する虞があった。
本発明は、被記録媒体が転写位置に突入する際の転写電流低下により画質が劣化するのを抑制する技術を提供するものである。

上記の技術を提供するための手段として、第１の発明に係る画像形成装置は、現像剤による現像剤像を担持する像担持体と、転写位置において、前記現像剤と逆極性の順転写バイアスによって被記録媒体に前記現像剤像を転写する転写手段と、前記転写手段に前記順転写バイアスを印加する第１印加手段と、前記転写手段に前記現像剤と同極性の逆転写バイアスを印加する第２印加手段と、前記被記録媒体の位置情報を生成する位置情報生成手段と、前記順転写バイアスによる転写電流を定電流制御する制御手段であって、前記位置情報に基づいて、前記被記録媒体の先端が前記転写位置に到達する前から、前記第２印加手段によって前記逆転写バイアスを前記転写手段に印加させる制御手段とを備える。

本構成によれば、逆転写バイアスを転写手段に印加することによって、被記録媒体が転写位置に突入する前に、等価的に第１印加手段の負荷抵抗を増加させることができる。そのため、被記録媒体が転写位置に突入する際の負荷抵抗の増加による転写電流の低下（変動）によって、画質が劣化するのを抑制できる。

第２の発明は、第１の発明の画像形成装置において、前記制御手段は、前記定電流制御による前記順転写バイアスの変化を追従可能とする減少率において、前記逆転写バイアスを減少させるように第２印加手段を制御する。
本構成によれば、逆転写バイアスを急激に減少させると、定電流制御による順転写バイアスの制御が好適に行われず、転写電流の変動を抑制できない虞がある。そのような、不都合の発生を防止できる。

第３の発明は、第２の発明の画像形成装置において、前記制御手段は、前記逆転写バイアスを段階的に減少させるように第２印加手段を制御する。
本構成によれば、逆転写バイアスを段階的に減少させることによって、転写電流の変動を好適に抑制することができる。

第４の発明は、第２または第３の発明の画像形成装置において、前記制御手段は、前記被記録媒体の先端が前記転写位置に到達した際に前記順転写バイアスが上限値を超えることに応じて、前記逆転写バイアスを減少させるように第２印加手段を制御する。
本構成によれば、被記録媒体による負荷抵抗の増加に起因して順転写バイアスが上限値を超えるようなことがあっても、逆転写バイアスを減少させて、すなわち、負荷抵抗を減少させて順転写バイアスを低下させることができる。その結果、第１印加手段を好適に保護できる。

第５の発明は、第１から第４のいずれかの発明の画像形成装置において、前記第１印加手段の負荷抵抗値を検出する負荷抵抗検出手段をさらに備え、前記制御手段は、前記逆転写バイアスを前記負荷抵抗値に基づき決定する。
本構成によれば、逆転写バイアスの印加に起因して順転写バイアスが上限値を超えることを抑制できる。その結果、被記録媒体が転写位置に突入する際の画質劣化を好適に抑制でき、かつ第１印加手段を好適に保護できる。

第６の発明は、第５の発明の画像形成装置において、前記負荷抵抗値は前記被記録媒体の抵抗値を含む。
本構成によれば、負荷抵抗値として被記録媒体の抵抗値も考慮されるため、被記録媒体が転写位置に突入する際の画質劣化をより好適に抑制でき、かつ第１印加手段を好適に保護できる。

第７の発明は、第６の発明の画像形成装置において、前記制御手段は、前記抵抗値の高い前記被記録媒体ほど前記逆転写バイアスが大きくなるように前記第２印加手段を制御する。
本構成によれば、被記録媒体が転写位置に突入する際の転写電流低下により画質が劣化するのをより好適に抑制できる。

第８の発明は、第１の発明の画像形成装置において、前記制御手段は、前記被記録媒体の前記先端が前記転写位置に到達するタイミングと同時に、あるいは前記被記録媒体の前記先端が前記転写位置に到達するタイミングの直前に、前記第２印加手段による前記逆転写バイアスの前記転写手段への印加を停止させる。

本構成によれば、例えば、被記録媒体の先端が転写位置に到達するタイミングの直前に逆転写バイアスの印加を停止することによって、すなわち、等価的な負荷抵抗を取り去ることによって、被記録媒体の突入に伴う負荷抵抗の増加に起因する転写電流の低下を抑制することができる。なお、その際、逆転写バイアスの印加を停止することによって、順転写バイアスの値は、元の値に低下しようとするが、元の値に低下する前に被記録媒体が突入するため、逆転写バイアスの印加されない場合と比べて転写電流の低下は低減される。

本発明の画像形成装置によれば、被記録媒体が転写位置に突入する際の転写電流低下により画質が劣化するのを抑制することができる。

本発明に係るレーザプリンタの内部構成を示す側断面図 転写位置を示す説明図 本発明の各実施形態におけるバイアス印加回路の要部構成のブロック図 実施形態１の逆転写バイアス印加処理を示すフローチャート 実施形態１に係る概略的なタイムチャート 実施形態２の逆転写バイアス印加処理を示すフローチャート 実施形態２に係る概略的なタイムチャート 実施形態３の逆転写バイアス印加処理を示すフローチャート 実施形態３に係る概略的なタイムチャート 別の実施形態に係る概略的なタイムチャート

＜実施形態１＞
本発明の実施形態１を、図１〜図５を参照しつつ説明する。
１．画像形成装置の全体構成
図１は、本発明の画像形成装置としてのレーザプリンタの本実施形態を示す概略的な要部側断面図である。図２は、レーザプリンタ１における転写位置Ｎｐを示す説明図である。図１において、レーザプリンタ１は、画像形成装置の装置本体としての本体フレーム２内に、用紙（被記録媒体の一例）３を給紙するためのフィーダ部４や、給紙された用紙３に画像を形成するための画像形成部５などを備えている。なお、画像形成装置は、モノクロレーザプリンタに限られず、カラーレーザプリンタであってもよい。また、画像形成装置は、レーザプリンタに限られず、例えば、ＬＥＤプリンタ、ファクシミリ装置、あるいはコピー機能およびスキャナ機能等を備えた複合機であってもよい。

（１）フィーダ部
フィーダ部４は、本体フレーム２内の底部に設けられ、給紙トレイ６、給紙トレイ６の一端側（以下、一端側（図１で紙面右側）を前側、その反対側（図１で紙面左側）を後側とする）端部の上方に設けられる給紙ローラ８、給紙ローラ８に対し用紙３の搬送方向の下流側に設けられるレジストローラ１２等を含む。さらに、レジストローラ１２の同下流側には、用紙３の到達を検知し、用紙３の到達に応じたセンサ信号を生成するレジストセンサ（「位置情報生成手段」の一例）１３が設けられている。

給紙トレイ６の最上位にある用紙３は、給紙ローラ８の回転によって１枚毎に給紙される。給紙された用紙３は、レジストローラ１２に送られる。レジストローラ１２は、用紙３をレジスト後に、画像形成位置（転写位置）Ｎｐに送る。なお、転写位置Ｎｐは、図２に示されるように、感光体ドラム２７と転写ローラ３０との接触位置（ニップ部）とされる。

（２）画像形成部
画像形成部５は、スキャナ部１６、プロセスカートリッジ１７および定着部１８を含む。
スキャナ部１６は、本体フレーム２内の上部に設けられ、レーザ発光部（図示せず）、ポリゴンミラー１９、反射鏡２２，２３等を含む。レーザ発光部から発光される、画像データに基づくレーザビームは、鎖線で示すように、ポリゴンミラー１９、反射鏡２２、２３等を介して、感光体ドラム２７の表面上に高速走査にて照射される。

プロセスカートリッジ１７は、スキャナ部１６の下方に設けられ、ドラムユニット５１と、ドラムユニット５１に収容される現像カートリッジ２８とを含む。現像カートリッジ２８は、ドラムユニット５１に対して着脱自在に収容されており、例えば、現像ローラ３１およびトナーホッパ３４を含む。

トナーホッパ３４内には、例えば正帯電性のトナー（現像剤の一例）が充填されている。トナーホッパ３４の後方位置には、現像ローラ３１が設けられている。現像時に、トナーホッパ３４から放出されるトナーは、現像ローラ３１に供給される。この時、現像ローラ３１には正の現像バイアス電圧が印加される。

ドラムユニット５１は、感光体ドラム（像担持体の一例）２７、スコロトロン型帯電器２９、および転写ローラ３０（転写手段の一例）を含む。感光体ドラム２７は、現像ローラ３１と対向配置され、筒状のドラム本体と、そのドラム本体の軸心に、接地された金属製のドラム軸２７ａとを含む。ドラム本体の表面には、正帯電性の感光層が形成されている。また、感光体ドラム２７の上方には、レーザビームの通路として露光窓が設けられている。

スコロトロン型帯電器（以下、単に「帯電器」と記す）２９は、感光体ドラム２７の上方に、感光体ドラム２７に接触しないように所定間隔を隔てて対向配置されている。帯電器２９は、図２に示されるように、帯電ワイヤ２９ａとグリッド２９ｂとを含み、帯電ワイヤ２９ａからの放電によって、グリッド２９ｂを介して感光体ドラム２７の表面を一様に正極性（例えば、約８７０Ｖ）に帯電させる。帯電ワイヤ２９ａには所定の帯電電圧（例えば、５ｋＶ〜８ｋＶ）が印加される（図２参照）。

感光体ドラム２７の表面は、感光体ドラム２７の回転に伴って、まず、帯電器２９により一様に正帯電される。その後、帯電表面は、スキャナ部１６からのレーザビームの高速走査により露光され、画像データに基づく静電潜像が形成される。次いで、現像ローラ３１の回転により、現像ローラ３１の表面上に担持されかつ正極性に帯電されているトナーが、感光体ドラム２７の表面上の静電潜像に供給され、静電潜像が現像される。

転写ローラ３０は、金属製のローラ軸３０ａを有し、感光体ドラム２７の下方において、感光体ドラム２７に対向配置される。ローラ軸３０ａには、例えば導電性のゴム材料からなるローラが被覆されている。

転写ローラ３０のローラ軸３０ａには、図３に示されるように、回路基板５２に実装されたバイアス印加回路６０が接続されている。そして、転写位置Ｎｐにおいて現像ローラ３１に担持されたトナー像を用紙３に転写するための転写動作時には、転写ローラ３０のローラ軸３０ａに、バイアス印加回路６０から、転写電圧である、例えば−６ｋＶの順転写バイアスＶｔｐが印加される。

また、実施形態１では、画像形成動作の前後や、画像形成動作中における各用紙３への転写動作の間などにおいては、転写ローラ３０には順転写バイアスＶｔｐとは逆極性の電圧であって、残存トナー除去用の、例えば６００Ｖの逆バイアスＶｂがバイアス印加回路６０から印加される。これにより、転写ローラ３０に付着したトナーは、感光体ドラム２７上に電気的に吐出されて、感光体ドラム２７の表面上に残存する残存トナーとともに、例えば現像ローラ３１によって回収される。

定着部１８は、図１に示すように、プロセスカートリッジ１７の後方下流側に設けられ、加熱ローラ４１、加熱ローラ４１を押圧する押圧ローラ４２を含む。そして、定着部１８では、用紙３上に転写されたトナーが、用紙３が加熱ローラ４１と押圧ローラ４２との間を通過する間に熱定着される。その後、用紙３は、排紙ローラ４５に送られて、その排紙ローラ４５によって排紙トレイ４６上に排紙される。

２．バイアス印加回路
次に、図３を参照してバイアス印加回路について説明する。図３は、転写ローラ３０に対して順転写バイアス電圧Ｖｔｐを印加するバイアス印加回路６０の要部構成のブロック図である。前述したように、バイアス印加回路６０は、転写ローラ３０に対して、順転写動作時に順転写バイアス電圧Ｖｔｐを印加する。一方、バイアス印加回路６０は、残存トナー除去時には逆バイアスＶｂを印加する。また、バイアス印加回路６０は、転写時に、用紙３の抵抗による転写電流Ｉｔの変動を抑制するために、順転写バイアスＶｔｐとは逆極性の電圧である逆転写バイアスＶｔｎを生成する。

バイアス印加回路６０は、ＣＰＵ（制御手段および負荷抵抗検出手段の一例）６１と、順転写バイアスＶｔｐを生成する順転写バイアス印加回路（第１印加手段の一例）６２と、逆バイアスＶｂおよび逆転写バイアスＶｔｎを生成する逆バイアス印加回路（第２印加手段の一例）６３とを含む。なお、各バイアス印加回路６２，６３は、転写ローラ３０のローラ軸３０ａに接続される接続ライン９０に、順転写バイアス印加回路６２および逆バイアス印加回路６３の順序で直列に接続されている。また、ＣＰＵ６１は、バイアス印加回路６０の制御の他に、画像形成に係るプリンタ１の各部の制御も行う。ＣＰＵ６１は、その制御を行う際の時間をカウントするためのタイマＴを含む。

また、バイアス印加回路６０は、接続ライン９０に流れる転写電流Ｉｔに応じた検出信号Ｓ３を出力する電流検出回路８４を含む。なお、バイアス印加回路６０は、その他の高電圧、例えば帯電電圧等を印加するための回路を含むが、その図示は省略されている。また、バイアス印加回路６０およびＣＰＵ６１は、図１に示される回路基板５２上に配置されている。

順転写バイアス印加回路６２は、例えば、ＣＰＵ６１のＰＷＭ（パルス幅変調）制御によって、転写電流Ｉｔが定電流となるように定電流制御される。一方、逆バイアス印加回路６３はＣＰＵ６１のＰＷＭ制御によって定電圧制御される。また、ＣＰＵ６１にはメモリ１００が接続されている。このメモリ１００には、バイアス印加回路６０を制御するプログラム、順転写バイアスＶｔｐの上限値、および各種テーブルデータ等が格納されている。

（ａ）順転写バイアス印加回路
順転写バイアス印加回路６２は、高電圧（負電圧）発生回路であり、順転写ＰＷＭ信号平滑回路７０、順転写トランスドライブ回路７１、順転写昇圧・平滑整流回路７２、および順転写出力電圧検出回路７３を含む。

順転写ＰＷＭ信号平滑回路７０は、ＣＰＵ６１のＰＷＭポート６１ａからのＰＷＭ信号Ｓ１を平滑し、平滑されたＰＷＭ信号Ｓ１を順転写トランスドライブ回路７１に提供する。順転写トランスドライブ回路７１は、平滑されたＰＷＭ信号Ｓ１に基づき、順転写昇圧・平滑整流回路７２の１次側巻線７５ｂに発振電流を流す。

順転写昇圧・平滑整流回路７２は、例えば、トランス７５、ダイオード７６、平滑コンデンサ７７を含む。トランス７５は、２次側巻線７５ａ，１次側巻線７５ｂおよび補助巻線７５ｃを備えている。２次側巻線７５ａの一端は、ダイオード７６を介して接続ライン９０に接続されている。一方、２次側巻線７５ａの他端は、逆バイアス印加回路６３の出力端に共通接続されている。また、平滑コンデンサ７７および抵抗７８がそれぞれ２次側巻線７５ａに並列に接続されている。

このような構成により、１次側巻線７５ｂの電圧は、順転写昇圧・平滑整流回路７２において昇圧および整流され、バイアス印加回路６０の出力端Ａに接続された転写ローラ３０のローラ軸３０ａに順転写バイアスＶｔｐとして印加される。

順転写出力電圧検出回路７３は、順転写昇圧・平滑整流回路７２のトランス７５の補助巻線７５ｃと、ＣＰＵ６１とに接続されている。順転写出力電圧検出回路７３は、順転写バイアス印加回路６２による順転写動作時において、順転写バイアスＶｔｐに対応して補助巻線７５ｃの間で発生する出力電圧Ｖｄを検出して、その検出信号Ｓ２をＣＰＵ６１のＡ／Ｄポート６１ｂに供給する。ＣＰＵ６１は、検出信号Ｓ２に基づいて、順転写バイアスＶｔｐを検出する。

（ｂ）逆バイアス印加回路
逆バイアス印加回路６３は、順転写バイアス印加回路６２と同様に高電圧（正電圧）発生回路であり、逆バイアスＰＷＭ信号平滑回路８０、逆バイアストランスドライブ回路８１、逆バイアス昇圧・平滑整流回路８２、および逆バイアス出力電圧検出回路８３を含む。

逆バイアスＰＷＭ信号平滑回路８０は、ＣＰＵ６１のＰＷＭポート６１ｄからのＰＷＭ信号Ｓ４を平滑し、平滑されたＰＷＭ信号Ｓ４を逆バイアストランスドライブ回路８１に供給する。逆バイアストランスドライブ回路８１は、平滑されたＰＷＭ信号Ｓ４に基づき、逆バイアス昇圧・平滑整流回路８２の１次側巻線８５ｂに発振電流を流す。

逆バイアス昇圧・平滑整流回路８２は、例えば、トランス８５、ダイオード８６、平滑コンデンサ８７を含む。トランス８５は、２次側巻線８５ａ，１次側巻線８５ｂおよび補助巻線８５ｃを含む。２次側巻線８５ａの一端は、ダイオード８６を介して順転写バイアス印加回路６２の２次側巻線７５ａの他端に接続されている。一方、２次側巻線８５ａの他端は電流検出回路８４の検出抵抗８９を介して接地されている。また、２次側巻線８５ａに対し平滑コンデンサ８７および抵抗８８がそれぞれ並列に接続されている。また、抵抗８８に直列接続された検出抵抗８９が電流検出抵抗とされ、検出抵抗８９に流れる電流値に応じた検出信号（電圧値）Ｓ３がＣＰＵ６１のＡ／Ｄポート６１ｃにフィードバックさせる。

このような構成により、１次側巻線８５ｂの電圧は、逆バイアス昇圧・平滑整流回路８２において昇圧および整流され、バイアス印加回路６０の出力端Ａに接続された転写ローラ３０のローラ軸３０ａに、残存トナー除去用の逆バイアスＶｂとして印加される。さらに、逆バイアス印加回路６３の出力電圧は、転写時に、逆転写バイアスＶｔｎとして、転写電流Ｉｔの変動を抑制するために使用される。

逆バイアス出力電圧検出回路８３は、逆バイアス昇圧・平滑整流回路８２のトランス８５の補助巻線８５ｃと、ＣＰＵ６１とに接続されている。逆バイアス出力電圧検出回路８３は、逆バイアス印加回路６３の出力電圧（Ｖｔｎ、Ｖｂ）に対応して補助巻線８５ｃの間で発生する出力電圧Ｖｅを検出して、その検出信号Ｓ５をＣＰＵ６１のＡ／Ｄポート６１ｅに供給する。ＣＰＵ６１は、検出信号Ｓ５に基づいて、逆バイアス出力電圧（Ｖｔｎ、Ｖｂ）を検出する。

以上により、ＣＰＵ６１は、順転写バイアスＶｔｐの転写ローラ３０への印加による転写電流Ｉｔを定電流制御する。定電流制御において、ＣＰＵ６１は、ＰＷＭ信号Ｓ１を順転写バイアス印加回路６２に与えて駆動させつつ、接続ライン９０に流れる電流値に応じた検出信号Ｓ３に基づきこの電流値が転写目標電流値になるように、デューティ比を適宜変更したＰＷＭ信号Ｓ１を順転写ＰＷＭ信号平滑回路７０に出力する。

また、ＣＰＵ６１は、逆バイアス（ＶｔｎおよびＶｂ）を発生させる場合には、逆バイアス印加回路６３を定電圧制御する。定電圧制御において、ＣＰＵ６１は、ＰＷＭ信号Ｓ４を逆バイアス印加回路６３に与えて駆動させつつ、逆バイアス出力電圧検出回路８３の検出信号Ｓ５に基づき、逆バイアスが所定の定電圧になるように、デューティ比を適宜変更したＰＷＭ信号Ｓ４を逆バイアスＰＷＭ信号平滑回路８０に出力する。

３．逆転写バイアス印加処理
次に、実施形態１における、逆転写バイアス印加処理について、図４および図５を参照して説明する。図４は、実施形態１における逆転写バイアス印加処理を示すフローチャートであり、図５は、逆転写バイアス印加処理に係る概略的なタイムチャートである。なお、図５において、負電圧である順転写バイアスＶｔｐは、便宜上、絶対値で示される（以下のタイムチャートにおいても同様）。

逆転写バイアス印加処理は、所定のプログラムにしたがってＣＰＵ６１によって実行される。ＣＰＵ６１は、転写電流Ｉｔの変動を抑制するために、レジストセンサ１３からの用紙３の位置情報に基づいて、用紙３の先端が転写位置Ｎｐに到達する前から、逆バイアス印加回路６３によって逆転写バイアスＶｔｎを転写ローラ３０に印加させる。詳しくは、逆転写バイアスＶｔｎは、順転写バイアスＶｔｐに重畳されて転写ローラ３０に印加させる。

さて、逆転写バイアス印加処理は、プリンタ１に対するユーザの印字指示による印字処理の開始に伴って開始される（図４のステップＳ１１０）。まず、ステップＳ１２０において、ＣＰＵ６１は、用紙３がレジストセンサ１３に達したかどうかを、レジストセンサ１３からのレジストセンサ信号Ｓｒに基づいて判定する。例えば、図５の時刻ｔ１において、レジストセンサ信号Ｓｒがローレベルからハイレベルに変化した場合、用紙３がレジストセンサ１３に達したと判定される（ステップＳ１２０：Ｙｅｓ判定）。

次いで、所定時間待機して（ステップＳ１３０）、ステップＳ１４０において、ＣＰＵ６１は、順転写バイアス印加回路６２をオンさせて、順転写バイアスＶｔｐを転写ローラ３０に印加する。なお、ステップＳ１３０の所定時間は、図５の時刻ｔ１から時刻ｔ２までに相当する。

次いで、ステップＳ１５０において、所定時間（図５の時刻ｔ２から時刻ｔ３までに相当）、待機する。そして、ステップＳ１６０において、ＣＰＵ６１は、逆バイアス印加回路６３をオンさせて、逆転写バイアスＶｔｎを発生させ、逆転写バイアスＶｔｎを順転写バイアスＶｔｐに重畳して転写ローラ３０に印加する（図５の時刻ｔ３参照）。

ここで、図５の時刻ｔ３において、逆転写バイアスＶｔｎが順転写バイアスＶｔｐに重畳されると順転写バイアス（絶対値）Ｖｔｐが増加するのは以下の理由による。
すなわち、負電圧である順転写バイアスＶｔｐに正電圧である逆転写バイアスＶｔｎが重畳されると、実際に転写ローラ３０に印加される転写バイアスＶｔの値（絶対値）は減少する。例えば、−３ｋＶの順転写バイアスＶｔｐに、２ｋＶの逆転写バイアスＶｔｎが重畳されると、転写バイアスＶｔ（Ｖｔ＝Ｖｔｐ＋Ｖｔｎ）は、−１ｋＶに減少する。ここで、順転写バイアス印加回路６２の負荷抵抗を３００ＭΩとすると、−３ｋＶの順転写バイアスＶｔｐによって１０μＡの転写電流Ｉｔが流れる。２ｋＶの逆転写バイアスＶｔｎが重畳された場合においても、定電流制御によって１０μＡの転写電流Ｉｔを流そうとすると、順転写バイアスＶｔｐを−５ｋＶに増加させる必要がある。なお、この場合、順転写バイアス印加回路６２の負荷抵抗が５００ＭΩに増加したことと等価といえる。

次いで、ステップＳ１７０において、逆転写バイアスＶｔｎを印加する所定時間（図５の時刻ｔ３から時刻ｔ５までに相当）、待機する。そして、ステップＳ１８０において、ＣＰＵ６１は、逆バイアス印加回路６３をオフさせて、逆転写バイアスＶｔｎの重畳を停止させる（図５の時刻ｔ５参照）。このように、用紙３の先端が転写位置Ｎｐに到達した後において、逆転写バイアスＶｔｎの印加を停止させる。

なお、転写バイアスＶｔｎの印加期間中の、図５の時刻ｔ４において、用紙３の先端が転写位置Ｎｐに突入する。このとき、順転写バイアスＶｔｐの絶対値がさらに増加するのは以下の理由による。

すなわち、用紙３の転写位置Ｎｐへの突入によって、順転写バイアス印加回路６２の負荷抵抗Ｚｒがさらに増加するため、転写電流Ｉｔが一瞬、減少する。そのため、定電流制御によって転写電流Ｉｔを所定値に維持するために、順転写バイアスＶｔｐを増加させる必要がある。なお、このとき、図５に示されるように、用紙３が転写位置Ｎｐに突入した際の転写電流Ｉｔの減少量、すなわち、転写電流Ｉｔの変動は、逆転写バイアスＶｔｎが印加されていない場合（点線で示される）と比べて、低減される。これは以下の理由による。

ここで、例えば、上記のように、順転写バイアスＶｔｐを−３ｋＶ、逆転写バイアスＶｔｎを２ｋＶ、負荷抵抗を３００ＭΩとし、さらに用紙３の抵抗値を５０ＭΩとする。逆転写バイアスＶｔｎが印加されていない場合において用紙３が転写位置Ｎｐに突入した際、転写電流Ｉｔは、１０μＡから、一時的に、Ｉｔ＝３ｋＶ／（３００ＭΩ＋５０ＭΩ）＝８．５７μＡに減少する。

一方、逆転写バイアスＶｔｎが印加されている場合において用紙３が転写位置Ｎｐに突入した際、転写電流Ｉｔは、一時的に、Ｉｔ＝５ｋＶ／（５００ＭΩ＋５０ＭΩ）＝９．０９μＡに減少する。すなわち、用紙３が転写位置Ｎｐに突入した際の、転写電流Ｉｔの変動の減少は、逆転写バイアスＶｔｎの印加によって、順転写バイアス印加回路６２の負荷抵抗Ｚｒが、等価的に増加することに起因する。

その後、レジストセンサ信号Ｓｒがハイレベルからローレベルに変化した後（時刻ｔ６参照）において、用紙全体が転写位置Ｎｐを通過すると順転写バイアスＶｔｐが減少する（時刻ｔ７参照）。そして、時刻ｔ７から所定時間経過後の時刻ｔ８において、順転写バイアスＶｔｐの生成が停止される。

なお、ここで、用紙３がレジストセンサ１３に達した時刻ｔ１から、用紙３の先端が転写位置Ｎｐに達するまでの期間Ｋ１は、例えば、用紙３の搬送速度と、レジストセンサ１３から転写位置Ｎｐまでの距離とに基づいて、正確に推定される。期間Ｋ１に基づいて、用紙３の突入時刻ｔ４が、正確に推定される。また、推定される用紙突入時刻ｔ４に基づいて、例えば、時刻ｔ２、時刻ｔ３、および時刻ｔ５が決定される。

＜実施形態１の効果＞
実施形態１においては、用紙３の先端が転写位置Ｎｐに到達する前である時刻ｔ３から、逆バイアス印加回路６３によって逆転写バイアスＶｔｎが転写ローラ３０に印加される。詳しくは、逆転写バイアスＶｔｎが順転写バイアスＶｔｐに重畳されて転写ローラ３０に印加される。これによって、用紙３の先端が転写位置Ｎｐに突入する前に、等価的に順転写バイアス印加回路６２の負荷抵抗Ｚｒを増加させることができる。事前に等価的に負荷抵抗Ｚｒを増加させることによって、用紙３の転写位置Ｎｐへの突入の際における、負荷抵抗Ｚｒの増加による転写電流Ｉｔの低下（変動）を低減させることができ、それによって画質の劣化を抑制できる。

なお、ここで、画質の劣化を具体的に示すと以下のようになる。紙の先端が突入したことによる負荷抵抗の増大により、転写電流が落ち込む。落ち込んだ転写電流を元に戻すための制御がかかり、転写電流が回復していく。その際、転写電流が回復する前に、印字領域が転写ローラに達してしまうと、転写電流不足のため、転写不良が起こり、印字領域の始まりの部分の濃度が薄くなる。

そこで、本実施形態のように、逆転写バイアスを印加することにより、転写電流の落ち込みが抑制され、転写電流が回復するまでの時間が短くなり、印字領域が転写ローラに達するまでに転写電流が回復し、画質の劣化が抑制される。

＜実施形態２＞
次に本発明の実施形態２を、図６および図７を参照して説明する。図６は、実施形態２における逆転写バイアス印加処理を示すフローチャートであり、図７は、実施形態２における逆転写バイアス印加処理に係る概略的なタイムチャートである。図６の各処理は、実施形態１と同様に、所定のプログラムにしたがって、ＣＰＵ６１によって実行される。なお、図６において実施形態１の図４のフローチャートと同一の処理は同一のステップ番号を付し、その説明を省略し、実施形態１との相違点のみを説明する。

実施形態１との相違点は、逆転写バイアスＶｔｎが順転写バイアス印加回路６２の負荷抵抗（用紙３の抵抗値も含む）Ｚｒに応じて決定される点と、用紙３の転写位置Ｎｐへの突入の際に順転写バイアスＶｔｐが上限値を超えることに応じて逆転写バイアスＶｔｎを減少させる点にある。

具体的には、図６のステップＳ２１０において、ＣＰＵ６１（負荷抵抗算出手段の一例）は、順転写バイアスＶｔｐおよび転写電流Ｉｔに基づいて、負荷抵抗Ｚｒを算出する。例えば、図３における抵抗８８の値をＲ８８、抵抗８９の値をＲ８９とすると、下に示される式１から、負荷抵抗Ｚｒが算出される。
Ｖｔｐ＝Ｉｔ ＊ （Ｒ８８＋Ｒ８９＋Ｚｒ） （式１）
その際、順転写バイアスＶｔｐは、上記検出信号Ｓ２に基づいて検出される。また、転写電流Ｉｔは、上記検出信号Ｓ３に基づいて検出される。

次いで、ステップＳ２２０において、ＣＰＵ６１はユーザが選択した用紙３に応じた用紙の抵抗値を取得し、算出された負荷抵抗Ｚｒに用紙の抵抗値を加算した負荷抵抗Ｚｒに応じて、逆転写バイアスＶｔｎの値を決定する。その際、ＣＰＵ６１は、抵抗値の高い用紙３ほど逆転写バイアスＶｔｎが大きくなるように逆バイアス印加回路６３を制御する。これは、逆転写バイアスＶｔｎによる等価的な抵抗値を用紙３の抵抗値に対応させることによって、用紙３の抵抗値に起因する転写電流Ｉｔの低下によって画質が劣化することをより好適に抑制するためである。なお、用紙３の種類に応じた各抵抗値は、例えば、メモリ１００に格納されているものとする。

なお、負荷抵抗Ｚｒに応じて、逆転写バイアスＶｔｎの値を決定する際、用紙３先端が転写位置Ｎｐに到達した後において順転写バイアスＶｔｐがその上限値を超えないように、逆転写バイアスＶｔｎの値を決定するようにしてもよい。この場合、確実に、順転写バイアス印加回路６２を保護できる。

また、ＣＰＵ６１は、用紙３の転写位置Ｎｐへの突入直後（図７の時刻ｔ４の直後）において、検出信号Ｓ２に基づいて順転写バイアスＶｔｐの値を取得する（ステップＳ２３０）。次いで、ステップＳ２４０において、ＣＰＵ６１は、順転写バイアスＶｔｐが所定の上限値を超えるかどうか判定する。転写バイアスＶｔｐが所定の上限値を超えないと判定した場合には、ステップＳ１８０に移行して、所定時間後に逆バイアス印加回路６３をオフする（図７の時刻ｔ５）。

一方、ステップＳ２４０において、順転写バイアスＶｔｐが所定の上限値を超えると判定された場合には、ステップＳ２５０に移行して、ＣＰＵ６１は、上記検出信号Ｓ５に基づいて逆転写バイアスＶｔｎの値を取得する。次いで、順転写バイアスＶｔｐを上限値以下とするように逆転写バイアスＶｔｎを低減させるための逆転写バイアスＶｔｎの目標値を算出する（ステップＳ２６０）。

そして、逆転写バイアスＶｔｎの目標値を設定して、逆転写バイアスＶｔｎが目標値に低下するように、逆バイアス印加回路６３を制御する（ステップＳ７０）。例えば、順転写バイアスＶｔｐが上限値を２００Ｖ超えた場合は、逆転写バイアスＶｔｎを２００Ｖ下げて、順転写バイアスＶｔｐを限度値内にするように制御される。すると、図７の時刻ｔ４Ａに示すように、逆転写バイアスＶｔｎが低下し、それに応じて順転写バイアスＶｔｐが上限値以下となる。次いで、所定時間後に逆バイアス印加回路６３がオフされる（ステップＳ１８０）。

＜実施形態２の効果＞
このように、実施形態２においては、負荷抵抗（用紙３の抵抗値を含む）Ｚｒに応じて逆転写バイアスＶｔｎの値が決定される。そのため、用紙３の転写位置Ｎｐへの突入時に、逆転写バイアスＶｔｎの印加に起因して、順転写バイアスＶｔｐが上限値を超えることを抑制できる。その結果、用紙３が転写位置Ｎｐに突入する際の画質劣化を好適に抑制でき、かつ、順転写バイアス印加回路６２を好適に保護できる。

また、用紙３の転写位置Ｎｐへの突入時に、逆転写バイアスＶｔｎの印加に起因して順転写バイアスＶｔｐが上限値を超える場合、逆転写バイアスＶｔｎが低減される。そのため、用紙３による負荷抵抗Ｚｒの増加に起因して順転写バイアスＶｔｐが上限値を超えるようなことがあっても、逆転写バイアスＶｔｎを減少させて、すなわち、負荷抵抗Ｚｒを減少させて順転写バイアスＶｔｐを低下させることができる。その結果、順転写バイアスＶｔｐが一時的に上限値を超えるようなことがあっても、順転写バイアス印加回路６２を好適に保護できる。

なお、実施形態２おいて、負荷抵抗Ｚｒに応じた逆転写バイアスＶｔｎの決定処理（ステップＳ２１０およびステップＳ２２０）および、逆転写バイアスＶｔｎの低減処理（ステップＳ２３０からステップＳ２７０まで）のうち、いずれか一方の処理を省略するようにしてもよい。

＜実施形態３＞
次に本発明の実施形態３を、図８および図９を参照して説明する。図８は、実施形態３における逆転写バイアス印加処理を示すフローチャートであり、図９は、実施形態３における逆転写バイアス印加処理に係る概略的なタイムチャートである。図８の各処理は、実施形態１と同様に、所定のプログラムにしたがって、ＣＰＵ６１によって実行される。なお、図８において、実施形態１の図４、および実施形態２の図６のフローチャートと同一の処理は同一のステップ番号を付し、その説明を省略し、実施形態１および実施形態２との相違点のみを説明する。

実施形態１および実施形態２との相違点は、逆バイアス印加回路６３がオフされるタイミング、すなわち、逆転写バイアスＶｔｎの印加停止のタイミングが異なる点である。

具体的には、ＣＰＵ６１は、図８のステップＳ１２０において用紙３の先端がレジストセンサ１３に達したと判定した場合（図９の時刻ｔ１に相当）、タイマＴのカウントを開始させる。そして、図８のステップＳ１６０において逆バイアス印加回路６３をオンし（図９の時刻ｔ３）、次いでステップＳ３２０において、タイマ時間、すなわち、タイマＴのカウント時間を確認する。ここで、タイマＴは、時刻ｔ１から、用紙３の先端が転写位置Ｎｐに達するまでの期間Ｋ１をカウントするように設定されている。なお、期間Ｋ１は、上記したように、用紙搬送時間等に基づいて予め正確に推定されている。

次いで、ステップＳ３３０において、ＣＰＵ６１は、タイマＴのカウント数に基づいて、現在、用紙３の先端が転写位置Ｎｐに達するタイミングであるかどうかを判定する。用紙３の先端が転写位置Ｎｐに達するタイミングであると判定した場合、ＣＰＵ６１は、逆バイアス印加回路６３をオフして、逆転写バイアスＶｔｎの印加を停止する（ステップＳ１８０）。

このように、実施形態３においては、用紙３の先端が転写位置Ｎｐに達するタイミング（時刻ｔ４）において逆転写バイアスＶｔｎの印加が停止される。これは、用紙３の転写位置Ｎｐへの突入に応じて、逆転写バイアスＶｔｎによる等価的な抵抗値を用紙３の抵抗値に置き換えることによって、用紙３の突入に伴う負荷抵抗Ｚｐの増加に起因する転写電流Ｉｔの低下（変動）を抑制するためである。この場合、逆転写バイアスＶｔｎによる等価的な抵抗値と、用紙３の抵抗値とが近いほど、転写電流Ｉｔおよび順転写バイアスＶｔｐの変動が少ないと言える。

＜実施形態３の効果＞
用紙３の先端が転写位置Ｎｐに達するタイミングにおいて逆転写バイアスＶｔｎの印加が停止される。そのため、用紙３の突入に伴う負荷抵抗Ｚｐの増加に起因する転写電流Ｉｔの低下（変化）を好適に抑制することができる。

なお、用紙３の先端が転写位置Ｎｐに達するタイミング（時刻ｔ４）の直前において逆転写バイアスＶｔｎの印加を停止するようにしてもよい。この場合においても、用紙３の先端が転写位置Ｎｐに到達する直前に等価的な負荷抵抗を取り去ることによって、用紙３の突入に伴う負荷抵抗Ｚｒの増加に起因する転写電流Ｉｔの低下を抑制することができる。

この場合、逆転写バイアスＶｔｎの印加を停止することによって、順転写バイアスＶｔｐの値は、元の値に低下しようとするが、元の値に低下する前に用紙３が突入するため、逆転写バイアスＶｔｎが印加されない場合と比べて、用紙３の突入に起因する転写電流Ｉｔの低下（変動）量は低減される。詳細には、用紙到達タイミングｔ４の直前に逆転写バイアスＶｔｎをオフにした場合、一旦、転写電流Ｉｔが増加する。そして、定電流制御によって、転写電流Ｉｔが下がり始めた所で用紙３が転写位置Ｎｐに到達し、それによって転写電流Ｉｔが下がり、その後、転写電流Ｉｔが安定することとなる。

＜他の実施形態＞
本発明は上記記述および図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

（１）上記実施形態１および実施形態２において、逆転写バイアスＶｔｎを停止させる際の態様は、図５および図７の時刻ｔ５に示されるように、逆転写バイアスＶｔｎを一挙に停止（減少）させる態様に限られない。逆転写バイアスＶｔｎを急激に減少させると、定電流制御による順転写バイアスＶｔｐの制御が好適に行われず、転写電流Ｉｔの変動を抑制できない虞がある。そのため、例えば、定電流制御における順転写バイアスＶｔｐの追従を可能とする減少率において、逆転写バイアスＶｔｎを減少させるようにしてもよい。その際、例えば、図１０に示すように、時刻ｔ５以降において、逆転写バイアスＶｔｎを段階的に減少させるようにしてもよい。この場合、定電流制御における追従の不都合の発生を防止できるとともに、用紙３が突入時における転写電流Ｉｔの変動を好適に抑制することができる。

（２）上記各実施形態において、用紙３の先端が転写位置Ｎｐに到達する時刻を認識するための位置情報生成手段はレジストセンサ１３に限られない。例えば、ＣＰＵ６１を位置情報生成手段として、ＣＰＵ６１は、例えば、レジストローラ１２の駆動開始からの時間経過をソフト的にカウントして、用紙３の先端の位置情報を生成するようにしてもよい。

１…レーザプリンタ
２７…感光体ドラム
３０…転写ローラ
６１…ＣＰＵ
６２…順転写バイアス印加回路
６３…逆バイアス印加回路
Ｖｔｐ…順転写バイアス
Ｖｔｎ…逆転写バイアス
Ｉｔ…転写電流
Ｚｒ…負荷抵抗

Claims (8)

1. 現像剤による現像剤像を担持する像担持体と、
   転写位置において、前記現像剤と逆極性の順転写バイアスによって被記録媒体に前記現像剤像を転写する転写手段と、
   前記転写手段に前記順転写バイアスを印加する第１印加手段と、
   前記転写手段に前記現像剤と同極性の逆転写バイアスを印加する第２印加手段と、
   前記被記録媒体の位置情報を生成する位置情報生成手段と、
   前記順転写バイアスによる転写電流を定電流制御する制御手段であって、前記位置情報に基づいて、前記第１印加手段によって前記順転写バイアスを前記転写手段に印加させ、前記順転写バイアスの印加の継続中であって前記被記録媒体の先端が前記転写位置に到達する前から、前記第２印加手段によって前記逆転写バイアスを前記転写手段に印加させ、少なくとも前記被記録媒体の先端が前記転写位置に到達するタイミングの直前まで前記順転写バイアスと前記逆転写バイアスを重畳して印加させる制御手段と、
   を備える画像形成装置。
2. 請求項１に記載の画像形成装置において、
   前記制御手段は、前記定電流制御による前記順転写バイアスの変化を追従可能とする減少率において、前記逆転写バイアスを減少させるように第２印加手段を制御する、画像形成装置。
3. 請求項２に記載の画像形成装置において、
   前記制御手段は、前記逆転写バイアスを段階的に減少させるように第２印加手段を制御する、画像形成装置。
4. 請求項２または請求項３に記載の画像形成装置において、
   前記制御手段は、前記被記録媒体の先端が前記転写位置に到達した際に前記順転写バイアスが上限値を超えることに応じて、前記逆転写バイアスを減少させるように第２印加手段を制御する、画像形成装置。
5. 請求項１から請求項４のいずれか一項に記載の画像形成装置において、
   前記第１印加手段の負荷抵抗値を検出する負荷抵抗検出手段をさらに備え、
   前記制御手段は、前記逆転写バイアスを前記負荷抵抗値に基づき決定する、画像形成装置。
6. 請求項５に記載の画像形成装置において、
   前記負荷抵抗値は前記被記録媒体の抵抗値を含む、画像形成装置。
7. 請求項６に記載の画像形成装置において、
   前記制御手段は、前記抵抗値の高い前記被記録媒体ほど前記逆転写バイアスが大きくなるように前記第２印加手段を制御する、画像形成装置。
8. 請求項１に記載の画像形成装置において、
   前記制御手段は、前記被記録媒体の前記先端が前記転写位置に到達するタイミングと同時に、あるいは前記被記録媒体の前記先端が前記転写位置に到達するタイミングの直前に、前記第２印加手段による前記逆転写バイアスの前記転写手段への印加を停止させる、画像形成装置。

Images