JP5972683B2

JP5972683B2 - 高圧電源装置及び画像形成装置

Info

Publication number: JP5972683B2
Application number: JP2012143345A
Authority: JP
Inventors: 小酒　達; 達小酒
Original assignee: 株式会社沖データ
Priority date: 2012-06-26
Filing date: 2012-06-26
Publication date: 2016-08-17
Anticipated expiration: 2032-06-26
Also published as: JP2014007903A

Description

本発明は、圧電トランスを使用して出力を制御する高圧電源装置とそれを使用する画像形成装置に関するものである。

従来、この種の装置として、例えば、圧電トランス駆動周波数をデジタル回路により生成し、圧電トランスバラツキを補正して周波数制御を行うものがあった（例えば、特許文献１参照）。

特開２０１１−５０１８７号公報（段落００７６〜００８０、図１）

しかしながら、従来の装置において、デジタル制御で集積化を行う場合、出力系統が複数あった場合、高圧出力毎ではなく、複数系統を一つのＩＣ、ＬＳＩに集積化するのが望ましい。その場合、複数の高圧出力に対する制御を一箇所に集中せねばならず、パターン設計や配線に制約を受けてしまうという問題があった。特に、集積回路中にＡＤコンバータを配し、ＡＤコンバータ検出値に応じて出力をフィードバック制御する場合には、ＡＤコンバータ入力信号線をノイズ混入がないように配線しなければならず、シールドを施すとか、短く配線する等の制約を受けやすかった。

また、周波数可変制御の場合には、スプリアス周波数等により駆動周波数範囲が制限されて最低出力電圧が１００Ｖ〜２００Ｖ以上となるため、低い電圧が出力できないという問題があった。更に、圧電トランスを複数近接配置して駆動した場合に、各圧電トランスの駆動周波数が近接した周波数で異なる周波数の場合には、２次側ＡＣ出力の干渉により、低周波のリップルが発生してしまうという問題があった。

本発明による高圧電源装置は、
動作クロック信号を、入力する分周値に基づいて分周した駆動パルスを生成する分周手段と、設定分周値を保持する分周値保持手段と、前記設定分周値を補正する補正値を保持する補正値保持手段と、前記設定分周値を前記補正値で補正した分周値を前記分周手段に出力する分周値設定手段と、１次側に入力するスイッチング信号の、周波数及びレベルに応じた高電圧を２次側から出力する圧電トランスと、可変電圧を出力するＤＣ−ＤＣコンバータと、前記駆動パルスに基づく前記周波数と前記可変電圧に基づく前記レベルを有する前記スイッチング信号を前記圧電トランスに出力する圧電トランス駆動手段と、前記高電圧を整流して高出力電圧を形成する整流手段と、前記高出力電圧を降圧した帰還電圧信号に変換する出力変換手段と、前記高出力電圧の目標値を定める設定信号と前記帰還電圧信号とに基づいて、前記高出力電圧が前記目標値に接近するように、前記ＤＣ−ＤＣコンバータの前記可変電圧を制御する帰還制御手段と、前記スイッチング信号の周波数が、第１の周波数又は第２の周波数となる前記設定分周値及び前記補正値を設定し、且つ前記設定信号のレベルを設定する制御手段とを有し、
前記制御手段は、前記設定信号のレベルを閾値と比較し、比較結果に応じて前記第１の周波数又は前記第２の周波数となるように前記設定分周値及び前記補正値を設定することを特徴する。
また本発明による画像形成装置は、
動作クロック信号を、入力する分周値に基づいて分周した駆動パルスを生成する分周手段と、設定分周値を保持する分周値保持手段と、前記設定分周値を補正する補正値を保持する補正値保持手段と、前記設定分周値を前記補正値で補正した分周値を前記分周手段に出力する分周値設定手段と、１次側に入力するスイッチング信号の、周波数及びレベルに応じた高電圧を２次側から出力する圧電トランスと、可変電圧を出力するＤＣ−ＤＣコンバータと、前記駆動パルスに基づく前記周波数と前記可変電圧に基づく前記レベルを有する前記スイッチング信号を前記圧電トランスに出力する圧電トランス駆動手段と、前記高電圧を整流して高出力電圧を形成する整流手段と、前記高出力電圧を降圧した帰還電圧信号に変換する出力変換手段と、前記高出力電圧の目標値を定める設定信号と前記帰還電圧信号とに基づいて、前記高出力電圧が前記目標値に接近するように、前記ＤＣ−ＤＣコンバータの前記可変電圧を制御する帰還制御手段とを有し、
前記分周手段、前記分周値保持手段、前記補正値保持手段、及び前記分周値設定手段を集積回路内に保持し、前記圧電トランス、前記ＤＣ−ＤＣコンバータ、前記圧電トランス駆動手段、前記整流手段、前記出力変換手段、及び帰還制御手段を同一基板に設け、該同一基板に属する記憶手段に記憶された記憶情報に基づいて前記補正値保持手段に前記補正値を設定して前記駆動パルスを生成し、
前記記憶手段はバーコードラベルであり、該バーコードラベルのバーコードに対応する補正値を前記補正値保持手段に設定することを特徴とする。

本発明によれば、周波数が固定的に設定される駆動パルスによって圧電トランスを駆動し、高出力電圧をアナログ制御している。このため、制御ループを短く配線することが可能となり制御ループが長くなることによる回路発振等を容易に防止できる。また駆動周波数による高出力電圧制御ではないため、スプリアス周波数での駆動を避けることができる。

本発明による高圧電源装置を備えた画像形成装置の実施の形態１の要部構成を概略的に示す要部構成図である。実施の形態１の画像形成装置における制御系の回路構成を示すブロック図である。実施の形態１における、転写バイアス発生部を説明するブロック図である。実施の形態１の高圧生成部の回路構成を、プリンタエンジン制御部、ＡＳＩＣ等と共に示す回路図である。実施の形態１において、ＡＳＩＣの構成を機能別にブロック化したブロック図である。（ａ）、（ｂ）は、高圧生成部の各部での信号波形を示す信号波形図である。（ａ）、（ｂ）は、高圧生成部の各部での信号波形を示す信号波形図である。（ａ）、（ｂ）は、駆動周波数及び出力電圧によって異なる、ＤＣ−ＤＣコンバータの出力と整流回路の出力である高出力電圧の各立ち上がり波形を示す。（ａ）、（ｂ）は、駆動周波数及び出力電圧によって異なる、ＤＣ−ＤＣコンバータの出力と整流回路の出力である高出力電圧の各立ち上がり波形を示す。（ａ）、（ｂ）は、駆動周波数及び出力電圧によって異なる、ＤＣ−ＤＣコンバータの出力と整流回路の出力である高出力電圧の各立ち上がり波形を示す。（ａ）、（ｂ）は、駆動周波数及び出力電圧によって異なる、ＤＣ−ＤＣコンバータの出力と整流回路の出力である高出力電圧の各立ち上がり波形を示す。圧電トランス２１１の駆動周波数特性を示すグラフである。実施の形態１において、４系統の出力負荷に、所定の高出力電圧を印加するためのＤＡＣ設定値をＤＡＣに設定する際の、プリンタエンジン制御部が行う手順を示すフローチャートである。実施の形態１において、４系統の分周比設定値レジスタに、分周比設定値を設定するための、プリンタエンジン制御部が行う手順を示すフローチャートである。実施の形態１において、４系統の分周比補正値レジスタに、分周比補正値を設定するための、プリンタエンジン制御部が行う手順を示すフローチャートである。誤差保持レジスタが実行する処理を説明するためのフローチャートである。実施の形態１において、ファンクションテスタによって紙フェノール片面基板をテストし、ＡＳＩＣの分周比補正レジスタに設定する分周比補正値を決定する手順を示すフローチャートである。実施の形態１において、Ｅ２ＰＲＯＭが記録するデータフォーマットを示す図である。実施の形態１において、出力される分周比設定値と分周比補正値の出力例を示す図である。実施の形態１において、分周比補正値を決定するためのファンクションテスタのブロック図である。本発明による実施の形態２の画像形成装置の制御系の回路構成を示すブロック図である。実施の形態２における、帯電バイアス発生部を説明するブロック図である。実施の形態２の高圧生成部の回路構成を、プリンタエンジン制御部と共に示す回路図である。図２２に示すプリンタエンジン制御部内のエンジン制御ＬＳＩの構成を機能別にブロック化したブロック図である。実施の形態２において、プリンタエンジン制御部が、分周比設定値と分周比補正値とを、ＬＳＩ内の分周比設定値レジスタと分周比補正値レジスタに設定する手順を示すフローチャートである。実施の形態２において、ファンクションテスタによって紙フェノール片面基板をテストし、エンジン制御ＬＳＩ内の分周比補正値レジスタに設定する分周比補正値を決定する手順を示すフローチャートである。分周比補正値を決定するためのファンクションテスタのブロック図である。本実施の形態の変形例を示す構成図である。

実施の形態１．
図１は、本発明による高圧電源装置を備えた画像形成装置の実施の形態１の要部構成を概略的に示す要部構成図である。

画像形成装置１１は、例えば、電子写真カラープリンタとしての構成を備え、４つの独立した画像形成部を構成する画像形成ユニット１２Ｋ、１２Ｙ、１２Ｍ、１２Ｃ（特に区別する必要がない場合は単に画像形成ユニット１２と称す場合がある）が、記録媒体としての記録用紙３０の搬送方向（矢印Ａ方向）に沿って上流側から順に配設されている。画像形成ユニット１２Ｋはブラック（Ｋ）の画像を形成し、画像形成ユニット１２Ｙはイエロー（Ｙ）の画像を形成し、画像形成ユニット１２Ｍはマゼンタ（Ｍ）の画像を形成し、画像形成ユニット１２Ｃはシアン（Ｃ）の画像を形成する。なお、記録媒体として、記録用紙３０の他に、ＯＨＰ用紙、封筒、複写紙、特殊紙等を使用することができる。

各画像形成ユニット１２Ｋ、１２Ｙ、１２Ｍ、１２Ｃには、感光体ドラム１３Ｋ、１３Ｙ、１３Ｍ、１３Ｃ（特に区別する必要がない場合は単に感光体ドラム１３と称す場合がある）と、対応する感光体ドラム１３Ｋ、１３Ｙ、１３Ｍ、１３Ｃの表面を一様に、且つ、均一に帯電させる帯電ローラ１４Ｋ、１４Ｙ、１４Ｍ、１４Ｃ（特に区別する必要がない場合は単に帯電ローラ１４と称す場合がある）と、対応する感光体ドラム１３Ｋ、１３Ｙ、１３Ｍ、１３Ｃの表面に形成された静電潜像に図示しない現像剤（例えば、トナー）を付着させ、可視像である各色のトナー像を形成する現像ローラ１６Ｋ、１６Ｙ、１６Ｍ、１６Ｃ（特に区別する必要がない場合は単に現像ローラ１６と称す場合がある）と、対応する現像ローラ１６Ｋ、１６Ｙ、１６Ｍ、１６Ｃに圧接させたトナー供給ローラ１８Ｋ、１８Ｙ、１８Ｍ、１８Ｃ（特に区別する必要がない場合は単にトナー供給ローラ１８と称す場合がある）とが配設されている。

各トナー供給ローラ１８Ｋ、１８Ｙ、１８Ｍ、１８Ｃは、画像形成ユニット本体に対して着脱可能に装着された対応するトナーカートリッジ２０Ｋ、２０Ｙ、２０Ｍ、２０Ｃ（特に区別する必要がない場合は単にトナーカートリッジ２０と称す場合がある）から供給された各色のトナーを対応する現像ローラ１６Ｋ、１６Ｙ、１６Ｍ、１６Ｃに供給するローラである。各現像ローラ１６Ｋ、１６Ｙ、１６Ｍ、１６Ｃには、それぞれ対応する現像ブレード１９Ｋ、１９Ｙ、１９Ｍ、１９Ｃ（特に区別する必要がない場合は単に現像ブレード１９と称す場合がある）が圧接されている。現像ブレード１９は、現像ローラ１６上において、トナー供給ローラ１８から供給されたトナーを薄層化するものである。尚、ここでは、トナーカートリッジ２０は、画像形成ユニット１２本体に対して着脱自在に装着されるものとしたが、一体的に形成されていてもよい。

各画像形成ユニット１２Ｋ、１２Ｙ、１２Ｍ、１２Ｃにおける、感光体ドラム１３Ｋ、１３Ｙ、１３Ｍ、１３Ｃの上方には、それぞれ対応するＬＥＤヘッド１５Ｋ、１５Ｙ、１５Ｍ、１５Ｃ（特に区別する必要がない場合は単にＬＥＤヘッド１５と称す場合がある）が、感光体ドラム１３Ｋ、１３Ｙ、１３Ｍ、１３Ｃと対向する位置に配設されている。各ＬＥＤヘッド１５は、対応する色の画像データに従って、感光体ドラム１３を露光し、静電潜像を形成する装置である。

４つの画像形成ユニット１２の各感光体ドラム１３の下方には、転写ユニット２１が配設されている。転写ユニット２１は、転写ローラ１７Ｋ、１７Ｙ、１７Ｍ、１７Ｃ（特に区別する必要がない場合は単に転写ローラ１７と称す場合がある）と、転写ベルト駆動ローラ２１ａ及び転写ベルト従動ローラ２１ｂによって、張架した状態で図１中の矢印Ａ方向へ走行可能に配設された転写ベルト２６を備えている。各転写ローラ１７は、転写ベルト２６を介してそれぞれ対応する感光体ドラム１３に圧接して配置され、このニップ部において用紙をトナーと逆の極性に帯電させ、対応する感光体ドラム１３に形成された各色のトナー像を順次記録用紙３０に重ねて転写する。

画像形成装置１１の下部には、転写ベルト２６に用紙を供給するための給紙機構が配設されている。給紙機構は、ホッピングローラ２２、レジストローラ対２３、用紙収容カセット２４等を備えている。

更に、転写ベルト２６による記録用紙３０の排出側には、定着器２８が設けられている。定着器２８は、加熱ローラ及びバックアップローラを有し、記録用紙３０上に転写されたトナーを加圧、加熱することによって定着させる装置であり、この排出側には、用紙ガイド３１に沿って配置された図示しない排出ローラ及び用紙スタッカ部２９等が設けられている。

以上のように構成された画像形成装置１１における印刷動作について、簡単に説明する。先ず、用紙収容カセット２４内の記録用紙３０は、ホッピングローラ２２によって繰り出され、レジストローラ対２３へ送られて斜行が矯正され、続いてレジストローラ対２３から転写ベルト２６に送られ、この転写ベルト２６の走行に伴って、画像形成ユニット１２Ｋ、１２Ｙ、１２Ｍ、１２Ｃへと順次搬送される。レジストローラ２３対の後段には用紙検出センサ２５が配置され、通過する記録用紙３０の通過を接触或いは非接触で検出し、後述するプリンタエンジン制御部１５３（図２）に検出信号を出力する。

一方、各画像形成ユニット１２において、感光体ドラム１３の表面は、帯電ローラ１４によって帯電された後、対応するＬＥＤヘッド１５によって露光され、この露光によって表面に静電潜像が形成される。静電潜像が形成された部分には、現像ローラ１６上で薄層化されたトナーが静電的に付着されて対応する色のトナー像が形成される。各感光体ドラム１３に形成されたトナー像は、対応する転写ローラ１７によって記録用紙３０に順次重ねて転写され、記録用紙上にカラーのトナー像を形成する。転写後に、各感光体ドラム１３上に残留したトナーは、それぞれ図示しないクリーニング装置によって除去される。

カラーのトナー像が形成された記録用紙３０は、定着器２８に送られる。この定着器２８において、カラーのトナー像が記録用紙３０に定着され、カラー画像が形成される。カラー画像が形成された記録用紙３０は、図示しない排出ローラによって用紙ガイド３１に沿って搬送され、用紙スタッカ部２９へ排出される。以上のような過程を経て、カラー画像が記録用紙３０上に形成される。尚、転写ベルト２６上に付着する残留トナーは、ベルトクリーニングブレード３２によってベルトクリーナ容器３３内に収容される。

図２は、画像形成装置１１における制御系の回路構成を示すブロック図である。

ホストインターフェース部１５０は、コマンド／画像処理部１５１に対してデータを送受信し、コマンド／画像処理部１５１は、ＬＥＤヘッドインターフェース部１５２に画像データを出力する。ＬＥＤヘッドインターフェース部１５２は、プリンタエンジン制御部１５３によってヘッド駆動パルス等を制御され、ＬＥＤヘッド１５Ｋ、１５Ｙ、１５Ｍ、１５Ｃを発光させる。

プリンタエンジン制御部１５３は、帯電バイアス発生部１６１、現像バイアス発生部１６２、及び後述するように圧電トランスを用いて構成された転写バイアス発生部１６３に電圧設定信号を送る。帯電バイアス発生部１６１は、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）用の各画像形成ユニット１２の帯電ローラ１４（図１）に個別に帯電バイアス電圧を印加し、現像バイアス発生部１６２は、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）用の各画像形成ユニット１２の、現像ローラ１６（図１）、トナー供給ローラ１８及び現像ブレード１９（図１）に個別にバイアス電圧を印加する。転写バイアス発生部１６３については後で詳しく説明する。帯電バイアス発生部１６１、現像バイアス発生部１６２、及び転写バイアス発生部１６３は、それぞれ高圧電源装置として１枚の紙フェノール片面基板１８０上に配置される。

用紙検出センサ２５（図１参照）は、後述するように、転写バイアス発生部１６３によるバイアス電圧発生タイミングを調整する為に用いられる。プリンタエンジン制御部１５３は、ホッピングローラ２２を駆動するホッピングモータ１５４、レジストローラ対２３を駆動するレジストモータ１５５、転写ベルト駆動ローラ２１ａを駆動するベルトモータ１５６、定着器２８の各ローラを駆動する定着器モータ１５７、画像形成ユニット１２の感光体ドラム１３等の各回転体を画像形成ユニット毎に個別に駆動する４つのドラムモータ（Ｋ、Ｙ、Ｍ、Ｃ）１５８を所定のタイミングで駆動する。定着器２８の加熱ローラに備えられる定着器ヒータ１５９は、加熱ローラの温度を検出するサーミスタ１６５の検出値に応じてプリンタエンジン制御部１５３によって温度制御される。

図３は、本発明の高圧電源装置に相当する転写バイアス発生部１６３を説明するブロック図である。

同図において、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）２０３は、プリンタエンジン制御部１５３から、リセット信号２０１を入力ポートＲＥＳＥＴに受信し、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４系統の出力開始信号である転写バイアス指示信号２２０Ｃ、２２０Ｍ、２２０Ｙ、２２０Ｋをそれぞれ入力ポートＯＮ＿Ｃ、ＯＮ＿Ｍ、ＯＮ＿Ｙ、ＯＮ＿Ｋで受信し、更に２ビットのシリアル通信信号２０２を入力ポートで受信する。このシリアル通信信号２０２は、同時に不揮発性メモリＥ２ＰＲＯＭ２０４及びデジタル／アナログコンバータ（以下、ＤＡＣと称す）２０５にも接続され、受信される。

そして、ＡＳＩＣ２０３は、出力部から４系統の圧電トランス駆動パルスを出力する。ここでは、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４つの系統の転写バイアス電圧を個別に制御するために、出力ポートＯＵＴ＿Ｃ、ＯＵＴ＿Ｍ、ＯＵＴ＿Ｙ、ＯＵＴ＿Ｋ（特に区別する必要がない場合は単に出力ポートＯＵＴ＿と称す場合がある）から、それぞれ対応する圧電トランス駆動回路２１０Ｃ、２１０Ｍ、２１０Ｙ、２１０Ｋ（特に区別する必要がない場合は単に圧電トランス駆動回路２１０と称す場合がある）に、個別に圧電トランス駆動パルス２１９Ｃ、２１９Ｍ、２１９Ｙ、２１９Ｋ（特に区別する必要がない場合は単に圧電トランス駆動パルス２１９と称す場合がある）を出力する。

尚、ＡＳＩＣ２０３は、紙フェノール片面基板にフロー実装可能な半導体パッケージに封止される。例えばピンピッチ０．８ｍｎ〜０．５ｍｍ程度、ピン数４４〜６４ピン程度のＱＦＰパッケージ等である。

シリアル通信信号２０２は、ＡＳＩＣ２０３、Ｅ２ＰＲＯＭ２０４、及びＤＡＣ２０５に、同時に指定のアドレスを付与し、そのアドレスによって各デバイスの内部アドレスを指定してデータを読み書きする構成となっている。Ｅ２ＰＲＯＭ２０４は、不揮発性メモリでデジタルデータが記憶され、プリンタエンジン制御部１５３により読み書き可能となっている。

ＤＡＣ２０５は、プリンタエンジン制御部１５３から送信されるデータに従って、その出力ポートＤＡＣ＿Ｃ、ＤＡＣ＿Ｍ、ＤＡＣ＿Ｙ、ＤＡＣ＿Ｋ（特に区別する必要がない場合は単に出力ポートＤＡＣ＿と称す場合がある）から、それぞれ対応する帰還制御回路２１４Ｃ、２１４Ｍ、２１４Ｙ、２１４Ｋ（特に区別する必要がない場合は単に帰還制御回路２１４と称す場合がある）に、個別に８ビット分解能（０〜３．３Ｖ）の基準電圧信号２２１Ｃ、２２１Ｍ、２２１Ｙ、２２１Ｋを出力する。

動作クロック発振器２０６は、後述するように水晶発振子、コンデンサ及び抵抗により構成される発振回路で、ＡＳＩＣ２０３の動作クロック、ここでは２４．５７６ＭＨｚを生成する。３．３ＶのＬＤＯ２０７は、降圧タイプのＤＣ−ＤＣコンバータで、図示しない低圧電源から供給される５ＶＤＣ電源からの直流電圧を３．３Ｖ直流電圧に変換し、ＡＳＩＣ２０３のＶＣＣ入力ポート、Ｅ２ＰＲＯＭ２０４のＶｃｃ入力ポート、及びＤＡＣ２０５のＶｃｃ入力ポートに電源として印加する。図示しない低圧電源から供給される２４ＶＤＣ電源は、ＤＣ−ＤＣコンバータ２０９Ｃ、２０９Ｍ、２０９Ｙ、２０９Ｋ（特に区別する必要がない場合は単にＤＣ−ＤＣコンバータ２０９）に印加している。

圧電トランス駆動手段としての圧電トランス駆動回路２１０Ｃ、２１０Ｍ、２１０Ｙ、２１０Ｋ（特に区別する必要がない場合は単に圧電トランス駆動回路２１０と称す場合がある）は、ＤＣ−ＤＣコンバータ２０９によって可変電圧が印加され、ＡＳＩＣ２０３の出力ポートＯＵＴ＿から圧電トランス駆動パルス２１９を入力する。圧電トランス２１１Ｃ、２１１Ｍ、２１１Ｙ、２１１Ｋ（特に区別する必要がない場合は単に圧電トランス３１１と称す場合がある）は、圧電トランス駆動回路２１０からスイッチング信号としての半波正弦波の駆動信号を入力し、昇圧した高電圧の出力正弦波を出力する。

整流手段としての整流回路２１２Ｃ、２１２Ｍ、２１２Ｙ、２１２Ｋ（特に区別する必要がない場合は単に整流回路２１２と称す場合がある）は、入力する高圧交流電圧を整流し、高圧の直流電圧を出力する。この高出力電圧は、出力負荷としての対応する転写ローラ１７の回転軸に転写バイアス電圧として印加する。出力変換手段としての出力電圧変換回路２１３Ｃ、２１３Ｍ、２１３Ｙ、２１３Ｋ（特に区別する必要がない場合は単に出力電圧変換回路２１３と称す場合がある）は、対応する各整流回路２１２からの高出力電圧（ここでは転写バイアス電圧）を所定の比率で降圧した低電圧の帰還電圧信号（ここでは３．３Ｖ以下）２３０Ｃ、２３０Ｍ、２３０Ｙ、２３０Ｋ（特に区別する必要がない場合は単に帰還電圧信号２３０と称す場合がある）に変換し、帰還制御手段としての帰還制御回路２１４Ｃ、２１４Ｍ、２１４Ｙ、２１４Ｋ（特に区別する必要がない場合は単に帰還制御回路２１４と称す場合がある）に出力する。

帰還制御回路２１４は、電圧変換回路２１２からの帰還電圧信号２３０とＤＡＣ２０５の出力ポートＤＡＣから入力する基準電圧信号２２１とが同値となるように、ＤＣ−ＤＣコンバータ２０９へ０〜２４Ｖの制御信号を出力する。即ち、ＤＣ−ＤＣコンバータ２０９の可変の出力電圧を制御する。

転写バイアス発生部１６３は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）に対応して上記した同構成の高圧生成部２１６Ｃ、２１６Ｍ、２１６Ｙ、２１６Ｋ（特に区別する必要がない場合は単に高圧生成部２１６と称す場合がある）を備え、それぞれが生成した直流の高圧出力電圧を転写バイアス電圧として転写ローラ１７Ｃ、１７Ｍ、１７Ｙ、１７Ｋに印加するように構成されている。

次に、高圧生成部２１６の回路構成について説明する。簡単のため、ここではマゼンタ（Ｍ）の高圧生成部２１６Ｍのみを例にして、プリンタエンジン制御部１５３、ＡＳＩＣ２０３等と共に図４に示し、その構成について以下に説明するが、他の系統の構成も同様である。図４において、図３と同じ構成要素には同じ部号を付している。

即ち、１５３はプリンタエンジン制御部、２０３はＡＳＩＣ、２０４はＥ２ＰＲＯＭ、２０５はＤＡＣ、２０６は動作クロック発振器、２０９Ｍはマゼンタ（Ｍ）用のＤＣ−ＤＣコンバータ、２１０Ｍはマゼンタ（Ｍ）用の圧電トランス駆動回路、２１１Ｍはマゼンタ（Ｍ）用の圧電トランス、２１２Ｍはマゼンタ用の整流回路、２１３Ｍはマゼンタ（Ｍ）用の出力電圧変換回路、２１４Ｍはマゼンタ（Ｍ）用の帰還制御回路、１７Ｍはマゼンタ（Ｍ）用の転写ローラ（Ｍ）である。
尚、画像形成装置の説明で、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）を区別する場合には、（）系統と記述する場合がある。

動作クロック発振器２０６は、水晶発振器３０３、抵抗３０４，３０５、及びコンデンサ３０１，３０２によって構成され、ＡＳＩＣ２０３の動作クロック、２４．５７６ＭＨｚを生成する。

ＤＣ−ＤＣコンバータ２０９Ｍは、ＮＰＮトランジスタ３１３、抵抗３１１，３１２、及び電解コンデンサ３１４によって構成され、ＮＰＮトランジスタ３１３のベースは抵抗３１２を介して後述する帰還制御回路２１４Ｍのオペアンプ３０８の出力端子に接続され、ＮＰＮトランジスタ３１３のコレクタには抵抗３１１を介して２４ＶＤＣ電圧が印加され、ＮＰＮトランジスタ３１３のエミッタは、電解コンデンサ３１４を介してアースされると共に後述する圧電トランス駆動回路２１０Ｍのオートトランス３２４を介してＮチャンネルパワーＭＯＳＦＥＴ３２３のドレインに接続され、後述するように、帰還制御回路２１４Ｍに制御されて０Ｖ〜２２Ｖ程度の直流電圧を圧電トランス駆動回路２１０Ｍに出力する。

圧電トランス駆動回路２１０Ｍは、抵抗３１５，３１６，３１８，３１９，３２０，３２１、ＮＰＮトランジスタ３１７，３２２、ＮチャンネルパワーＭＯＳＦＥＴ（以後、ＦＥＴと称す）３２３、オートトランス３２４、及びコンデンサ３２５によって構成されている。トランジスタ３１７のベースは抵抗３１５を介してＡＳＩＣ２０３の出力ポートＯＵＴ＿Ｍに接続されると共に抵抗３１６を介してアースされ、トランジスタ３１７のエミッタは直接アースされ、トランジスタ３１７のコレクタには抵抗３１８を介して３．３Ｖ直流電圧が印加されている。トランジスタ３２２のベースは抵抗３１９を介してトランジスタ３１７のコレクタに接続されると共に抵抗３２０を介してアースされ、トランジスタ３１７のエミッタは直接アースされ、トランジスタ３１７のコレクタには抵抗３２１を介して２４Ｖ直流電圧が印加されている。

ＦＥＴ３２３のゲートは、トランジスタ３２２のコレクタに接続され、ＦＥＴ３２３のドレインは、オートトランス３２４を介して、ＤＣ−ＤＣコンバータ２０９の出力であるＮＰＮトランジスタ３１３のエミッタに接続されると共に（Ｍ）系統の圧電トランス２１１Ｍの１次側入力端子２１１ａに接続され、ＦＥＴ３２３のソースは、アースされると共にコンデンサ３２５を介してドレインに接続されている。

以上の構成において、圧電トランス駆動回路２１０Ｍは、ＡＳＩＣ２０３の出力ポートＯＵＴ＿Ｍから圧電トランスパルス２１９Ｍを入力すると、圧電トランス２１１Ｍの１次側入力端子２１１ａに、ピークがＤＣ−ＤＣコンバータ２０９の出力電圧に応じて変化する正弦半波（スイッチング信号）を印加する。このとき圧電トランス２１１Ｍの２次側出力端子２１１ｂからは、ＦＥＴ３２３のスイッチング周波数及びＤＣ−ＤＣコンバータ２０９の出力電圧に応じて変化する昇圧された高電圧を出力する。

整流回路２１２Ｍは、ダイオード３２６，３２７、及びコンデンサ３２８により構成され、圧電トランス２１１Ｍから出力される高電圧交流を直流の高出力電圧に変換する。この高出力電圧は、高圧生成部２１６Ｍの出力、即ちここでは転写バイアス電圧として、出力抵抗３２９を介して出力負荷としての（Ｍ）系統の転写ローラ１７Ｍに印加される。出力電圧変換回路２１３Ｍは、抵抗３３０と抵抗３３１とでこの転写バイアス電圧を分圧して低電圧の帰還電圧信号２３０（ここでは３．３Ｖ以下）とし、更に抵抗３３３とコンデンサ３３４で平滑化した後、帰還制御回路２１４Ｍのオペアンプ３０８のマイナス入力端子に出力する。尚、分圧抵抗３３０と３３１の接続点には、プルアップ抵抗３３２を介して３．３Ｖ直流電圧が印加されている。尚、ここでは、抵抗３３０が１００ＭΩ、抵抗３３１が４７ｋΩ、抵抗３３２が１０ＭΩに設定されている。

帰還制御回路２１４Ｍは、オペアンプ３０８、抵抗３１０、及びコンデンサ３０９で構成され、オペアンプ３０８のマイナス入力端子と出力端子間にコンデンサ３０９と抵抗３１０とが直列に接続されて積分回路として働き、抵抗３３５とコンデンサ３３６とによる平滑回路を介してプラス入力端子に入力する、ＤＡＣ２０５の出力ポートＤＡＣ＿Ｍから出力される基準電圧信号２２１Ｍと、マイナス入力端子に入力する帰還電圧信号２３０Ｍとが等しくなるようにＤＣ−ＤＣコンバータ２０９の出力電圧を制御する。

図５は、図３に示すＡＳＩＣ２０３の構成を機能別にブロック化したブロック図であるが、回路は論理記述言語等により記述されている。また同図において、４重ブロックで記述された構成要素は、それぞれ（Ｋ）、（Ｙ）、（Ｍ）、（Ｃ）の４系統で構成されたものであるが、概ね同様の動作を行うため、同図では、便宜上４重ブロックで記述して特定しない１系統として説明し、必要に応じて４系統を分けて説明する。

図５において、図３と同じ構成要素には同じ符号を付している。即ち、１５３はプリンタエンジン制御部、２０３はＡＳＩＣ、２０４はＥ２ＰＲＯＭ、２０５はＤＡＣである。

メモリ４０１は、フリップフロップ等により構成されている。４系統の分周値保持手段としての分周比設定値レジスタ４０４は、各々２４ビット（８ビット×３）の領域を有し、対応する４系統の演算器４０２に対して１９ビットの出力を持つ。５ビットの不使用領域を有するが、通信系の転送単位８ｂｉｔに対応させた為であり、特にこの値に限定されるものでない。４系統の補正値保持手段としての分周比補正値レジスタ４０５は、同様に各々２４ビット（８ビット×３）の領域を有し、対応する４系統の演算器４０２に対して１９ビットの出力を持つ。これらの分周比設定値レジスタ４０４及び分周比補正値レジスタ４０５は、プリンタエンジン制御部１５３から入力ポートＳＣＩに入力する２ビットシリアル通信信号２０２によって、これを入力する通信処理部４１２によって値が更新される。

４系統の分周値設定手段としての演算器４０２は、それぞれ対応する分周比設定値レジスタ４０４から入力した分周比設定値と、分周比補正値レジスタ４０５から入力した分周比補正値とを演算し、演算値を４系統の対応する１９ビットレジスタ４０６へ設定する。

分周手段としてのパルス出力生成部４０３は、演算器４０２によって設定され、１９ビットレジスタ４０６によって保持された１９ビット分周比値に従って、後述するように、平均周期が（（１９ビット分周比値×４０．６９ｎｓｅｃ）／２０４８）の、オンデューティ３０％の圧電トランス駆動パルス２１９を生成するもので、それぞれ４系統の１９ビットレジスタ４０６、１プラス加算器４０８、分周セレクタ４０９、誤差保持レジスタ４０７、分周器４１０、及び出力セレクタ４１１によって個別に構成されている。

１９ビットレジスタ４０６は、上記したように演算器４０２によって、保持する１９ビットの分周比値が設定されると共に、１９ビット分周比値の上位８ビットを分周セレクタ４０９及び１プラス加算器４０８に出力し、下位１１ビットを誤差保持レジスタ４０７に出力する。誤差保持レジスタ４０７は、分周器４１０から出力されるパルスの立ち上がり毎に入力する下位１１ビットの値を１１ビットのレジスタ保持値に加算してこのレジスタ保持値を逐次更新し、加算時にオーバーフローが発生した場合に「Ｈ」となり、そうでない場合には「Ｌ」となるセレクト信号を分周セレクタ４０９に出力する。

分周セレクタ４０９は、一方の入力部に１９（Ｎ）ビット分周比値の上位８（Ｓ）ビット値を直接入力し、他方の入力部に１プラス加算器４０８によって１９ビット分周比値の上位８ビット値に１を加算した８ビット値を入力し、誤差保持レジスタ４０７から入力するセレクト信号が、「Ｌ」の場合には直接入力した分周比値の上位８ビットを選択して分周器４１０へ出力し、「Ｈ」の場合には１プラス加算器４０８によって１を加算した８ビット値を選択して分周器４１０へ出力する。

分周器４１０は、分周セレクタ４０９から入力した８ビット値をカウントし、（８ビット値×４０．６９ｎｓｅｃ）周期でオンデューティ３０％のパルス信号を出力セレクタ４１１へ出力する。４０．６９ｎｓｅｃは、動作クロック発振器２０６（図４）によって形成されるＣＬＫ信号の周期である。出力セレクタ４１１は、後述するように、プリンタエンジン制御部１５３から入力する転写バイアス指示信号２２０のオン「Ｈ」によって分周器４１０からのパルス信号を圧電トランス駆動パルスとして出力し、転写バイアス指示信号２２０のオフ「Ｌ」時には、０Ｖ（アースレベル）出力となる。尚、オンデューティ３０％のパルス信号は、８ビット出力値の１／４値、１／３２値、１／６４値の和、即ち分周セレクタ４０９の８ビット出力をそれぞれ右シフト２ビット、右シフト５ビット、右シフト６ビットした値による。

パルス出力生成部４０３の動作について更に説明する。上記したように、分周セレクタ４０９は、一方の入力部に１９ビットレジスタ４０６が保持する１９ビット分周比値の整数値に相当する上位８ビット値、例えばＤを入力し、他方の入力部にＤ＋１を入力し、この２つの値を誤差保持レジスタ４０７から入力する選択信号によって選択出力している。この選択は、分周器４１０から出力されるパルス信号の周期で行われ、２０４８パルスの間にＤをＥ回、（Ｄ＋１）を（２０４８−Ｅ）回出力することにより、
｛Ｄ×Ｅ＋（Ｄ＋１）×（２０４８−Ｅ）｝／２０４８
＝上位８ビット値＋（下位１１ビット値／２０４８）
＝分周比平均
となるように制御する。このように制御することによって、８ビット入力の分周器４１０から出力されるパルス信号の、少なくとも２０４８のパルスを生成する間における平均周期は、１９ビットレジスタ４０６が保持する１９ビット分周比値に基づいて、同条件でそのまま（少数値を含む）、仮に１９ビット入力の分周器で分周して得たパルス信号の周期と一致する。

従ってここでいう平均周期とは、分周器４１０が出力するパルス信号が所定数（ここでは２０４８）のパルスを生成する間の平均周期のことである。

図１６は、上記等式でのＥを導くため、誤差保持レジスタ４０７が実行する処理を説明するためのフローチャートである。尚、誤差保持レジスタ４０７は、実際にはハードウェアにて実現される。

処理が開始されると、分周器４１０が出力するパルス信号のパルスの立ち上がりを監視し（ステップＳ４０１）、パルスの立ち上がりを検出すると（ステップＳ４０１、Ｙｅｓ）、１９ビットレジスタ４０６の下位１１ビット値と誤差保持レジスタ４０７が保持する１１ビットのレジスタ保持値を加算した１２ビット値が７ＦＦｈｅｘより大きいか否かを監視し（ステップＳ４０２）、大きい場合（ステップＳ４０２、Ｙｅｓ）、分周セレクタ４０９が（Ｄ＋１）を選択すべく選択信号を「Ｈ」とし（ステップＳ４０３）、そうでない場合（ステップＳ４０２、Ｎｏ）、分周セレクタ４０９が（Ｄ）を選択すべく選択信号を「Ｌ」とする（ステップＳ４０４）。そして、誤差保持レジスタ４０７の１２ビットのレジスタ保持値に、１９ビットレジスタ４０６の下位１１ビット値を加算してこれを更新し、ステップＳ１０１に戻って同様の動作を繰り返す。

以上の処理により、誤差保持レジスタ４０７は、例えば１９ビットレジスタ４０６の下位１１ビット値が大きいほど選択信号が「Ｈ」となる回数が増えて分周セレクタ４０９が（Ｄ）を選択する比率が低くなるような、上記等式におけるＥと同じ特性の選択信号を出力し、８ビット入力の分周器４１０が出力するパルス信号の平均周期を、１９ビット入力相当の精度まで上げることができる。更に１９ビットレジスタ４０６が保持する分周比値が変化しなければ上記通りであるが、変化する場合にもそれに追随して２０４８パルス周期未満にて値が変化する。その場合も、単位時間辺りの上記等式の左辺と右辺の平均値はほぼ等しくなる。

以上の構成において、先ず画像形成装置の印刷動作の概要について説明する。

図１に示す画像形成装置１１は、図示しない外部機器からホストインターフェース部１５０（図２）を介してＰＤＬ（ＰａｇｅＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）等で記述された印刷データを入力する。入力されたデータは、コマンド／画像処理部１５１（図２）によってビットマップデータに変換される。画像形成装置１１は、定着器２８の加熱ローラを、サーミスタ１６５（図２）の検出値に応じて定着器ヒータ１５９を温度制御することにより所定の温度にした後、印字動作を開始する。

用紙収容カセット２４にセットされた記録用紙３０をホッピングローラ２２で給紙し、後述する画像形成動作に同期したタイミングでレジストローラ対２３によって記録用紙３０を転写ベルト２６上に搬送する。４つの画像形成ユニット１２は、電子写真プロセスにより内部の感光体ドラム１３にトナー像を形成する。この時、感光体ドラム１３は、ビットマップデータに応じて点灯するＬＥＤヘッド１５によって静電潜像が形成され、現像ローラ１６によって現像されることによりトナー像が形成される。

感光体ドラム１３上に形成されたトナー像は、感光体ドラム１３Ｋ、１３Ｙ、１３Ｍ、１３Ｃに対向して配置された転写ローラ１７Ｋ、１７Ｙ、１７Ｍ、１７Ｃに印加された各転写バイアス電圧によって、転写ベルト２６上を搬送される記録用紙３０に順次重ねて転写される。記録用紙３０は、４色のトナー像が重ねて転写された後、定着器２８によって定着されて更に搬送され、用紙スタッカ部２９に排出される。

上記した印刷動作中、図２に示すプリンタエンジン制御部１５３は、予め定められたテーブル値に従って高圧出力電圧を設定し、帯電バイアス発生部１６１、現像バイアス発生部１６２、転写バイアス発生部１６３へ所定の電圧設定信号を出力する。帯電バイアス発生部１６１は、電圧設定信号に基づいて、各画像形成ユニット１２の帯電ローラ１４（図１）に個別にバイアス電圧を印加し、現像バイアス発生部１６２は、電圧設定信号に基づいて、各画像形成ユニット１２の、現像ローラ１６、トナー供給ローラ１８及び現像ブレード１９（図１）に個別にバイアス電圧を印加し、そして転写バイアス発生部１６３は、電圧設定信号に基づいて、各転写ローラ１７へ転写バイアスを供給する。

このときの転写バイアス発生部１６３の動作について更に説明する。

図３のブロック図において、プリンタエンジン制御部１５３は、イニシャル時にリセット信号２０１をＡＳＩＣ２０３へ送信してＡＳＩＣ２０３内の諸々の設定をリセットしてＡＳＩＣ２０３を初期化し、続いて２線式同期クロック通信（２ビット）によるシリアル通信信号２０２によってコマンドを送受信する。

先ず、プリンタエンジン制御部１５３は、ＤＡＣ２０５にデータを送信して８ビットのＤＡＣ設定値を４系統とも００ｈｅｘとする。このとき、ＤＡＣ２０５の各出力ポートＤＡＣ＿からは、Ｄ／Ａ変換された電圧値０Ｖの基準電圧信号２２１が出力される。続いて後述するように、Ｅ２ＰＲＯＭ２０４からデータを読み出し、印字動作に入る前に、転写出力電圧に応じた読み出し値をＡＳＩＣ２０３へ送信して設定する。そして印刷開始時に、ＡＳＩＣ２０３の入力ポートＯＮへ出力する各色の転写バイアスの出力開始信号である転写バイアス指示信号２２０をそれぞれ「Ｌ」から「Ｈ」とする。

高圧生成部２１６は、転写バイアス指示信号２２０が「Ｈ」となった時点で、所定周期の圧電トランス駆動パルス２１９を入力するが、ＤＡＣ２０５出力の基準電圧信号が０Ｖであるため、転写ローラ１７に印加する高圧生成部２１６の高出力電圧（ここでは転写バイアス電圧）も略０Ｖとなっている。プリンタエンジン制御部１５３は、記録用紙３０がニップ部に到達するタイミングでＤＡＣ２０５へ各高圧出力に対応したＤＡＣ設定値を送信し、ＤＡＣ２０５は、各出力ポートＤＡＣ＿から、Ｄ／Ａ変換された電圧値を基準電圧信号２２１として出力する。

高圧生成部２１６は、帰還制御回路が入力する基準電圧信号２２１と転写バイアス電圧を分圧して低電圧とした帰還電圧信号２３０が等しくなるまで、ＤＣ−ＤＣコンバータ２０９の出力を０Ｖから上昇させ、圧電トランス駆動回路２１０は、ＤＣ−ＤＣコンバータ２０９より供給される電圧に比例して、圧電トランス２１１の１次側に印加する半波正弦波の電圧を上昇させる。圧電トランス２１１の２次側には交流の昇圧された電圧が出力され、整流回路２１２により高電圧の高出力電圧（転写バイアス電圧）が出力抵抗３２９を介して出力負荷である転写ローラ１７へ印加されると同時に、出力電圧変換回路２１３により降圧され、帰還制御回路２１４へ入力される。

プリンタエンジン制御部１５３は、その後、記録用紙３０の後端がニップ部に到達するタイミングで、ＤＡＣ２０５の出力ポートＤＡＣ＿から出力される基準電圧信号２２１が０Ｖとなるように８ビットのＤＡＣ設定値を再度００ｈｅｘとする。印刷動作が継続する場合には、次の記録用紙３０の先端がニップ部に到達するタイミングでＤＡＣ２０５へ高圧出力に対応したＤＡＣ設定値を再度送信し、以後、同様の動作を繰り返す。印刷動作終了時には、ＤＡＣ＿の出力を０Ｖにするのに続いて、転写バイアス指示信号２２０を「Ｌ」とし、ＡＳＩＣ２０３の出力ポートＯＵＴ＿から出力される圧電トランス駆動パルスもオフとする。

図４を参照して、転写バイアス発生部１６３の動作について更に説明する。前記したように、転写バイアス発生部１６３は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）に対応して同構成の高圧生成部２１６Ｃ、２１６Ｍ、２１６Ｙ、２１６Ｋを備えるため、ここでは、マゼンタ（Ｍ）の高圧生成部２１６Ｍのみを示し、必要に応じて４系統を分けて説明する。

ＡＳＩＣ２０３は、動作クロックとして基準クロック発振器２０６から２４．５７６ＭＨｚのクロック信号を入力する。ＤＣ−ＤＣコンバータ２０９Ｍは、オペアンプ３０８から出力される電位により出力を制御され、ＮＰＮトランジスタ３１３は、抵抗３１２を介してベース電流を流されることによりエミッタの電位が決定する。抵抗３１１は、突入電流からＮＰＮトランジスタ３１３を保護する抵抗で、数Ω〜１０数Ω程度である。

圧電トランス駆動回路２１０Ｍは、ＡＳＩＣ３０３の出力ポートＯＵＴ＿Ｍから出力される圧電トランス駆動パルスによりＮＰＮトランジスタ３１７をスイッチングし、圧電トランス駆動パルスの反転信号をＮＰＮトランジスタ３２２のベースへ入力する。この２つのＮＰＮトランジスタは、ＡＳＩＣ２０３の３．３Ｖ出力を２４Ｖ出力に変換し、パワーＭＯＳＦＥＴ３２３のゲートドライブ電位を生成する。ＦＥＴ３２３は、圧電トランス駆動パルスと同相のゲート信号によりゲートをオン、オフされ、オートトランス３２４、コンデンサ３２５、及び圧電トランス２１１Ｍにより構成される共振回路を駆動し、圧電トランス１次側に半波正弦波を印加する。

図６、図７に、高圧生成部２１６Ｍの各部での信号波形を示す。同図中の矢印Ａ、Ｂ、Ｃ、Ｄで示す波形は、それぞれ図４に示す高圧生成部２１６Ｍの回路中の点Ａ、Ｂ、Ｃ、Ｄでの信号波形を示している。図６（ａ）は、点Ｃでの高出力電圧（転写バイアス電圧）が１ｋＶのとき、図６（ｂ）は、点Ｃでの高出力電圧が２．５ｋＶのとき、図７（ａ）は、点Ｃでの高出力電圧（転写バイアス電圧）が５ｋＶのとき、図６（ｂ）は、点Ｃでの高出力電圧が６．５ｋＶのときの各波形を示している。

点Ｃでの波形は、整流回路２１２Ｍの出力波形であり、２０００：１の高圧プローブで測定されている。点Ａでの波形は、ＤＣ−ＤＣコンバータ２０９Ｍの出力波形であり、点Ｄでの波形はパワーＭＯＳＦＥＴ３２３のドレイン部分での波形であり、点Ｂでの波形は圧電トランス２１１の１次側入力部分の波形であり、オートトランス３２４によって点Ｄの電位が昇圧されたものである。点Ｃで得られる高出力電圧（転写バイアス電圧）は、ＤＣ−ＤＣコンバータ２０９Ｍの出力電圧に応じて得られるようになっている。尚、図６、図７は、図４に示す高圧生成部２１６Ｍの回路中の点Ａ、Ｂ、Ｃ、Ｄでの信号波形を示すもので、各波形のレベルは正確に描写していない。

圧電トランス２１１Ｍの２次側出力はダイオード３２６、３２７及びコンデンサ３２８により構成される整流回路２１２Ｍで整流されて直流の高出力電圧（転写バイアス電圧）となり、出力抵抗３２９を介して転写負荷としての転写ローラ（Ｍ）１７Ｍへ印加される。

一方、出力電圧変換回路２１３Ｍは、この高出力電圧（転写バイアス電圧）を１００ＭΩの抵抗３３０と４７ｋΩの抵抗３３１により分圧する。例えばＣ点の高出力電圧が７０００Ｖ出力の場合、
７０００×４７ｋ／（１０００００ｋ＋４７ｋ）＝３．２８８
によって算出される３．２８８Ｖへ降圧して出力する。
また出力電圧変換回路２１３Ｍは、３．３Ｖを抵抗３３２（１０ＭΩ）と抵抗３３１（４７ｋΩ）で分圧した、
３．３×４７ｋ／（１００００ｋ＋４７ｋ）＝０．０１５
によって算出される最小値電圧０．０１５Ｖを得て、高出力電圧（転写バイアス電圧）がオフのときの出力が０Ｖとならないよう規制する。抵抗３３３とコンデンサ３３４は、リップル除去のためのＣＲフィルタである。

積分回路として動作する帰還制御回路２１４Ｍは、ＤＡＣ２０５の出力ポートＤＡＣ＿Ｍから出力される基準電圧信号２２１Ｍの電位と出力電圧変換回路２１３から出力される帰還電圧信号２３０Ｍの電位が等しくなるように出力を制御する。例えば、ＤＡＣ２０５が、入力する８ビットのＤＡＣ設定値００ｈｅｘに対応して出力ポートＤＡＣ＿Ｍから出力する基準電圧信号２２１Ｍを０Ｖとした場合、出力電圧変換回路２１３の帰還電圧信号２３０Ｍの電圧は上記したように最小値電圧０．０１５Ｖ以下であるため、オペアンプ３０８の出力が０Ｖとなり、ＮＰＮトランジスタ３１３のベース電流が流れず、ＤＣ−ＤＣコンバータ２０９Ｍ及び高出力電圧（転写バイアス電圧）の出力も略０Ｖとなる。

尚、ここで、ＤＡＣ２０５は、系統毎に０〜ＦＦｈｅｘをＤＡＣ設定値として入力した場合、対応する出力ポート出力ポートＤＡＣ＿から０Ｖ〜３．３Ｖの直流電圧を出力するように設定されているものとする。

ＤＡＣ２０５が、０２ｈｅｘ以上のＤＡＣ設定値を入力して、出力ポートＤＡＣ＿Ｍから、
３．３×２／２５５＝０．０２６
によって算出される０．０２６Ｖ以上の準電圧信号２２１Ｍを出力すると、前記最小値電圧０．０１５Ｖ以上となり、帰還制御回路２１４Ｍは、負帰還制御によりＤＣ−ＤＣコンバータ２０９Ｍの出力を上昇させて、基準電圧信号２２１Ｍの電位と帰還電圧信号２３０の電位が等しくなるように出力を制御する。従って、ＤＡＣ２０５が、ＤＡＣ設定値０２ｈｅｘを入力するとき、点Ｃの高出力電圧（転写バイアス電圧）は、
０．０２６×（１０００００＋４７）／４７＝５５
によって算出される５５Ｖに制御される。

従って、高圧生成部２１６Ｍは、ＤＡＣ２０５が、８ビットのＤＡＣ設定値０２ｈｅｘ〜ＦＦｈｅｘを入力するとき、これに対応して高出力電圧（転写バイアス電圧）を５５Ｖ〜７０２５Ｖの範囲でリニアに出力制御する。

ここで、ＤＣ−ＤＣコンバータ２０９Ｍの出力は、ＮＰＮトランジスタ３１３の損失分があり、２４Ｖの供給電圧に対して０Ｖ〜２０Ｖ乃至２２Ｖの範囲で飽和する。従って、高出力電圧（転写バイアス電圧）が７０２５Ｖを出力するとき、ＤＣ−ＤＣコンバータ２０９の出力が２０Ｖ未満で動作できる昇圧比が得られるように、予め圧電トランス２１１の駆動周波数を設定する必要がある。

圧電トランス２１１Ｍは、ＡＳＩＣ２０３の出力ポートＯＵＴ＿Ｍから出力される圧電トランス駆動パルスの駆動周波数によって昇圧比が変化し、また後述するように駆動周波数によって立ち上がり時間が異なる。従って、高出力電圧（転写バイアス電圧）が所定レベル、ここでは４９８５Ｖ以下のときには、まだ最大昇圧比まで余裕あり且つＤＣ−ＤＣコンバータ２０９の出力が２０Ｖ未満で動作可能な昇圧比となる第１の駆動周波数に設定し、４９８５Ｖより高い時には、この領域でもＤＣ−ＤＣコンバータ２０９の出力が２０Ｖ未満で動作可能となるより高い昇圧比が得られる第２の駆動周波数に切り替えるようにして、なるべく立ち上がり時間が遅くならないように考慮している。これらについては、後に更に詳しく説明する。

上記したように、ここでは（Ｍ）系統の高圧生成部２１６Ｍの動作について説明したが、他の（Ｃ）、（Ｙ）、（Ｋ）系統の高圧生成部でも同様に動作する。

次に図５を参照して、ＡＳＩＣ２０３の動作について説明する。プリンタエンジン制御部１５３は、シリアル通信信号２０２で通信を行い、Ｅ２ＰＲＯＭ２０４からデータを読み出す。ここでのデータは、図１８に示すようなフォーマットで記録されており、図中の３１バイトをプリンタエンジン制御部１５３の図示しないメモリ等に保存する。ここではアドレス００ｈｅｘ〜０２ｈｅｘに第１の設定分周値に相当する３バイトの分周比値１がメモリされ、アドレス０３ｈｅｘ〜０５ｈｅｘに第２の設定分周値に相当する３バイトの分周比値２がメモリされ、アドレス１Ｅｈｅｘには、切替値Ｂ５ｈｅｘ（ＤＡＣ設定値）がメモリされている。

切替値Ｂ５ｈｅｘは、圧電駆動パルスの周波数切り替の閾値であり、１０進では１８１に相当し、ＤＡＣ２０５の出力では
３．３×１８１／２５５＝２．３４２
によって算出される２．３４２Ｖに相当し、更に高出力電圧（転写バイアス電圧）では、
２．３４２×（１０００００＋４７）／４７＝４９８５
によって算出される４９８５Ｖに相当する。

プリンタエンジン制御部１５３は、ＤＡＣ２０５のＤＡＣ設定値がＢ５ｈｅｘ（高出力電圧で４９８５Ｖ）以下の場合に、分周比値１の７００００ｈｅｘを選択してＡＳＩＣ２０３に出力し、ＤＡＣ２０５のＤＡＣ設定値がＢ５ｈｅｘ（高出力電圧で４９８５Ｖ）より大きい場合に、分周比値２の７０４００ｈｅｘを選択してＡＳＩＣ２０３に出力する。

この分周比設定値の選択は、Ｅ２ＰＲＯＭ２０４の値に応じてプリンタ制御部２５３がＡＳＩＣ２０３へ設定する。即ち、シリアル通信信号２０２による所定の通信フォーマットでＡＳＩＣ２０３の通信処理部４１２に送信し、分周比設定値レジスタ４０４に設定する。分周比設定値レジスタ４０４は、４系統分あり、系統毎のＤＡＣ設定値に応じて予め設定する。

続いて、Ｅ２ＰＲＯＭ２０４のアドレス０６ｈｅｘ〜１Ｄｈｅｘに設定されている各補正値のうち、分周比値１の場合には補正値１を、分周比値２の場合には補正値２を、系統毎に、同様に送信して分周比補正値レジスタ４０５に設定する。ここで各補正値は２の補数とする。分周比設定値レジスタ４０４、分周比補正値レジスタ４０５の各値を設定した後、転写バイアス指示信号２２０を「Ｈ」とし、その次にＤＡＣ２０５の出力を０から目標に応じた値に切り替える。

図１３は、（Ｃ）、（Ｍ）、（Ｙ）、（Ｋ）の４系統の出力負荷としての転写ローラ１７に、所定の高出力電圧（転写バイアス電圧）を印加するためのＤＡＣ設定値をＤＡＣ２０５に設定する際の、プリンタエンジン制御部１５３が行う手順を示すフローチャートであり、このフローチャートに従って、その内容ついて説明する。

先ず、印刷する媒体、印刷速度等の各種条件から、予め記憶されたテーブルなどを用いて（Ｃ）、（Ｍ）、（Ｙ）、（Ｋ）の４系統の所望の転写バイアス電圧を決定し（ステップＳ１０１）、４系統のＤＡＣ設定値に変換する（ステップＳ１０２）。ここで、ＤＡＣ２０５から出力される基準電圧信号が３．３Ｖのときの高出力電圧（転写バイアス電圧）は、
３．３×（１０００００ｋ＋４７ｋ）／４７ｋ＝７０２５
によって算出される７０２５Ｖとなるので、ＤＡＣ設定値１変化辺りの電圧ステップは、
７０２５／２５５＝２７．５５
によって算出される２７．５５Ｖとなる。従って、ステップＳ１０１で決定した所望値の転写バイアス値を２７．５５で除算した値が、ＤＡＣ設定値となる。

ＤＡＣ設定値に応じた分周比設定値及び分周比補正値を、ＡＳＩＣ２０３の分周比設定値レジスタ４０４及び分周比補正値レジスタ４０５に設定し（ステップＳ１０３）、印刷開始時のイニシャル駆動が開始された後、転写バイアス指示信号２２０を「Ｈ」として出力セレクタ４１１（図５）が分周器４１０からのパルス信号を圧電トランス駆動パルスとして出力できる状態とし（ステップＳ１０４）、ＤＡＣ２０５にＤＡＣ設定値を設定する（ステップＳ１０５）。

図１４は、（Ｃ）、（Ｍ）、（Ｙ）、（Ｋ）の４系統の分周比設定値レジスタ４０４に、分周比設定値を設定するための、プリンタエンジン制御部１５３が行う手順を示すフローチャートであり、このフローチャートに従って、その内容ついて説明する。

先ず、（Ｃ）系統のＤＡＣ設定値が切替値Ｂ５ｈｅｘより大きいか否かを判定し、Ｂ５ｈｅｘより大きい場合（ステップＳ２０１：Ｙｅｓ）には、分周比設定値７０４００ｈｅｘを分周比設定値レジスタ４０４Ｃに設定し（ステップＳ２０２）、Ｂ５ｈｅｘ以下の場合（ステップＳ２０１：Ｎｏ）には、分周比設定値７００００ｈｅｘを分周比設定値レジスタ４０４Ｃに設定する（ステップＳ２０３）。

同様にして、（Ｍ）系統のＤＡＣ設定値が切替値Ｂ５ｈｅｘより大きいか否かを判定し、Ｂ５ｈｅｘより大きい場合（ステップＳ２０４：Ｙｅｓ）には、分周比設定値７０４００ｈｅｘを分周比設定値レジスタ４０４Ｍに設定し（ステップＳ２０５）、Ｂ５ｈｅｘ以下の場合（ステップＳ２０４：Ｎｏ）には、分周比設定値７００００ｈｅｘを分周比設定値レジスタ４０４Ｍに設定する（ステップＳ２０６）。

同様にして、（Ｙ）系統のＤＡＣ設定値が切替値Ｂ５ｈｅｘより大きいか否かを判定し、Ｂ５ｈｅｘより大きい場合（ステップＳ２０７：Ｙｅｓ）には、分周比設定値７０４００ｈｅｘを分周比設定値レジスタ４０４Ｙに設定し（ステップＳ２０８）、Ｂ５ｈｅｘ以下の場合（ステップＳ２０７：Ｎｏ）には、分周比設定値７００００ｈｅｘを分周比設定値レジスタ４０４Ｙに設定する（ステップＳ２０９）。

同様にして、（Ｋ）系統のＤＡＣ設定値が切替値Ｂ５ｈｅｘより大きいか否かを判定し、Ｂ５ｈｅｘより大きい場合（ステップＳ２１０：Ｙｅｓ）には、分周比設定値７０４００ｈｅｘを分周比設定値レジスタ４０４Ｋに設定し（ステップＳ２１１）、Ｂ５ｈｅｘ以下の場合（ステップＳ２１０：Ｎｏ）には、分周比設定値７００００ｈｅｘを分周比設定値レジスタ４０４Ｙに設定する（ステップＳ２１２）。

図１５は、（Ｃ）、（Ｍ）、（Ｙ）、（Ｋ）の４系統の分周比補正値レジスタ４０５に、分周比補正値を設定するための、プリンタエンジン制御部１５３が行う手順を示すフローチャートであり、このフローチャートに従って、その内容ついて説明する。

先ず、（Ｃ）系統のＤＡＣ設定値が切替値Ｂ５ｈｅｘより大きいか否かを判定し、Ｂ５ｈｅｘより大きい場合（ステップＳ３０１：Ｙｅｓ）には、分周比設定値７０４００ｈｅｘに対応する分周比補正値、ここでは０００００６ｈｅｘ（図１８参照）を分周比補正値レジスタ４０５Ｃに設定し（ステップＳ３０２）、切替値Ｂ５ｈｅｘ以下の場合（ステップＳ３０１：Ｎｏ）には、分周比設定値７００００ｈｅｘに対応する分周比補正値、ここでは０００００５ｈｅｘ（図１８参照）を分周比補正値レジスタ４０５Ｃに設定する（ステップＳ３０３）。

同様にして、（Ｍ）系統のＤＡＣ設定値が切替値Ｂ５ｈｅｘより大きいか否かを判定し、Ｂ５ｈｅｘより大きい場合（ステップＳ３０４：Ｙｅｓ）には、分周比設定値７０４００ｈｅｘに対応する分周比補正値、ここでは００００１１ｈｅｘ（図１８参照）を分周比補正値レジスタ４０５Ｍに設定し（ステップＳ３０５）、切替値Ｂ５ｈｅｘ以下の場合（ステップＳ３０４：Ｎｏ）には、分周比設定値７００００ｈｅｘに対応する分周比補正値、ここでは００００１０ｈｅｘ（図１８参照）を分周比補正値レジスタ４０５Ｍに設定する（ステップＳ３０６）。

同様にして、（Ｙ）系統のＤＡＣ設定値が切替値Ｂ５ｈｅｘより大きいか否かを判定し、Ｂ５ｈｅｘより大きい場合（ステップＳ３０７：Ｙｅｓ）には、分周比設定値７０４００ｈｅｘに対応する分周比補正値、ここではＦＦＦＦＦＡｈｅｘ（図１８参照）を分周比補正値レジスタ４０５Ｙに設定し（ステップＳ３０８）、切替値Ｂ５ｈｅｘ以下の場合（ステップＳ３０７：Ｎｏ）には、分周比設定値７００００ｈｅｘに対応する分周比補正値、ここではＦＦＦＦＦ８ｈｅｘ（図１８参照）を分周比補正値レジスタ４０５Ｙに設定する（ステップＳ３０９）。

同様にして、（Ｋ）系統のＤＡＣ設定値が切替値Ｂ５ｈｅｘより大きいか否かを判定し、Ｂ５ｈｅｘより大きい場合（ステップＳ３１０：Ｙｅｓ）には、分周比設定値７０４００ｈｅｘに対応する分周比補正値、ここでは００００００ｈｅｘ（図１８参照）を分周比補正値レジスタ４０５Ｋに設定し（ステップＳ３１１）、切替値Ｂ５ｈｅｘ以下の場合（ステップＳ３１０：Ｎｏ）には、分周比設定値７００００ｈｅｘに対応する分周比補正値、ここでは００００００（図１８参照）を分周比補正値レジスタ４０５Ｙに設定する（ステップＳ３１２）。以上説明したフローによってＡＳＩＣ２０３のメモリ４０１にデータが転送保持される。

分周比設定値レジスタ４０４及び分周比補正値レジスタ４０５は、それぞれ２４ビット（８ビット×３）のデータを入力し保持するが、保持データを演算器４０２に送る際には、上位５ビットを切り捨てた下位１９ビットのデータを送信する。この処理は、データを入力する際のシリアル通信等においては通常８ビット単位でデータの送受信が行われるのにあわせて、外部から設定される値を８の倍数ビットとした為であり、特に値に制限がある訳ではない。また出力側の１９ｂｉｔという値も、この値に限らず必要な周波数分解能に応じて設定するものであり、１２ｂｉｔ或いは２４ｂｉｔという値を取るなどしても良い。

演算器４０２は、分周比設定値レジスタ４０４及び分周比補正値レジスタ４０５から入力する１９ビットの分周比設定値と分周比補正値とを加算し、その加算データをパルス出力生成部４０３の１９ビットレジスタ４０６に出力する。

図１９は、ここで出力される出力例としての分周比設定値と分周比補正値の各値を示している。この場合、（Ｃ）系統では分周比設定値７００００ｈｅｘと分周比補正値００００５ｈｅｘが加算された７０００５ｈｅｘが１９ｂｉｔレジスタ４０６Ｃに設定され、同様に（Ｍ）系統では分周比設定値７００００ｈｅｘと分周比補正値０００１０ｈｅｘが加算された７００１０ｈｅｘが１９ｂｉｔレジスタ４０６Ｍに設定され、（Ｙ）系統では分周比設定値７００００ｈｅｘと分周比補正値ＦＦＦＦ８ｈｅｘが加算された６ＦＦＦ８ｈｅｘが１９ｂｉｔレジスタ４０６Ｙに設定され、（Ｋ）系統では分周比設定値７００００ｈｅｘと分周比補正値０００００ｈｅｘが加算された７００００ｈｅｘが１９ｂｉｔレジスタ４０６Ｋに設定される。

パルス出力生成部４０３は、前記したように、１９ビットレジスタ４０６によって保持された１９ビット分周比値に従って、後述するように、平均周期が（（１９ビット分周比値×４０．６９ｎｓｅｃ）／２０４８）の、オンデューティ３０％の圧電トランス駆動パルス２１９を生成する。

ここで（Ｙ）系統の数値データを例にして説明する。この場合１９ビットレジスタ４０６は、６ＦＦＦ８ｈｅｘを保持し、上位８ビット（ＤＦｈｅｘ）を分周セレクタ４０９及び１プラス加算器４０８に出力し、１プラス加算器４０８は１プラスしたＥ０ｈｅｘを分周セレクタ４０９に出力する。誤差保持レジスタ４０７は、１９ビットレジスタ４０６の下位１１ビット（７Ｆ８ｈｅｘ）を入力し、分周器４１０は、分周セレクタ４０９から出力される８ビット（ＤＦｈｅｘ６８又はＥ０ｈｅｘ）を入力してカウントし、カウント周期（入力する８ビット値×４０．６９ｎｓｅｃ）で、オンデューティ３０％のパルス信号を出力セレクタ４１２へ出力する。ここで、４０．６９ｎｓｅｃは、基準クロック発振器２０６（図４）によって形成されるＣＬＫ信号の周期である。

誤差保持レジスタ４０７は１９ビットレジスタの下位１１ビット（７Ｆ８ｈｅｘ）入力し、分周器４１０の出力パルス信号の立ち上りエッジを検出する毎に下位１１ビット（７Ｆ８ｈｅｘ）を加算し、例えば、０００、７Ｆ８、７Ｆ０と加算される過程の、７Ｆ８（１１ビット）＋７Ｆ８（１１ビット）＝ＦＦ０（１２ビット）のように、桁上りが生じるタイミングで「Ｈ」となるセレクト信号を分周セレクタ４０９に出力する。分周セレクタ４０９は、セレクト信号「Ｈ」のときのみ１プラス加算器４０８の出力Ｅ０ｈｅｘを分周器４１０へ出力する。従って、分周器４１０は、周波数１１０．２０６３ｋＨｚ（２２３×４０．６９ｎｓｅｃ）のパルス信号と周波数１０９．７１４３ｋＨｚ（２２４×４０．６９ｎｓｅｃ）のパルス信号とが混在したパルス信号を出力する。

この時の混在したパルス信号の分周比平均は、前記したように
上位８ビット値＋（下位１１ビット値／２０４８）＝２２３．９９６
となり、平均周期は９．１１４μｓｅｃ（２２３．９９６×４０．６９ｎｓｅｃ）、平均周波数は１０９．７１６２ｋＨｚとなる。

このように、パルス出力生成部４０３は、８ビットの分周器４１０を用いて、出力するパルス信号の平均周期が、仮に１９ビット入力の分周器で分周して得たパルス信号の周期と一致するように動作するが、その詳細な動作説明は前記した通りなのでここでの詳細な説明は省略する。

パルス出力生成部４０３から出力される圧電トランス駆動パルスは、分周器４１０が出力する前記した２つの周波数（１１０．２０６３ｋＨｚと１０９．７１４３ｋＨｚ）が混在するパルス信号となるが、圧電トランス駆動パルスによって駆動される圧電トランス２１１（図４）が機械的振動となるので、実質的に上記した平均周波数の１０９．７１６２ｋＨｚで振動することになる。

以上のように、ここでは４系統のパルス出力生成部４０３が、系統毎に設定された分周比設定値及び分周比補正値に応じてそれぞれ個別に設定された駆動周波数の圧電トランス駆動パルスを各出力セレクタ４１１から出力するものである。

図８〜図１１は、圧電トランス駆動パルスの駆動周波数及び出力電圧によって異なる、図４に示すＤＣ−ＤＣコンバータ２０９の出力と整流回路２１２の出力である高出力電圧（転写バイアス電圧）の各立ち上がり波形を示す。

立ち上がり時間ｔは、積分回路時定数及びＮＰＮトランジスタ３１３の特性により決まるが、同じ定数を用いた場合に、高出力電圧の電圧値や駆動周波数によって変ってくる。図８（ａ）は、第１の駆動周波数である駆動周波数１０９．７１４３ｋＨｚ（７００００ｈｅｘ）の時に高出力電圧７ｋＶを出力する場合の立ち上がり特性を示し、図８（ｂ）は、第２の駆動周波数である駆動周波数１０９．４６９９ｋＨｚ（７０４００ｈｅｘ）の時に高出力電圧７ｋＶを出力する場合の立ち上がり特性を示す。図９（ａ）は、第１の駆動周波数の時に高出力電圧５ｋＶを出力する場合の立ち上がり特性を示し、図９（ｂ）は、第２の駆動周波数の時に高出力電圧５ｋＶを出力する場合の立ち上がり特性を示す。図１０（ａ）は、第１の駆動周波数の時に高出力電圧２．５ｋＶを出力する場合の立ち上がり特性を示し、図１０（ｂ）は、第２の駆動周波数の時に高出力電圧２．５ｋＶを出力する場合の立ち上がり特性を示す。図１１（ａ）は、第１の駆動周波数の時に高出力電圧１ｋＶを出力する場合の立ち上がり特性を示し、図１０（ｂ）は、第２の駆動周波数の時に高出力電圧１ｋＶを出力する場合の立ち上がり特性を示す。

高出力電圧が９０％まで立ち上がる時間を比較すると、第１の駆動周波数で飽和状態になってしまう高出力電圧が７ｋＶ時を除いて、第１の駆動周波数で駆動している時の方が立ち上がり時間ｔが短く、しかも高圧出力電圧が低くなるほどその差が大きくなる。

即ち、高出力電圧５ｋＶ時には、第１の駆動周波数での立ち上がり時間ｔ３は１７ｍｓｅｃで、第２の駆動周波数での立ち上がり時間ｔ４との差は２ｍｓｅｃであり、高出力電圧２．５ｋＶ時には、第１の駆動周波数での立ち上がり時間ｔ５は１８．８ｍｓｅｃで、第２の駆動周波数での立ち上がり時間ｔ６との差は６．８ｍｓｅｃであり、高出力電圧１ｋＶ時には、第１の駆動周波数での立ち上がり時間ｔ７は２１．６ｍｓｅｃで、第２の駆動周波数での立ち上がり時間ｔ８との差は１１．２ｍｓｅｃである。

第１の駆動周波数で駆動する高出力電圧７ｋＶ時には、ＤＣ−ＤＣコンバータ２０９の出力が飽和するため、図８（ａ）に示すように余裕がなくなって負荷変動等に耐えられない状態となる。これを改善するため、第２の駆動周波数に変えて圧電トランス２１１の昇圧比を上げることによって、図８（ｂ）に示すようにＤＣ−ＤＣコンバータ２０９が飽和領域に達しない範囲で動作するように設定する。尚、第２の駆動周波数とすることによって圧電トランス２１１の昇圧比が上がる理由については後述する。

以上のことから、本実施の形態では、図１４のフローチャートで示すように、高出力電圧を４９８５Ｖ（ＤＡＣ設定値Ｂ５ｈｅｘに相当）より大きく設定する場合には第２の駆動周波数である駆動周波数１０９．４６９９ｋＨｚ（７０４００ｈｅｘ）に設定し、高出力電圧を４９８５Ｖ以下に設定する場合には第１の駆動周波数である駆動周波数１０９．７１４３ｋＨｚ（７００００ｈｅｘ）駆動するようにしている。これにより、高出力電圧が４９８５Ｖ以下の場合には立ち上がり速度優先で高圧生成部２１６を駆動し、高出力電圧が４９８５Ｖより高い場合には圧電トランス２１１の昇圧比を上げることによって正常動作を維持するように高圧生成部２１６を駆動する。

次に、分周比補正値レジスタ４０５に設定された分周比補正値によって分周比設定値を補正する方法について説明する。

図１２は、圧電トランス２１１の駆動周波数特性を示すグラフである。このグラフは、図４に示すＤＣ−ＤＣコンバータ２０９において、ＮＰＮトランジスタ３１３のベースに抵抗３１２を介して２４ＶＤＣ電圧を直接印加してＮＰＮトランジスタ３１３を実質的にショート状態とし、圧電トランス駆動パルスの駆動周波数を変化した時の高出力電圧（転写バイアス電圧）、即ち圧電トランスの周波数特性を測定したものである。ここでは、４系統の圧電トランス２１１について測定している。

同図に示すように、駆動周波数と高出力電圧の関係が、４つの圧電トランス２１１でばらつき、例えば駆動周波数１１０ｋＨｚでの高出力電圧を比較すると、最大と最小で１ｋＶ以上の違いが生じる。しかしながら、横軸で見ると各圧電トランス２１１のカーブ特性が類似しているため、各圧電トランス２１１の特性に合わせて駆動周波数を適切に補正することによって略等しい周波数特性を得ることができる。本実施の形態では、分周比補正値によって、圧電トランス２１１毎の周波数特性のばらつきを補正する。

以下に、圧電トランス２１１の周波数特性のばらつきの補正方法について説明する。

図２０は、分周比補正値を決定するためのファンクションテスタのブロック図である。ファンクションテスタ５００は、マイコン５０１、Ａ／Ｄ（アナログ／デジタル）コンバータ５０２、商用電源ＡＣ１００Ｖから２４Ｖと５ＶのＤＣ直流電圧を生成する定電圧源５０３、直流電圧０Ｖ〜２４Ｖを直流電圧０Ｖ〜３．３Ｖに変換する降圧回路５０４、及び降圧タイプのＤＣ−ＤＣコンバータである３．３ＶＬＤＯ５０５によって構成されている。

ファンクションテスタ５００は、転写バイアス発生部１６３が形成されて画像形成装置１１に組み込まれる紙フェノール片面基板１８０を単体にてテストする装置である。図２に示すように、紙フェノール片面基板１８０は、画像形成装置１１ではプリンタエンジン制御部１５３に接続されるが、ファンクションテストでは、図２０に示すようにファンクションテスタ５００に接続され、直流電圧５Ｖ、２４Ｖを入力し、更に必要に応じて、リセット信号、シリアル通信信号（ＳＣＩ）、転写バイアス指示信号（ＯＮ）等を入力する。

ファンクションテスタ５００は、マイコン５０１によって、記憶する２種の分周比設定値７００００ｈｅｘ（駆動周波数１０９．７１４３ｋＨｚに対応）、７０４００ｈｅｘ（駆動周波数１０９．４６９９ｋＨｚに対応）の値を、ＡＳＩＣ２０３の分周比設定値レジスタ４０４（図５）に設定可能となっている。また、図４に示すように転写バイアス発生部１６３のＤＣ−ＤＣコンバータ２０９の出力電圧をチェックするため、同回路内に点Ａで示す箇所をプローブ等で接続して検出し、降圧回路５０４で（３．３／２４）に降圧してＡ／Ｄコンバータ５０２に入力する。

マイコン５０１は、初期設定として先ず以下の処理を行って、基準値としてのデジタルデータを記憶する。

基準となる圧電トランスを組み込んだ紙フェノール片面基板を用意してファンクションテスタ５００に接続し、以下の手順で基準値としてのデジタルデータを記憶する。
（１）分周比設定値７００００ｈｅｘ、分周比補正値０００００を各メモリに設定して、圧電トランス駆動パルスをＡＳＩＣ２０３から出力して圧電トランスを動作させる。
（２）ＤＡＣ設定値Ｂ５ｈｅｘを設定して、高出力電圧（転写バイアス電圧）が４９８５Ｖを出力しているときの点Ａの電圧を降圧回路５０４で降圧し、Ａ／Ｄコンバータ５０２でデジタル変換したデジタル平均値を基準平均値αとして予め記憶する。
次に、
（３）分周比設定値７０４００ｈｅｘ、分周比補正値０００００を各メモリに設定して、圧電トランス駆動パルスをＡＳＩＣ２０３から出力して圧電トランスを動作させる。
（４）ＤＡＣ設定値ＦＦｈｅｘを設定して、高出力電圧（転写バイアス電圧）が７０２５Ｖを出力しているときの点Ａの電圧を降圧回路５０４で降圧し、Ａ／Ｄコンバータ５０２でデジタル変換したデジタル平均値を基準平均値βとして予め記憶する。

図１７は、ファンクションテスタ５００によって、実際に使用する紙フェノール片面基板１８０（図２）をテストし、基準平均値α、βを参照して、ＡＳＩＣ２０３の分周比補正レジスタ４０５に設定する分周比補正値を決定する手順を示すフローチャートである。同フローチャートを参照しながら、４系統の分周比補正値の決定方法について説明する。尚、この補正値決定処理はシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４系統で同様に行うが、処理方法が同一であるため、ここでは系統を特定しないで説明する。

実際に使用する紙フェノール片面基板１８０をファンクションテスタ５００に接続し、処理を開始すると、先ずＤＡＣ設定値をＢ５ｈｅｘ（高出力電圧の４９８５Ｖに相当）に、分周比設定値を７００００ｈｅｘに、分周比補正値を０００００ｈｅｘにそれぞれ設定し（ステップＳ５０１）、圧電トランス２１１の駆動を開始する（ステップＳ５０２）。尚、駆動開始は、前記した図１３のフローと同様に、転写バイアス指示信号（ＯＮ信号）を「Ｈ」として圧電トランス駆動パルスを供給した後にＤＡＣ設定値を設定することによって始める。

駆動開始してから所定時間、ここでは５０ｍｓｅｃ経過したかを監視し（ステップＳ５０３）、５０ｍｓｅｃ経過した後、ＤＣ−ＤＣコンバータ２０９の出力平均、即ち図４に示す点Ａの箇所での電圧検出平均値（降圧回路５０４で降圧し、Ａ／Ｄコンバータ５０２でデジタル変換したデジタル平均値）が上記した基準平均値αと等しいか否かを判定する（ステップＳ５０４）。尚、ここでいう等しいという定義は、平均値化するさいに、複数回のサンプリング平均値の四捨五入等により丸めた値が等しいとか、或いは差が±１以内であれは等しいとみなすとか、ある程度の幅を持たすことが可能である。これはファンクションテスタ５００のＡ／Ｄコンバータ分解能等により適宜決定すれば良い。この判定方針は、このフローにおける他のステップでの判定でも同様である。

ここで等しくない場合（ステップＳ５０４：Ｎｏ）、この電圧検出平均値が基準平均値αより大きいか否かを判定し（ステップＳ５０８）、大きければ（ステップＳ５０８：Ｙｅｓ）、圧電トランス２１１の昇圧比が基準の圧電トランスの昇圧比より小さいことを意味するため、分周比補正に１を加算して駆動周波数を下げて圧電トランス２１１の昇圧比を上げ（図１２参照）、基準の圧電トランスの昇圧比に近づけ（ステップＳ５０９）、電圧検出平均値が基準平均値α以下であれば（ステップＳ５０８：Ｎｏ）、圧電トランス２１１の昇圧比が基準の圧電トランスの昇圧比より大きいことを意味するため、分周比補正から１を減算して駆動周波数を上げて圧電トランス２１１の昇圧比を下げ（図１２参照）、基準の圧電トランスの昇圧比に近づけ（ステップＳ５１０）、ステップＳ５０４に戻る。以後、ステップＳ５０４で等しいと判定されるまで、同様の処理を繰り返す。

点Ａの箇所での電圧検出平均値と基準平均値αとが等しいと判定されると（ステップＳ５０４：Ｙｅｓ）、転写バイアス指示信号（ＯＮ信号）を「Ｌ」に、またＤＡＣ設定値を００ｈｅｘとして一旦高出力電圧（転写バイアス電圧）を停止し（ステップＳ５５０６）、ＡＳＩＣ２０３に設定した分周比補正値をＥ２ＰＲＯＭ２０４に記録する（ステップＳ５０６）。この時の分周比補正値が、図１８に示す補正値１として記録される。

次に、ＤＡＣ設定値をＦＦｈｅｘ（高出力電圧の７０２５Ｖに相当）に、分周比設定値を７０４００ｈｅｘに、分周比補正値をステップＳ５０６でＥ２ＰＲＯＭ２０４に記録した値（補正値１）にそれぞれ設定し（ステップＳ５０７）、圧電トランス２１１の駆動を開始する（ステップＳ５１１）。尚、駆動開始は、前記した図１３のフローと同様に、転写バイアス指示信号（ＯＮ信号）を「Ｈ」として圧電トランス駆動パルスを供給した後にＤＡＣ設定値を設定して行う。

駆動開始してから所定時間、ここでは５０ｍｓｅｃ経過したかを監視し（ステップＳ５１２）、５０ｍｓｅｃ経過した後、ＤＣ−ＤＣコンバータ２０９の出力、即ち図４に示す点Ａの箇所での電圧検出平均値（降圧回路５０４で降圧し、Ａ／Ｄコンバータ５０２でデジタル変換したデジタル平均値）が上記した基準平均値βと等しいか否かを判定する（ステップＳ５１３）。

ここで等しくない場合（ステップＳ５１３：Ｎｏ）、この電圧検出平均値が基準平均値βより大きいか否かを判定し（ステップＳ５１５）、大きければ（ステップＳ５１５：Ｙｅｓ）、圧電トランス２１１の昇圧比が基準の圧電トランスの昇圧比より小さいことを意味するため、分周比補正に１を加算して駆動周波数を下げて圧電トランス２１１の昇圧比を上げ（図１２参照）、基準の圧電トランスの昇圧比に近づけ（ステップＳ５１６）、電圧検出平均値が基準平均値β以下であれば（ステップＳ５１５：Ｎｏ）、圧電トランス２１１の昇圧比が基準の圧電トランスの昇圧比より大きいことを意味するため、分周比補正から１を減算して駆動周波数を上げて圧電トランス２１１の昇圧比を下げ（図１２参照）、基準の圧電トランスの昇圧比に近づけ（ステップＳ５１７）、ステップＳ５１３に戻る。以後、ステップＳ５１３で等しいと判定されるまで、同様の処理を繰り返す。

点Ａの箇所での電圧検出平均値と基準平均値βとが等しいと判定されると（ステップＳ５１３：Ｙｅｓ）、ＡＳＩＣ２０３に設定した分周比補正値をＥ２ＰＲＯＭ２０４に記録する（ステップＳ５１４）。この時の分周比補正値が、図１８に示す補正値２として記録される。以上により、分周比補正値を決定する処理を終了する。

上記したように、図１７のフローは、不特定の１系統について説明したが、実際にはこの補正値決定処理を、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４系統で繰り返す。またファンクションテスタ５００は、この補正値決定処理によって、図１８に示す分周比値１（７００００ｈｅｘ）、分周比値２（７０４００ｈｅｘ）、分周比値１に対応する４系統の補正値１、分周比値２に対応する４系統の補正値２、及び切替値をＥ２ＰＲＯＭ２０４に記録する。

以上のようにして決定された分周比補正値は、不特定の圧電トランスを４系統の圧電トランス２１１として採用した高圧生成部２１６が、同値（４９８５Ｖ又は７０２５Ｖ）の高出力電圧（転写バイアス電圧）を出力しているとき、ＤＣ−ＤＣコンバータ２０９の出力が等しくなるように分周値設定値を補正して圧電トランス駆動パルスの駆動周波数を調整するので、実際の動作時には、昇圧比が等しい状態で４系統の圧電トランスを使用することになる。

何れの設定でも、ＤＣ−ＤＣコンバータ出力及び駆動周波数範囲には、０〜７ｋＶ出力に対して余裕があるので、ＤＣ−ＤＣコンバータを構成する部品の定数バラツキ等も含め分周比補正値が決定される。分周比補正値を設定することにより、昇圧比不足の駆動周波数で駆動されることもなく、且つ昇圧比上限を超えて共振周波数より低い周波数で駆動されることもないように調整される。

本実施の形態では、図４に示すように、８ビットＤＡＣ２０５を使用し、帰還路に１０ＭΩのプルアップ抵抗３３２を介して３．３Ｖを印加することによって、ＤＡＣ２０５が、８ビットのＤＡＣ設定値０２ｈｅｘ〜ＦＦｈｅｘを入力するとき、高圧生成部２１６がこれに対応して高出力電圧（転写バイアス電圧）を５５Ｖ〜７０２５Ｖの範囲でリニアに出力制御する例を示したが、これに限定されるものではなく、２０ＭΩ等の抵抗として更に低い電圧から出力可能とし、また、ＤＡＣ２０５を１０ビットＤＡＣとすることによって、容易に出力分解能を上げることができる。

また、本実施の形態では、転写バイアス発生部１６３の４系統で構成を説明したが、転写バイアス発生部１６３、帯電バイアス発生部１６１、現像バイアス発生部１６２の１２系統の全ての構成を、同様な構成を並置することで容易に実現可能である。また、その場合にも、ＡＳＩＣ２０３の入出力ポートはパルス出力ポート１２ピン、ＶＣＣ、ＧＮＤ、０Ｎ信号入力ポート１２ピン、ＳＣＩ入力ポート２ピンと４４ピン以下で構成可能であり、ＯＮ信号をシリアル通信により行えば２０ピン以下でも実現可能である。またＡＳＩＣ２０３だけでなく、ＣＰＬＤ、ＦＰＧＡ等も利用可能である。

また本実施の形態では、ＡＳＩＣ２０３からは、周波数が固定的に設定される圧電トランス駆動パルスが出力されるため、ＡＳＩＣ２０３と高圧生成部２１６とにわたって帰還ループを形成せずに、オペアンプ３０８による負帰還制御により高圧出力が制御されるため、圧電トランス２１１を圧電トランス駆動回路２１０の直近に配置することが出来る。このように帰還ループが各駆動回路直近で形成される為、チャンネル数が多くなる程、パターン設計を容易とする効果が大きくなる。

以上のように、本実施の形態の画像形成装置によれば、高圧生成部２１６が、外部回路によって形成される駆動周波数が固定的に設定さる圧電トランス駆動パルスに基づいて、高出力電圧をアナログ制御しているため、高圧生成部２１６を複数設ける場合においても、各制御ループを短く配線することが可能となり、制御ループが長くなることによる回路発振等を容易に防止可能となった。また圧電トランス駆動パルスの駆動周波数を可変することにより高出力電圧を負帰還制御する駆動周波数可変制御の場合に問題となるスプリアス周波数での駆動を避けることが可能となった。

また、駆動周波数可変制御の場合には、低い出力電圧を得るにはスプリアス周波数を跨いで周波数を可変する為に、スプリアス周波数において指示値以上の高い電圧を引き起こす場合があったが、本実施の形態では、駆動周波数を固定したまま高出力電圧を負帰還制御するので、このような不都合は生じない。

また、駆動周波数分解能を、分周比の異なるパルスを組み合わせることにより実現したことによって周波数調整分解能が高く、圧電トランスバラツキに比例した正確な駆動周波数補正が可能となり、共振周波数に近い高い昇圧比の領域を含め安定した出力が可能となった。また、低いクロック周波数で前記周波数分解能を上げたことにより、高圧電源基板に多用される紙フェノール基板にＡＳＩＣを実装しても放射ノイズレベルを低く抑えることが可能となった。

更に、高出力電圧が所定値（ここでは４９８５Ｖ）より大きいか否かによって最適な駆動周波数を設定しているため、所定値以下の場合には立ち上がり速度優先で高圧生成部２１６を駆動し、高出力電圧が所定値より高い場合には圧電トランス２１１の昇圧比を上げることによって正常動作を維持するように高圧生成部２１６を駆動することが可能となる。

実施の形態２．
図２１は、本発明による実施の形態２の画像形成装置の制御系の回路構成を示すブロック図である。

この制御系を採用する本実施の形態の画像形成装置が、前記した図２に示す実施の形態１の画像形成装置と主に異なる点は、プリンタエンジン制御部１１５３、紙フェノール片面基板１１８０、及び帯電バイアス発生部１１６１の構成である。従って、この本実施の形態の画像形成装置が、前記した実施の形態１の画像形成装置１１（図１）と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。尚、本実施の形態の画像形成装置の要部構成は、上記制御系以外において図１に示す実施の形態１の画像形成装置１１の要部構成と共通するため、必要に応じて図１を参照する。

図２２は、本発明の高圧電源装置に相当する帯電バイアス発生部１１６１を説明するブロック図である。

同図に示すように、帯電バイアス発生部１１６１は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）に対応して同構成の高圧生成部１２１６Ｃ、１２１６Ｍ、１２１６Ｙ、１２１６Ｋ（特に区別する必要がない場合は単に高圧生成部１２１６と称す場合がある）を備え、それぞれが生成した高圧の直流電圧を帯電バイアス電圧として帯電ローラ１４Ｃ、１４Ｍ、１４Ｙ、１４Ｋに印加するように構成されている。

次に、高圧生成部１２１６の回路構成について説明する。このため、マゼンタ（Ｍ）の高圧生成部１２１６Ｍのみを例にして、プリンタエンジン制御部１１５３、信号分配部１２５０等と共に図２３に示し、それらの構成について以下に説明する。図２３において、図２２と同じ構成要素には同じ部号を付している。プリンタエンジン制御部１１５３は、圧電トランス駆動パルス２１９を信号分配部１２５０に出力し、シリアル通信信号２０２で帯電バイアス発生部１１６１と通信を行う。

信号分配部１２５０は、図４に示す実施の形態１の高圧生成部２１６の圧電トランス駆動回路２１０の１段目のトランジスタ３１７を移動した構成を有し、プリンタエンジン制御部１1５３から圧電トランス駆動パルスを入力して、後段の４系統の圧電トランス駆動回路１２１０を同時に駆動するように出力する。このため、実施の形態１の抵抗３１８に対してここでは、抵抗１３１８の抵抗値をより低い値に変更している。尚、図２３では、信号分配部１２５０の後段に（Ｍ）系統のみを接続しているが、実際には４系統が接続されるものである。

圧電トランス駆動回路１２１０Ｍは、図４に示す実施の形態１の高圧生成部２１６の圧電トランス駆動回路２１０に対し、１段目のトランジスタ３１７を除いた構成を供え、４系統で共有する信号分配部１２５０の出力に接続して、実施の形態１の圧電トランス駆動回路２１０と同様に動作する。整流回路１２１２Ｍは、負バイアスに整流する為に、ダイオード１３２６及び１３２７は、図４に示す実施の形態１の整流回路２１２Ｍのダイオード３２６及び３２７と極性が逆になるように配置され、負の高圧出力電圧を出力する。この高出力電圧は、出力負荷としての帯電ローラ１４の回転軸に帯電バイアス電圧として印加される。

出力電圧変換回路１２１３は、負の高出力電圧を低電圧に分圧し、更に０〜＋３．３Ｖの間で変化するようにシフトした低電圧の帰還電圧信号２３０を出力する。尚、ここでの負の高圧出力電圧（帯電バイアス電圧）は、絶対値レベルで実施の形態１の高圧出力電圧（転写バイアス電圧）と異なる（通常は小さい）ため、分圧抵抗１３３０、１３３１の抵抗値も図４に示す実施の形態１の出力電圧変換回路２１３Ｍの分圧抵抗３３０、３３１の抵抗値と異なる。抵抗１３３２は、出力オフ時に、ＤＡＣ２０５のＤＡＣ設定値がＦＦｈｅｘ（出力で３．３Ｖ）時のＤＣ−ＤＣコンバータ２０９Ｍの出力が０Ｖとなるようにグランドに接続される。

帰還制御回路１２１４は、ＤＡＣ２０５から出力される基準電圧信号２２１と低電圧の帰還電圧信号２３０とが等しくなるように出力を負帰還制御する。ここでは、帰還電圧信号２３０の方向性が実施の形態１の場合と逆になるため、実施の形態１の帰還制御回路の場合とオペアンプ３０８への入力が逆になっている。

従って、ここでの高圧生成部１２１６Ｍは、ＤＡＣ設定値がＦＦｈｅｘ（出力で３．３Ｖ）から低くなるにつれて、０Ｖから絶対値が増加する負の高圧出力電圧を出力し、ＤＡＣ設定値が００ｈｅｘ（出力で０Ｖ）のとき、出力する高圧出力電圧を負の最大電圧とする。この最大出力電圧は、分圧抵抗１３３０，１３３１の値によって定まるが、ここでは後述するように、−１５００Ｖ程度となるように設定され、この間のＤＡＣ設定値の変化量と高圧出力電圧の変化量は比例する。

図２４は、図２２に示すプリンタエンジン制御部１１５３内のエンジン制御ＬＳＩ１４５０の構成を機能別にブロック化したブロック図である。

エンジン制御ＬＳＩ１４５０には、例えば図５に示す実施の形態１のプリンタエンジン制御部１５３の機能に相当するプリンタエンジン制御回路１４５１に加え、図５に示す実施の形態１のＡＳＩＣ２０３を構成するメモリ４０１、演算器４０２、及びパルス出力生成部４０３に相当するメモリ１４０１、演算器１４０２、及びパルス出力生成部１４０３が含まれる。但し、実施の形態１では、メモリ４０１、演算器４０２、及びパルス出力生成部４０３が４系統に対応して構成されているのに対して、本実施の形態では、メモリ１４０１、演算器１４０２、及びパルス出力生成部１４０３は、１系統に対応して形成されている。

メモリ１４０１は、分周比設定値レジスタ１４０４と分周比補正値レジスタ１４０５で構成され、パルス出力生成部１４０３は、１９ビットレジスタ１４０６、誤差保持レジスタ１４０７、１プラス加算器１４０８、分周セレクタ１４０９、分周器１４１０、及び出力セレクタ１４１１で構成されている。これらの説明は、実施の形態１のＡＳＩＣ２０３の説明で記述した内容と同じなので、ここでの説明は省略する。

エンジン制御ＬＳＩ１４５０は、プリンタエンジン制御部１１５３を構成する回路基板中に実装され、多層のガラスエポキシ基板上に実装される。従って、本実施の形態の紙フェノール片面基板１１８０では、実施の形態１のように、ＡＳＩＣ２０３を実装することによるピンピッチ、パッケージ等の制約が少ない。

以上の構成において、本実施の形態の画像形成装置の動作について説明するが、主に前記した実施の形態１の画像形成装置の動作と異なる点を重点的に、図２１〜図２４を参照しながら説明する。尚、４系統の高圧生成部１２１６は、ここでは信号分配部１２５０から共通のパルス信号を受けて同様に動作するため、ここでは、（Ｍ）系統の高圧生成部１２１６Ｍ（図２３）を例にして説明する。

プリンタエンジン制御部１１５３は、Ｅ２ＰＲＯＭ２０４から、帯電バイアス電圧を生成する際の圧電トランス駆動周波数に相当する分周比設定値と分周比補正値とを読み出し、図２５に示すフローチャートのステップＳ６０１とステップＳ６０２の処理に従って、ＬＳＩ１４５０内の分周比設定値レジスタ１４０４と分周比補正値レジスタ１４０５に設定する。尚、ここで設定される分周比設定値は７００００ｈｅｘであるが、分周比補正値は、後述するように、予め設定される値となる。

続いてＤＡＣ２０５に初期値であるＦＦｈｅｘ（出力で３．３Ｖ）を設定する。前記したように、ここでの高圧生成部１２１６は、ＤＡＣ設定値がＦＦｈｅｘ（出力で３．３Ｖ）から低くなるにつれて、０Ｖから絶対値が増加する負の高圧出力電圧（ここでは帯電バイアス電圧）を出力する。ＤＡＣ出力、即ち基準電圧信号２２１を３．３Ｖとした後、プリンタエンジン制御部１１５３のエンジン制御ＬＳＩ１４５０は、所定のタイミングで転写バイアス指示信号（ＯＮ信号）１２２０を「Ｈ」として、信号分配部１２５０への圧電トランス駆動パルス２１９の出力を開始する。圧電トランス駆動回路１２１０Ｍは、信号分配部１２５０から出力される反転されたパルス信号を入力し、前記した実施の形態１の圧電トランス駆動回路２１０と同様に圧電トランス２１１Ｍを駆動する。

ＤＡＣ設定値がＦＦｈｅｘとなっている初期状態において、ＤＣ−ＤＣコンバータ２０９Ｍの出力は前記したように０Ｖであるため、高圧生成部１２１６Ｍの負の高圧出力電圧（帯電バイアス電圧）も略０Ｖとなるが、ＤＡＣ２０５の出力電圧である基準電圧信号２２１が３．３Ｖより低く設定されると、ＤＣ−ＤＣコンバータ２０９Ｍ出力が上昇し、負の高圧出力電圧（帯電バイアス電圧）が高圧で出力されるようになる。帰還制御回路１２１４Ｍは、ＤＡＣ２０５から出力される基準電圧信号２２１Ｍと低電圧の帰還電圧信号２３０Ｍとが等しくなるようにＤＣ−ＤＣコンバータ２０９Ｍの出力を帰還制御する。

図２３に示すように、負バイアスの高圧出力電圧（ここでは帯電バイアス電圧）は、出力電圧変換回路１２１３の分圧抵抗１３３０と分圧抵抗１３３１とによって低電圧に分圧され且つプラス側にシフトされて、０〜＋３．３Ｖの間で変化する帰還電圧信号２３０Ｍに変換される。この帰還信号２３０Ｍは、例えば負バイアスの高圧出力電圧が０Ｖから絶対値で高い方向に変化する時、その変化に応じて３．３Ｖから低下する。正確には初期状態では抵抗１３３２によりプルダウンされているので３．３Ｖより若干低い電圧からとなる。

抵抗１３３２で０Ｖにプルダウンしたのは、前記した実施の形態１の出力電圧変換回路２１３（図４）において抵抗３３２によって３．３Ｖにプルアップした理由と同じ、即ち出力オフ時にＤＣ−ＤＣコンバータ２０９の出力が０Ｖとなるようにする為である。ＤＣ−ＤＣコンバータ出力が初期状態で２４Ｖに近いと、高圧生成部１２１６の立ち上げ時に過大なオーバーンュートを生じ、特に低い出力時に無視出来ないレベルとなってしまうためである。

以上のように、本実施の形態の高圧電源装置では、プリンタエンジン制御部１１５３が設定するＤＡＣ設定値がＦＦｈｅｘ〜０の間で変化するとき、４系統の高圧生成部１２１６の負の高圧出力電圧（ここでは帯電バイアス電圧）が０〜マイナス最大ボルト（−１５００Ｖ）でリニアに変化するように動作する。

ここで、本実施の形態における分周比補正値の設定方法について説明する。

図２７は、分周比補正値を決定するためのファンクションテスタ１５００のブロック図である。このファンクションテスタ１５００が前記した実施の形態１で説明したファンクションテスタ５００と主に異なる点は、エンジン制御ＬＳＩ１４５０（図２４）の構成を備え、圧電トランス駆動パルスを直接出力する点である。

本実施の形態では、図２２に示すように、４系統の高圧生成部１２１６を同じ駆動周波数で駆動するので、４系統の圧電トランスの昇圧比平均が揃うように分周比補正値で調整する。帯電バイアス電圧は、通常−８００Ｖ〜−１２００Ｖ程度であって、転写バイアスと比較して絶対値レベルが低いので、駆動周波数ずれに対しては、前記した実施の形態１で説明した圧電トランス２１１と同程度の周波数特性を有する圧電トランスを使用する場合には余裕が生ずる。

マイコン１５０１は、初期設定として先ず以下の処理を行って、基準値としてのデジタルデータを記憶する。

基準となる圧電トランスを組み込んだ紙フェノール片面基板を用意してファンクションテスタ１５００に接続し、以下の手順で基準値としてのデジタルデータを記憶する。
（１）分周比設定値７００００ｈｅｘ、分周比補正値０００００をファンクションテスタ１５００のエンジン制御ＬＳＩ１４５０の各メモリに設定して、圧電トランス駆動パルスを出力して圧電トランスを動作させる。
（２）高出力電圧（帯電バイアス電圧）が−１５００Ｖを出力するように、ＤＡＣ設定値を設定して点Ａの電圧を降圧回路１５０４で降圧し、Ａ／Ｄコンバータ１５０２でデジタル変換したデジタル平均値を基準平均値γとして予め記憶する。

図２６は、ファンクションテスタ１５００によって、実際に使用する紙フェノール片面基板１１８０（図２１）をテストし、基準平均値γを参照して、プリンタエンジン制御部１１５３のエンジン制御ＬＳＩ１４５０内の分周比補正値レジスタ１４０５に設定する分周比補正値を決定する手順を示すフローチャートである。同フローチャートを参照しながら、分周比補正値の決定方法について説明する。

実際に使用する紙フェノール片面基板１１８０をファンクションテスタ１５００に接続し、分周比設定値を７００００ｈｅｘに、分周比補正値をＦＣ０００ｈｅｘ（補数）にそれぞれ設定し（ステップＳ７０１）、圧電トランス２１１の駆動を開始する（ステップＳ７０２）。尚、駆動開始は、先ずファンクションテスタ１５００から圧電トランス駆動パルスを出力した後に、ＤＡＣ出力が、３．３Ｖから目標電圧に対向した電圧となるようにＤＡＣ設定値を設定することによって始める。

駆動開始してから所定時間、ここでは２００ｍｓｅｃ経過したかを監視し（ステップＳ７０３）、２００ｍｓｅｃ経過した後、４系統のＤＣ−ＤＣコンバータ２０９の各出力平均、即ち図２３に示す地点Ａの箇所（ここでは（Ｍ）系統のみ示す）での電圧検出平均値を算出し、更には４系統の全平均値（降圧回路１５０４で降圧し、Ａ／Ｄコンバータ１５０２でデジタル変換したデジタル平均値）を算出する（ステップＳ７０４）。

この全平均値が基準平均γ以下か否か判定し（ステップＳ７０５）、基準平均値γより大きい場合（ステップＳ７０５：Ｎｏ）、４つの圧電トランス２１１の昇圧比の平均が基準の圧電トランスの昇圧比より小さいことを意味するため、分周比補正に１を加算して駆動周波数を下げて４つの圧電トランス２１１の昇圧比の平均を上げて基準に圧電トランスの昇圧比に近づけ（ステップＳ７０７）、ステップＳ７０４に戻る。以後、ステップＳ７０５で等しいと判定されるまで、同様の処理を繰り返す。

ここで、本フローでは、分周比補正値の初期設定をＦＣ０００ｈｅｘとしてスタートしている。即ち、このとき演算器１４０２で加算された分周比値は６Ｃ０００ｈｅｘであり、圧電トランス駆動パルス２１９の駆動周波数は１１３．７７７８ｋＨｚである。従って、図１２に示す圧電トランス２１１の出力特性を参照すると、基準平均値γを測定したときの分周比設定値７００００ｈｅｘ（１０９．７１４３ｋＨｚ相当）の昇圧比に比べると十分低い昇圧比レベルからスタートしている。従って、ステップＳ７０４、ステップＳ７０５、ステップＳ７０７を繰り返すことによって、４系統の圧電トランス２１１の昇圧比の平均は、図１２の特性カーブを左に移動しながら上昇し、やがて、基準トランスが駆動周波数１１３．７７７８ｋＨｚで得られる昇圧比と一致する（ステップＳ７０５：Ｙｅｓ）。

即ち、分周比設定値が７００００ｈｅｘのとき、４系統の圧電トランス２１１の昇圧比平均が、基準の圧電トランスの昇圧比（分周比設定値７００００ｈｅｘ）と一致するような分周比補正値を得て、この分周比補正値をＥ２ＰＲＯＭ２０４に記録する（図２２）。

尚、基準平均値γを測定したときの分周比設定値（ここでは７００００ｈｅｘ（１０９．７１４３ｋＨｚ相当））は、図２６のフローによって分周比補正値を得る際に、特性のばらつく４つの圧電トランスの何れもが、その共振周波数を超えないように、各圧電トランスの共振周波数の何れよりも、十分に余裕をもって高く設定されるものである。もしいずれかが共振周波数を超えてしまうと、昇圧比が低い方に変化するためフローが正常に処理しなくなる。

以上のようにエンジン制御ＬＳＩ１４５０の分周比補正値レジスタ１４０５に設定する分周比補正値を決定し、そして設定することにより、特性にばらつきがある４つの圧電トランス２１１を備えた紙フェノール片面基板１１８０を取り付けた個々の装置を、各装置の圧電トランスの昇圧比の平均を、所望の値にそろえた状態で動作させることができる。

図２８は、本実施の形態の変形例を示す構成図である。

この変形例では、ファンクションテスタ１５００によって決定した分周比補正値を、紙フェノール片面基板１１８０のＥ２ＰＲＯＭ２０４に記録する代わりに、バーコードを利用して処理するようにしている。

図２８において、ファンクションテスタ１５００は、紙フェノール片面基板１１８０の分周比補正値を決定すると、Ｅ２ＰＲＯＭ２０４に記録する代わりにバーコードラベルプリンタ１６０１によって所定の文字列をバーコードラベル１６０２にバーコード印刷し、バーコードラベル１６０２が対応する紙フェノール片面基板１１８０に貼り付けられる。データ記憶装置１６００は、バーコードラベル１６０２にバーコード印刷された文字列を、決定された分周比補正値と対にして記憶する。

一方、画像形成装置１１に紙フェノール片面基板１１８０を実装する製造ラインでは、画像形成装置試験装置１６０３が、バーコードリーダ１６０４によって、実装される紙フェノール片面基板１１８０に貼り付けられたバーコードラベル１６０２のバーコードを読み取り、その文字列に対応する分周比補正値をデータ記憶装置１６００から読み出す。そして、確保した分周比補正値を、紙フェノール片面基板１１８０を実装する画像形成装置１１のプリンタエンジン制御部１１５３の分周比補正値レジスタ１４０５に設定する。

以上のように、本実施の形態の画像形成装置によれば、圧電トランス駆動周波数が固定的に設定されるため、高圧生成部１２１６を含む紙フェノール片面基板１１８０に、別基板からケーブル等による引き回しで駆動周波数信号を供給しても、安定した（回路発振し難い）電圧制御が可能となる。また複数の圧電トランスを、同一駆動周波数で駆動する為、トランス同士を近接配置しても出力干渉によって生じる低周波リップル等の発生を防ぐことができる。

また、分周比補正値の設定により、特性にばらつきがある４つの圧電トランス２１１を備えた紙フェノール片面基板１１８０を取り付けた個々の画像形成装置を、各装置の４つの圧電トランスの昇圧比の平均を、所望の値にそろえた状態で動作させることができる。

本発明においては、カラータンデム方式の画像形成装置の高圧電源装置として説明したが、モノクロの画像形成装置、中間転写型の画像形成装置にも適用可能であり、帯電、転写以外のバイアス源にも適用可能である。

１１画像形成装置、１２画像形成ユニット、１３感光体ドラム、１４帯電ローラ、１５ＬＥＤヘッド、１６現像ローラ、１７転写ローラ、１８トナー供給ローラ、１９現像ブレード、２０トナーカートリッジ、２１転写ユニット、２１ａ転写ベルト駆動ローラ、２１ｂ転写ベルト従動ローラ、２２ホッピングローラ、２３レジストローラ対、２４用紙収容カセット、２５用紙検出センサ、２６転写ベルト、２８定着器、２９用紙スタッカ部、３０記録用紙、３１用紙ガイド、３２ベルトクリーニングブレード、３３ベルトクリーナ容器、１５０ホストインターフェース部、１５１コマンド／画像処理部、１５２ＬＥＤヘッドインターフェース部、１５３プリンタエンジン制御部、１５４ホッピングモータ、１５５レジストモータ、１５６ベルトモータ、１５７定着器モータ、１５８ドラムモータ（Ｋ、Ｙ、Ｍ、Ｃ）、１５９定着器ヒータ、１６１帯電バイアス発生部、１６２現像バイアス発生部、１６３転写バイアス発生部、１６５サーミスタ、１８０紙フェノール片面基板、２０３ＡＳＩＣ、２０４不揮発性メモリＥ２ＰＲＯＭ、２０５ＤＡＣ、２０６動作クロック発振器、２０７３．３ＶＬＤＯ、２０９ＤＣ−ＤＣコンバータ、２１０圧電トランス駆動回路、２１１圧電トランス、２１２整流回路、２１３出力電圧変換回路、２１４帰還制御回路、２１６高圧生成部、３０１コンデンサ、３０２コンデンサ、３０３水晶発振器、３０４抵抗、３０５抵抗、３０８オペアンプ、３０９コンデンサ、３１０抵抗、３１１抵抗、３１２抵抗、３１３ＮＰＮトランジスタ、３１４電解コンデンサ、３１５抵抗、３１６抵抗、３１７ＮＰＮトランジスタ、３１８抵抗、３１９抵抗、３２０抵抗、３２１抵抗、３２２ＮＰＮトランジスタ、３２３ＦＥＴ、３２４オートトランス、３２５コンデンサ、３２６ダイオード、３２７ダイオード、３２８コンデンサ、３３０抵抗、３３１抵抗、３３２抵抗、３３３抵抗、３３４コンデンサ、３３５抵抗、３３６コンデンサ、４０１メモリ、４０２演算器、４０３パルス出力生成部、４０４分周比設定値レジスタ、４０５分周比補正値レジスタ、４０６１９ビットレジスタ、４０７誤差保持レジスタ、４０８１プラス加算器、４０９分周セレクタ、４１０分周器、４１１出力セレクタ、４１２通信処理部、５００ファンクションテスタ、５０１マイコン、５０２Ａ／Ｄコンバータ、５０３定電圧源、５０４降圧回路、５０５３．３ＶＬＤＯ、１１５３プリンタエンジン制御部、１１６１帯電バイアス発生部、１１８０紙フェノール片面基板、１２１０圧電トランス駆動回路、１２１２整流回路、１２１３出力電圧変換回路、１２１４帰還制御回路、１２１６高圧生成部、１２５０信号分配部、１３１８抵抗、１３２６ダイオード、１３２７ダイオード、１３３０分圧抵抗、１３３１分圧抵抗、１３３２抵抗、１４０１メモリ、１４０２演算器、１４０３パルス出力生成部、１４０４分周比設定値レジスタ、１４０５分周比補正値レジスタ、１４０６１９ビットレジスタ、１４０７誤差保持レジスタ、１４０８１プラス加算器、１４０９分周セレクタ、１４１０分周器、１４１１出力セレクタ、１４５０エンジン制御ＬＳＩ、１４５１プリンタエンジン制御回路、１５００ファンクションテスタ、１５０１マイコン、１５０２Ａ／Ｄコンバータ、１５０３定電圧源、１５０４降圧回路、１５０５３．３ＶＬＤＯ、１６００データ記憶装置、１６０１バーコードラベルプリンタ、１６０２バーコードラベル、１６０３画像形成装置試験装置、１６０４バーコードリーダ。

Claims

動作クロック信号を、入力する分周値に基づいて分周した駆動パルスを生成する分周手段と、
設定分周値を保持する分周値保持手段と、
前記設定分周値を補正する補正値を保持する補正値保持手段と、
前記設定分周値を前記補正値で補正した分周値を前記分周手段に出力する分周値設定手段と、
１次側に入力するスイッチング信号の、周波数及びレベルに応じた高電圧を２次側から出力する圧電トランスと、
可変電圧を出力するＤＣ−ＤＣコンバータと、
前記駆動パルスに基づく前記周波数と前記可変電圧に基づく前記レベルを有する前記スイッチング信号を前記圧電トランスに出力する圧電トランス駆動手段と、
前記高電圧を整流して高出力電圧を形成する整流手段と、
前記高出力電圧を降圧した帰還電圧信号に変換する出力変換手段と、
前記高出力電圧の目標値を定める設定信号と前記帰還電圧信号とに基づいて、前記高出力電圧が前記目標値に接近するように、前記ＤＣ−ＤＣコンバータの前記可変電圧を制御する帰還制御手段と、
前記スイッチング信号の周波数が、第１の周波数又は第２の周波数となる前記設定分周値及び前記補正値を設定し、且つ前記設定信号のレベルを設定する制御手段と
を有し、
前記制御手段は、前記設定信号のレベルを閾値と比較し、比較結果に応じて前記第１の周波数又は前記第２の周波数となるように前記設定分周値及び前記補正値を設定することを特徴する高圧電源装置。
前記設定信号のレベルが前記閾値より大きい場合は、前記第２の周波数となるように前記設定分周値及び前記補正値を設定し、前記設定信号のレベルが前記閾値以下の場合は、前記第１の周波数となるように前記設定分周値及び前記補正値を設定し、
前記第１の周波数が前記第２の周波数より大きい
ことを特徴とする請求項１記載の高圧電源装置。
前記分周値設定手段はＮビットの前記分周値を前記分周手段に出力し、
前記分周手段は、Ｎビットの前記分周値の上位Ｓ（Ｓ＜Ｎ）ビットに相当する選択分周値と該選択分周値に１プラスした１プラス選択分周値とを択一的に選択し、選択したＳビットの分周値に基づいて逐次分周した前記駆動パルスを生成することを特徴とする請求項１又は２記載の高圧電源装置。
Ｎビットの前記分周値の下位ビットの値に応じて前記選択する比率を設定することを特徴とする請求項３記載の高圧電源装置。
前記補正値は、不揮発性メモリに記憶されることを特徴とする請求項１乃至４の何れかに記載の高圧電源装置。
前記分周手段、前記分周値保持手段、前記補正値保持手段、前記分周値設定手段、前記圧電トランス、前記ＤＣ−ＤＣコンバータ、前記圧電トランス駆動手段、前記整流手段、前記出力変換手段、及び帰還制御手段を複数系統備え、前記各補正値保持手段は、各系統の圧電トランスの昇圧比のバラツキを抑制する補正値を保持することを特徴とする請求項１乃至５の何れかに記載の高圧電源装置。
請求項１乃至６の何れかに記載の高圧電源装置を備えたことを特徴とする画像形成装置。
前記分周手段、前記分周値保持手段、前記補正値保持手段、及び前記分周値設定手段を集積回路内に保持し、同一系統の前記圧電トランス、前記ＤＣ−ＤＣコンバータ、前記圧電トランス駆動手段、前記整流手段、前記出力変換手段、及び帰還制御手段を同一基板に設け、該同一基板に属する記憶手段に記憶された記憶情報に基づいて前記補正値保持手段に前記補正値を設定し、前記駆動パルスを生成することを特徴とする請求項７記載の画像形成装置。
前記集積回路は多層基板に実装され、前記同一基板は単層の紙フェノール基板で構成されることを特徴とする請求項８の画像形成装置。
前記記憶手段は、不揮発性メモリであることを特徴とする請求項８又は９記載の画像形成装置。
動作クロック信号を、入力する分周値に基づいて分周した駆動パルスを生成する分周手段と、
設定分周値を保持する分周値保持手段と、
前記設定分周値を補正する補正値を保持する補正値保持手段と、
前記設定分周値を前記補正値で補正した分周値を前記分周手段に出力する分周値設定手段と、
１次側に入力するスイッチング信号の、周波数及びレベルに応じた高電圧を２次側から出力する圧電トランスと、
可変電圧を出力するＤＣ−ＤＣコンバータと、
前記駆動パルスに基づく前記周波数と前記可変電圧に基づく前記レベルを有する前記スイッチング信号を前記圧電トランスに出力する圧電トランス駆動手段と、
前記高電圧を整流して高出力電圧を形成する整流手段と、
前記高出力電圧を降圧した帰還電圧信号に変換する出力変換手段と、
前記高出力電圧の目標値を定める設定信号と前記帰還電圧信号とに基づいて、前記高出力電圧が前記目標値に接近するように、前記ＤＣ−ＤＣコンバータの前記可変電圧を制御する帰還制御手段と
を有し、
前記分周手段、前記分周値保持手段、前記補正値保持手段、及び前記分周値設定手段を集積回路内に保持し、前記圧電トランス、前記ＤＣ−ＤＣコンバータ、前記圧電トランス駆動手段、前記整流手段、前記出力変換手段、及び帰還制御手段を同一基板に設け、該同一基板に属する記憶手段に記憶された記憶情報に基づいて前記補正値保持手段に前記補正値を設定して前記駆動パルスを生成し、
前記記憶手段はバーコードラベルであり、該バーコードラベルのバーコードに対応する補正値を前記補正値保持手段に設定することを特徴とする画像形成装置。