JP5281478B2 - 電子装置、回路基板、高圧電源装置、および、電子部品と圧電素子とを回路基板に半田付けする方法 - Google Patents

Description

本発明は、圧電素子を搭載したプリント配線基板に関する。

電子写真方式の画像形成装置は、良好な転写を行うために、通常、高圧（商用電源電圧よりも高い数百Ｖ以上の電圧）が転写ローラに印加され、かつ、１０μＡ程度の電流が転写ローラに通電される。このような高圧を発生するために、従来、巻線式の電磁トランスが使用されてきた。しかし、高圧電源装置の小型化・軽量化を達成するために、圧電トランス（圧電セラミックトランス）を用いることが検討されている。圧電トランスは、電磁トランス以上の効率で高電圧を発生でき、しかも、一次側と二次側の電極間を絶縁するためのモールド加工も不要である。そのため、高圧電源装置を小型・軽量にできるという利点がもたらされる（特許文献１）。

特開平１１−２０６１１３号公報

ところで、電子装置に電子部品を半田付けするための方法として、フロー半田付け法が知られている。フロー半田付け法は、電子部品を実装したプリント配線基板にフラックスを塗布した後、溶融半田を収容した半田フロー槽に当該基板を浸漬することで半田付けを行う方法である。より具体的には、半田フロー槽に溶融半田の噴流（半田噴流）を形成し、半田噴流の頂部と基板とを接触させることで、半田付けが行われる。このフロー半田付け工程における予備加熱過程や半田フロー槽を通過させる過程において、圧電トランスは、数百度まで熱せられるため、焦電効果によってその端子に高電圧が発生する。すなわち、圧電トランスの一次側の端子と半田付けランドとの間に生じたギャップに火花放電が発生する。このときの放電電圧は概ね数百〜数千Ｖに達する。また、圧電トランスの二次側の端子に蓄積された電荷量は少なく、火花にまでは成長しないまでも、数百〜数千Ｖの放電電圧が発生する。

これに対して、ＬＳＩやトランジスタなど半導体部品の端子の静電耐圧は、概ね数百Ｖ程度である。このため、焦電効果による放電が発生した際に、圧電トランス端子の半田付けランドの延長上に繋がっている半導体部品が静電耐圧破壊を起こす可能性がある。

そこで、本発明は、このような課題および他の課題のうち、少なくとも１つを解決することを目的とする。例えば、本発明は、フロー半田付け工程において焦電効果により圧電素子から発生する放電から安価かつ簡単な方法で半導体部品を保護することを目的とする。なお、他の課題については明細書の全体を通して理解できよう。

本発明は、たとえば、電子装置であって、
電子部品と圧電素子を備えた回路基板と、
前記回路基板上に設けられ、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
前記回路基板上に設けられ、前記基準電位パターンと接続されたランドと
を備え、
前記ランドは、前記回路基板上で前記電子部品と前記圧電素子との間に配置されており、前記圧電素子は、前記回路基板上に前記電子部品と前記圧電素子とが実装される際に前記回路基板が搬送される搬送方向において、前記ランドが配置された位置に対して上流側に配置されていることを特徴する。

また、本発明は、電子装置であって、
電子部品と圧電素子を備えた回路基板と、
前記回路基板上に設けられ、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
前記回路基板上に設けられ、前記基準電位パターンと接続されたランドと
を備え、
前記ランドは、前記回路基板上で前記電子部品と前記圧電素子との間に配置されており、前記圧電素子は、前記回路基板上に前記電子部品と前記圧電素子とが実装される際に前記回路基板が搬送される搬送方向において、前記ランドが配置された位置に対して上流側に配置されていることを特徴する。

本発明によれば、半導体部品と圧電素子との間に、基準電位パターンと接続されたランドないしは半田付可能パターンを設けることで、圧電素子と、ランドないしは半田付可能パターンと、基準電位パターンと、半田噴流とによって放電経路が形成される。よって、半田噴流を用いる半田付け工程において焦電効果によって圧電素子に発生する放電電流を放電経路へと逃がすこができる。これにより、安価かつ簡単な方法で半導体部品を放電から保護することが可能となる。

実施形態１に係る圧電トランス式高圧電源装置の基板レイアウトの一例を示す回路図である。 図２（Ａ）は、圧電トランスの端子に関連するランドの形状を示した平面図であり、図２（Ｂ）は、圧電トランスの端子に関連するランドの形状を示した垂直方向の断面図である。 圧電トランス式高圧電源装置の基板レイアウトの一例を示す回路図である。 圧電トランス式高圧電源装置の基板レイアウトの一例を示す回路図である。 実施形態４に係る圧電トランス式高圧電源装置の基板レイアウトの一例を示す回路図である。 圧電トランス式高圧電源装置の基板レイアウトの一例を示す回路図である。 、 、 図７（Ａ）、図８（Ａ）、図９（Ａ）は、圧電トランス１０１の端子と、紙フェノール樹脂板６０１上の半田付けランド６０４との嵌挿部付近の拡大図である。図７（Ｂ）、図８（Ｂ）、図９（Ｂ）は、圧電トランス１０１の端子と、紙フェノール樹脂板６０１上の半田付けランド６０４との嵌挿部付近の垂直方向における断面図である。 図１０は、画像形成装置に用いられる圧電トランス式の高圧電源装置の回路図である。 プリント配線基板に嵌挿された圧電トランス１０１を示した図である。 図１２（Ａ）は、圧電トランス１０１の一次側の端子５０４Ａと、紙フェノール基板の半田付けランド６０４付近の拡大図である。図１２（Ｂ）は、図１２（Ａ）をプリント配線基板の半田面側から見た図である。 放電ギャップによる放電電圧の変化を測定した実測の結果の一例を示した図である。 焦電効果による放電発生に伴う実装上の弊害を説明するための図である。 焦電効果による放電発生に伴う実装上の弊害の異なる事例を示した図である。

以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念および下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。なお、図面及び明細書において共通する部分には同一の参照符号を付すことで、説明を簡潔にする。

［関連技術］
図１０を用いて電子装置の一例として正電圧を出力する高圧電源装置１００について説明する。高圧電源装置１００は、例えば、電子写真方式の画像形成装置に使用され、転写ローラに対して高圧を印加する。圧電トランス１０１は、従来の巻線式の電磁トランスに代えて採用されている。圧電トランス１０１の出力は、整流平滑回路によって正電圧に整流平滑される。整流平滑回路は、整流用のダイオード１０２、１０３及び高圧コンデンサ１０４によって構成されている。圧電トランス１０１の出力電圧は、圧電トランス１０１から延伸した経路に接続された出力端子１１７から出力され、負荷（例えば転写ローラ（不図示）など）に供給される。なお、出力電圧は、抵抗１０５、１０６、１０７によって分圧され、コンデンサ１１５及び保護用抵抗１０８を介してオペアンプ１０９の非反転入力端子（＋端子）に入力される。

他方、オペアンプ１０９の反転入力端子（−端子）には、入力端子１１８から入力されたアナログ信号（高圧電源装置の制御信号（Ｖｃｏｎｔ））が、抵抗１１４を介して入力される。オペアンプ１０９、抵抗１１４及びコンデンサ１１３は、積分回路として機能する。すなわち、抵抗１１４とコンデンサ１１３の部品定数によって決まる積分時定数に応じて平滑化された制御信号Ｖｃｏｎｔが、オペアンプ１０９に入力される。オペアンプ１０９の出力端は、電圧制御発振器（ＶＣＯ）１１０に接続されている。電圧制御発振器１１０は、入力した制御信号に応じて出力信号の周波数を可変設定する発振器の一例である。

また、電圧制御発振器１１０の出力端は、電界効果トランジスタ１１１のゲートに接続される。電界効果トランジスタ１１１は、発振器の出力信号により駆動されるスイッチング素子の一例である。電界効果トランジスタ１１１のドレインは、インダクタ１１２を介して電源Ｖｃｃ（例えば＋２４Ｖなど）に接続されるとともに、コンデンサ１１６を介して接地されている。インダクタ１１２は、スイッチング素子と電源との間に接続された素子であって、スイッチング素子の駆動により断続的に電圧が印加されるインダクタンス成分を有する素子の一例である。さらに、ドレインは、圧電トランス１０１の一次側電極の一方に接続される。圧電トランス１０１の一次側電極の他方は接地される。また、電界効果トランジスタ１１１のソースも接地される。

電圧制御発振器１１０は、オペアンプ１０９の出力電圧に応じた周波数で電界効果トランジスタ１１１をスイッチングする。インダクタ１１２及びコンデンサ１１６は、共振回路を形成している。この共振回路により増幅された電圧が、圧電トランス１０１の一次側に供給される。このように、圧電トランス１０１は、スイッチング素子とインダクタンス成分を有する素子との接続点に接続され、所定の共振周波数で振動する信号が加えられるとその周波数特性に応じた電圧を出力する。

ここで示したように、圧電トランス１０１を動作させるために、電界効果トランジスタ１１１やオペアンプ１０９、電圧制御発振器（ＶＣＯ）１１０など複数の半導体部品が使用される。また、画像形成装置などに使われる圧電トランス式の高圧電源装置１００では、１枚のプリント配線基板に複数の高圧生成回路が形成される場合が多く、その配線レイアウトは非常に複雑になることが多い。

圧電トランス１０１として用いる圧電素子は、高温で焼き固めた多結晶の強誘電体に数百度の温度を加えつつ直流強電界を加え、強誘電体内部の電気双極子を一定方向に揃えることにより製造される。強誘電性の性質により、電界を取り去った後も双極子モーメントが残るので、常温では大きな圧電性を持つことになる。

図１１に示した圧電トランス１０１の構造は一例であり、他の構造の圧電素子であってもよい。圧電セラミック素体５０６には、一次側電極５０７及び二次側電極５０８が銀ペーストにより蒸着されている。一次側電極５０７及び二次側電極５０８は金属製の一次側の端子５０４Ａと二次側の端子５０４Ｂに各々金糸線を用いて接続されてており、これらの接続部は半田を介して導通している。プリント配線基板は、一般的に用いられる単層の紙フェノール基板を例にとって説明する。紙フェノール基板は、紙フェノール樹脂板６０１の表面に配線としての銅箔６０２とレジスト６０３とを有する。銅箔６０２とレジスト６０３により形成された層をソルダーレジスト層と呼ぶ。紙フェノール基板のうち部品端子と配線部とを接続する接続部分は、孔が開けられている。孔の周囲には、半田付けを可能とするために、半田付けランド６０４を形成する。半田付けランド６０４は、レジスト６０３をエッチングで剥ぎ取り、銅箔６０２を露出させることで形成される。

図１２（Ａ）、図１２（Ｂ）には圧電トランス１０１の一次側の端子５０４Ａが示されている。先に説明したように、半田フロー槽に圧電トランス１０１を搭載したプリント配線基板を搬送させる際に、予備加熱工程のヒータ及び半田フロー槽の半田噴流の熱で圧電セラミック素体５０６が熱せられる。熱を加えられた圧電セラミック素体５０６の一次側電極５０７及び二次側電極５０８には、焦電効果により電荷が発生する。すなわち、一次側の端子５０４Ａ及び二次側の端子５０４Ｂに電圧が発生する。焦電効果とは、結晶を加熱もしくは冷却すると電気分極する現象のことである。圧電素子などの焦電体は温度変化があると自発分極を起こすが、温度変化がないと分極は中和する。この分極を起こすと素子の両端に取り付けられた電極に内部に蓄えられた電荷が発生する。

一次側の端子５０４Ａと半田付けランド６０４と間にギャップ（以下、放電ギャップ）が存在すると、焦電効果により発生する高電圧が火花放電６１４となってギャップを伝達する。すなわち、半田付けランド６０４及び銅箔６０２に電荷が移動し、一次側の端子５０４Ａと半田付けランド６０４との間の電位が急激に変動する。

図１３によれば、一次側の端子５０４Ａからの放電の特性７０１と二次側の端子５０４Ｂからの放電の特性７０２は、どちらも放電ギャップが長いほど放電電圧の絶対値は高くなる傾向にある。なお、圧電セラミック素体５０６の分極過程における電圧印加極性に依存して放電電圧の極性は異なる。ここでは一例として、圧電トランス１０１には、一次側の端子５０４Ａからの放電電圧を正極性、二次側の端子５０４からの放電電圧を負極性となるものを使用している。

図１４によれば、プリント配線基板２１０の所定位置には、圧電トランス１０１Ａ、１０１Ｂ、半導体部品である電界効果トランジスタ１１１Ａ、１１１Ｂ、インダクタ１１２Ａ、１１２Ｂが予め自動嵌挿機もしくは手嵌挿により搭載されている。半田フロー実装工程において、プリント配線基板２１０は、矢印２１１が示す進行方向に搬送される。プリント配線基板２１０は、まず、ヒータ７０３によって予備加熱され、その後、半田フロー槽４０２の半田噴流４０１を通過する。これにより半田付けが実行される。

圧電トランス１０１Ａ、１０１Ｂに基準電位を付与するパターンと電界効果トランジスタ１１１Ａ、１１１Ｂのソース端子のパターンは、プリント配線基板２１０上で配線２０２を介して接続され、共通電位となっているものとする。

回路ブロック２０１Ａに属する圧電トランス１０１Ａ及びインダクタ１１２Ａは、既に半田噴流４０１を通過し、半田付け２０６が完了しているものとする。また、回路ブロック２０１Ａに属する電界効果トランジスタ１１１Ａと、回路ブロック２０１Ｂに属するインダクタ１１２Ｂは半田噴流４０１を通過中であるものとする。さらに、回路ブロック２０１Ｂに属する圧電トランス１０１Ａ及び電界効果トランジスタ１１１Ｂは、半田噴流前の予備加熱過程にあるものとする。

予備加熱過程にある圧電トランス１０１Ｂがヒータ７０３からの熱風ＨＡで急激に温められると、焦電効果により、まだ半田付けされていない状態の圧電トランス１０１Ｂの端子からランドに対して火花放電２０３が発生する。火花放電２０３の電荷（放電電流）は、半田噴流４０１を通過中のインダクタ１１２Ｂの端子及びランドに伝達する。さらに、火花放電２０３による電荷は、半田噴流４０１を通過中の電界効果トランジスタ１１１Ａのゲート端子に半田噴流４０１を介して矢印Ｆに沿って伝達する。電界効果トランジスタ１１１Ａを通過した電荷は、配線２０２を介して伝達し、火花放電２０５となり、圧電トランス１０１Ｂの基準端子に戻る。以上が放電により圧電トランス１０１Ｂから飛び出した電荷が移動するルート（放電経路）である。電界効果トランジスタ１１１Ａにおいては、プリント配線基板２１０の基準電位に接続したソース端子に対してゲート端子の電位が急激に持ち上がる。よって、この電位がゲート端子の静電耐圧を越えると、圧電トランス１０１Ｂが静電耐圧破壊に至る。

図１５によれば、プリント配線基板２１０には、圧電トランス１０１と、半導体部品１１９と、圧電トランス１０１の二次側ランドと配線で接続された整流用のダイオード１０３とが予め自動嵌挿機もしくは手嵌挿により搭載されている。半導体部品１１９は、例えば、ＶＣＯ回路やオペアンプ、またはそれを組み合わせたＩＣなどである。半田フロー槽４０２では、基板進行方向（矢印２１１が示す方向）に搬送され、半田噴流４０１を通過することで半田付けされる。図１５に示した状態では、圧電トランス１０１が予備加熱過程にあって半田噴流４０１に達していないものとする。圧電トランス１０１に基準電位を付与するパターンと半導体部品１１９に基準電位を付与するパターンは、プリント配線基板２１０上で配線２０２を介して接続され、共通電位となっている。

予備加熱過程にある圧電トランス１０１がヒータ或いは半田噴流４０１の熱で急激に温められると、焦電効果により、未半田状態の圧電トランス１０１の二次側の端子からランドに対して火花放電２０３が発生する。火花放電２０３による電荷は半田噴流４０１を通過中の整流用のダイオード１０３の端子及びランドに伝達する。さらに、半田噴流４０１を通過中の半導体部品１１９の端子に半田噴流４０１を介して矢印Ｆのように伝達する。半導体部品１１９を通過した電荷は、配線２０２を介して、火花放電２０５となる。火花放電２０５は、圧電トランス１０１の一次側基準端子に戻る。

以上のようなモデルでも、放電により圧電トランス１０１から飛び出した電荷が移動するルートが説明できる。このような放電過程においても、半導体部品１１９の端子の電位が基準電位に対して急激に持ち上がる。そして、この電位が端子の静電耐圧を越えることにより、半導体部品１１９は破壊に至る。

図１４及び図１５で説明したように、半田フロー槽の半田噴流４０１は、プリント配線基板２１０の進行方向（矢印２１１が示す方向）に対して垂直に配置されている。よって、圧電トランス１０１の端子用の半田付けランドと半導体部品とが直接パターンで繋がっていなくても、この半田噴流４０１を介して接続される可能性がある。また、一般的に半田フロー槽は、アースに対して接地されており、半田噴流４０１も大局的に見ればアースに接地されていると考えられる。しかし、半田フロー槽４０２を通過中のプリント配線基板２１０の基準電位は、直接アースに接地するかもしくは半田フロー槽４０２に接触させない限り、フロート状態である。このため、焦電効果により圧電トランス１０１から放電は発生すると、放電先のパターンもしくは電位がアースに対してはフロート状態であるため、よりインピーダンスの低いパターンもしくは部品端子を介して放電電流が流れることになる。

焦電効果による放電が原因となる半導体部品１１９の破壊を防止する方法としては、例えば、次の２つの方法が考えられる。１つ目の方法は、圧電トランス１０１以外の部品をまず半田付けしておいて、圧電トランス１０１を後付けで人手により半田付けする方法である。２つ目の方法は、半田実装時に圧電トランス１０１の端子間（電極間）を導電性部材によって短絡し、接触放電経路を作る方法である。

前者は、複数個の圧電トランス１０１が１枚のプリント配線基板２１０に搭載されるような大型な高圧電源装置などに対しては、人手と時間が懸かるため実装コストが高くなるというデメリットがある。後者であれば、人手に頼らないメリットがある。後者の方法においては、圧電トランス１０１の端子間を高温環境下で繰返し短絡するための耐熱性及び耐久性に優れた導電性部材があれば、実現可能であろう。しかし、この導電性部材が実装中に脱落したり、接触不良を起こしたりすると、放電から半導体部品１１９を十分に保護できなくなるおそれがある。よって、後者の方法も十分とはいえない。そこで、以下で説明する実施形態では、安価かつ簡単な方法で半導体部品を放電から保護可能な電子装置の製造方法について提案する。

［実施形態１］
本発明は、圧電素子と半導体部品とを搭載するプリント配線基板を備えた電子装置であれば適用できるため、高圧電源装置である必要はない。また、本発明は、正電圧又は負電圧どちらを出力する高圧電源装置に対しても有効である。ここでは一例として、正電圧を出力する高圧電源装置について説明する。

図１に示された圧電トランス１０１Ａ、１０１Ｂ及び１０１Ｃ、並びに、半導体部品１１９Ａ、１１９Ｂ及び１１９Ｃは、それぞれ異なる回路ブロックを形成するための回路部品である。例えば、圧電トランス１０１Ａと半導体部品１１９Ａが必ずしも同一の回路ブロックを形成するものではない。本実施形態では、圧電トランス１０１Ａ、１０１Ｂ、１０１Ｃと半導体部品１１９Ａ、１１９Ｂ、１１９Ｃを、半田実装工程におけるプリント配線基板２１０の進行方向（矢印２１１が示す方向）に対して並行するように配置している。すなわち、半田付け工程におけるプリント配線基板２１０の進行方向に対して半導体部品１１９Ａと圧電トランス１０１Ａとを結ぶ直線Ｅが略直交するように、半導体部品１１９Ａと圧電トランス１０１Ａとがプリント配線基板２１０に配置されている。すなわち、進行方向と直線Ｅとがなす角度β≒９０度である。半導体部品１１９Ｂと圧電トランス１０１Ｂも同様である。さらに、半導体部品１１９Ｃと圧電トランス１０１Ｃも同様である。

さらに、圧電トランス１０１Ａ、１０１Ｂ、１０１Ｃと半導体部品１１９Ａ、１１９Ｂ、１１９Ｃの間に、圧電トランス１０１Ａ、１０１Ｂ、１０１Ｃへ基準電位を付与するための基準電位パターン３０２が配置されている。基準電位パターン３０２のレジストを剥いで一部の配線部を露出させることで、露出した配線部を半田付けランド３０１Ａ、３０１Ｂ及び３０１Ｃとしている。半田フロー槽の半田噴流４０１を通過する際に、圧電トランス１０１Ａ、１０１Ｂ、１０１Ｃの各端子に対して半導体部品１１９Ａ、１１９Ｂ、１１９Ｃへの電荷の移動を抑制するように、半田付けランド３０１Ａ、３０１Ｂ、３０１Ｃを配置している。圧電トランスの基準電位パターン３０２は、接地ラインにつながるるものとする。

例えば、圧電トランス１０１Ｂの端子から発生した火花放電２０３は、半田フロー槽の半田噴流４０１を介して圧電トランス１０１Ｂの基準電位パターン３０２に接続された半田付けランド３０１Ｂに飛び込む。その後、火花放電２０３に起因した電荷は、圧電トランス１０１Ｂの基準端子へ火花放電２０５となって帰還する。このように、放電電流の放電経路を、圧電トランス１０１Ｂと、半田噴流４０１と、半田付けランド３０１Ｂと、基準電位パターン３０２とによって形成した。とりわけ、半田付けランド３０１Ｂが半導体部品１１９Ｂと圧電トランス１０１Ｂとの間に設けられているので、放電電流が半導体部品１１９Ｂへと通電することを抑制できる。

更に、プリント配線基盤２１０に部品を接続する部位のランド形状について、図２（Ａ）及び図２（Ｂ）に示されたランド形状を採用することにより、端子５０４からの放電方向を規制することが可能となる。例えば、ドーナツ状のレジスト６０３のうち右半分を剥いで配線部の銅箔６０２を露出させて半田付けランド６０４を形成すると、端子５０４と半田付けランド６０４の最も接近する箇所において放電経路が形成される。プリント配線基板２１０の進行方向（矢印２１１が示す方向）において端子５０４よりも後方側にランド６０４を配置すると、放電タイミングよりも放電先が半田付けされるタイミングを遅らせられることができる。

以上説明したように、半導体部品と圧電素子との間に、基準電位パターンと接続された半田付けランドを設けることで、圧電素子と、ランドと、基準電位パターンと、半田噴流とによって放電経路が形成される。よって、半田噴流を用いる半田付け工程において焦電効果によって圧電素子に発生する放電電流を放電経路へと逃がすこができる。これにより、安価かつ簡単な方法で半導体部品を放電から保護することが可能となる。半導体部品の破壊確率を減少させることができるため、高圧電源装置などの電子装置の歩留まりを改善できる。

基準電位パターン３０２として、プリント配線基板２１０上において広範囲に配置される圧電トランスもしくは半導体部品の接地パターンまたは半導体部品の電源電圧パターンを用いてもよい。この場合、比較的に容易なパターン設計で、放電経路の一部を形成する基準電位パターン３０２を実現できる。

本実施形態では圧電トランスの一次側の端子からの放電発生モデルを用いて説明したが、圧電トランスの二次側の端子からの放電に対しても本発明は有効である。このことは後述する実施形態についても同様である。本実施形態は、プリント配線基板２１０上に３つの圧電トランスと３つの半導体部品とが搭載されるモデルで説明した。しかし、少なくとも１つの圧電トランスと少なくとも１つの半導体部品が存在するプリント配線基板であれば、本実施形態と同様の効果が奏される。

［実施形態２］
実施形態１では半田付けランド３０１Ａ、３０１Ｂ及び３０１Ｃを半導体部品と圧電素子との間に設けることで、半導体部品を放電から保護するものであった。実施形態２では、半田付けランド３０１Ａ、３０１Ｂ及び３０１Ｃに代えて、半田付け可能パターンを採用する。

図３に示された半田付け可能パターン３０３は、基準電位パターン３０２の配線部を露出させた形成された一種のランドである。一本または複数本の半田付け可能パターン３０３が、半田実装時の基板進行方向（矢印２１１が示す方向）に対して概ね平行となるように、配置される。すなわち、放電経路の一部を形成するランドとして、基準電位パターンの一部であり、半田付け工程におけるプリント配線基板の進行方向に沿って延在した半田付け可能パターン３０３が採用されている。図３には、説明の簡潔化のために、一本の半田付け可能パターン３０３が示されている。なお、基準電位パターン３０２は、圧電トランス１０１Ｂに基準電位を付与するパターンであってもよいし、半導体部品１１９Ｂに基準電位を付与するパターンであってもよい。

このように、半導体部品と圧電素子との間に、基準電位パターンと接続された半田付け可能パターン３０３を設けることで、圧電素子と、半田付け可能パターン３０３と、基準電位パターン３０２と、半田噴流４０１とによって放電経路が形成される。よって、実施形態２でも、実施形態１と同様の効果が得られる。さらに、実施形態２では、半田付け可能パターン３０３は所定の面積をもって延在しているため、実施形態１と比較して、半田噴流４０１の不連続な凹凸に対しても、安定して接触することができる。よって、実施形態２では、半導体部品の保護の信頼性が向上するといえよう。

［実施形態３］
実施形態１及び２に対する図４に示された実施形態３の主たる相違点は、半田付け工程において半田ブリッジが発生しないように、半導体部品の端部に設ける半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃを放電経路として採用したことである。なお、半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃは、捨てランドまたは捨てパッドなどと呼ばれることがある。半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃは、半導体部品に基準電位を付与する接地ラインや電源ラインに接続されている。なお、半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃは、レジスト６０３を剥いで配線部の銅箔６０２を露出させることで形成されている。

このように半導体部品と圧電素子との間に、基準電位パターンと接続された半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃを設ける。これにより、圧電素子と、半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃと、基準電位パターン３０２と、半田噴流４０１とによって放電経路が形成される。

よって、実施形態３によって、実施形態１及び２と同様の効果が得られる。さらに、実施形態３によれば、半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃの形状を、保護対象の半導体部品を囲むような形状とすると、さらに高い保護効果が得られるであろう。もちろん、実施形態３の、半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃを、実施形態１や実施形態２と組み合わせてもよい。この場合、さらに高い保護効果が得られるであろう。

さらに、小型のプリント配線基板などでは、実施形態１や２のようなランドないしはパターンを配置することが、レイアウト上、困難なケースがある。実施形態３における半田ブリッジ防止パターン３０４Ａ、３０４Ｂ、３０４Ｃは、小型のプリント配線基板などでも形成できるため、有利であろう。

［実施形態４］
本発明は、正電圧又は負電圧どちら出力する高圧電源装置に対しても有効であるが、ここでは一例として、正電圧を出力する高圧電源装置について説明する。また、焦電効果による電圧の発生する端子は二次側の端子とし、発生する電圧の極性は負極性として説明する。

図５に示された実施形態４では、半田付け工程におけるプリント配線基板２１０の進行方向（矢印２１１が示す方向）において、半導体部品１１９が圧電トランス１０１よりも前方に配置されている。さらに、圧電トランス１０１の端子ランドから進行方向において前方に向かって整流用のダイオード１０３の端子などに延伸する延伸パターン５０１が配線されている。なお、圧電トランス１０１の端子ランドから進行方向の略反対側に向かって延伸した延伸パターン５０２によって、圧電トランス１０１の端子ランドとダイオード１０２の一端が接続されている。ダイオード１０２の他端は基準電位パターン３０２に接続されている。また、実施形態４では、圧電トランス１０１と半導体部品１１９との間に、圧電トランス１０１または半導体部品１１９に基準電位を付与する基準電位パターン３０２が配置されている。さらに、基準電位パターン３０２の一部のレジストを剥いで配線部を露出させることで、半田付けランド３０１が形成されている。

圧電トランス１０１の焦電効果により発生した火花放電２０３（ここでは負極性であるので、放電電流は圧電トランス１０１に向かう方向に進む）は、延伸パターン５０１及び半田噴流４０１を介して基準電位パターン３０２に飛び込む。火花放電２０３に起因した電荷は、火花放電２０４となって、圧電トランス１０１の別の端子へと帰還する。このように、圧電トランス１０１と、延伸パターン５０１と、半田付けランド３０１と、基準電位パターン３０２と、半田噴流４０１とによって放電経路が形成される。よって、放電電流が半導体部品１１９へは流れないようになる。圧電トランス１０１に基準電位を付与する基準電位パターン３０２は、接地ラインであってもよいし、電源ラインであってもよい。

このように、圧電トランス１０１の端子ランドから接続部品に延伸した延伸パターン５０１が、プリント配線基板２１０の進行方向において半導体部品１１９と並行するように配置される。さらに、延伸パターン５０１と半導体部品１１９との間に基準電位パターン３０２を配置する。これにより、半導体部品１１９が圧電トランス１０１の放電から保護される。すなわち、実施形態４においても実施形態１や２と同様の効果が奏される。

本実施形態では圧電トランス１０１の二次側の端子からの放電発生モデルを用いて説明したが、圧電トランス１０１の一次側の端子からの放電に対しても本実施形態は有効である。また、負極性の放電モデルを用いて説明したが、正極性の放電モデルにも本実施形態は適用可能である。

［実施形態５］
図６に示された実施形態５において実施形態４と重複する内容の説明は省略する。実施形態５において特徴的な点は、圧電トランス１０１の端子ランドから整流用のダイオード１０２、１０３などに延伸する延伸パターン５０２の延伸方向と、進行方向（矢印２１１が示す方向）とがなす角度αが９０度を超えている（α＞９０度）。進行方向に対して直交し、かつ、圧電トランス１０１の端子ランドを通る破線Ｇよりも後方に、延伸パターン５０２が配置されている。

圧電トランス１０１に基準電位（ここでは接地電位）を付与する基準電位パターン３０２と半導体部品１１９の接地端子のパターンは、プリント配線基板２１０の配線部を介して接続され、共通電位となっている。図６において、圧電トランス１０１Ａは、半田噴流４０１に到達する直前もしくは予備加熱過程にあるものとする。半導体部品１１９は半田噴流４０１を通過中であるものとする。

半田噴流４０１の直前もしくは予備加熱過程にある圧電トランス１０１が、ヒータ（不図示）ないしは半田噴流４０１の熱により急激に温められると、焦電効果により、二次側の端子からランドに対して火花放電２０３が発生する。火花放電２０３の極性は負極性であるので、放電電流は圧電トランス１０１に向かう方向に流れる。この放電電流は、まだ半田付けされていない整流用のダイオード１０２を介して圧電トランス１０１の基準電位パターン３０２を経由して、圧電トランス１０１の一次側の端子に帰還する。その際には、圧電トランス１０１の一次側の端子において火花放電２０５が発生する。すなわち、圧電トランス１０１の二次側の端子、延伸パターン５０２、整流用のダイオード１０２、基準電位パターン３０２及び圧電トランス１０１の一次側の端子によって放電経路が形成される。よて、半導体部品１１９には放電電流が流れ込まない。

このように、実施形態５の回路構成によっても実施形態１と同様の効果が得られる。とりわけ、圧電トランス１０１の端子ランドから延伸した延伸パターン５０２を進行方向に対して９０度を超える方向となるように配線する。これにより、半田噴流４０１を介した半導体部品１１９への放電電流の飛び込みを抑制できる。複数の圧電トランスや半導体部品が複雑に配置されるプリント配線基板において、進行方向で最もプリント配線基板の先端部に近い位置に配置される圧電トランスの端子ランド及びそこから延伸する延伸パターンに関して、実施形態５は特に有効である。すなわち、放電経路の一部を形成するランドとして、圧電素子が備える複数の端子うちプリント配線基板の進行方向において最も先端に位置する端子から後方へ伸びた延伸パターン５０２を採用すると、保護効果が高まる。なお、延伸パターン５０２は、圧電素子と整流素子または駆動素子とを導通させるパターンである。整流素子または駆動素子の一端が延伸パターン５０２と接続されており、整流素子または駆動素子の他端が基準電位パターン３０２と接続されている場合、整流素子または駆動素子も放電経路の一部となる。整流素子または駆動素子は、半導体部品１１９と比較すれば静電耐圧が高いので、放電経路の一部になってもよい。なお、実施形態１ないし４のいずれか１つ以上と実施形態５と組み合わせることにより、さらに保護効果を向上させることも可能である。

［実施形態６］
本実施形態では、圧電素子の端子の形状とサイズとを、プリント配線基板に設けられ、端子が嵌挿される孔に対して、端子の側面と孔の壁面とが導通ないしは密着するような形状及びサイズとしたことを特徴とする。

図１２に示したように、圧電トランス１０１の端子５０４、５０５と半田付けランド６０４との間にギャップ（空間）がある場合（すなわちこれらが密着していない場合）、焦電効果により発生する高電圧が火花放電となってギャップ間を伝達する。気中放電や火花放電を伴う放電電流は、通常の接触放電による放電電流よりも時定数が小さく、非常に短いパルスで電荷が移動する。このため、半導体部品１１９の端子に設けられた端子保護用のダイオードや端子容量による保護が非常に困難になる。また、気中放電の場合、ギャップの長さによっても放電電圧は変化する。ギャップを短くした方が、放電先に飛び込む電圧レベルは小さくなり、静電耐圧に対するマージンは向上することになる。気中放電の発生を防いで接触放電のみとするか、または、端子とランド間のギャップを狭くして放電電圧を低下させるかしつつ、実施形態１ないし５で説明してきた保護方法を用いれば、保護品質は格段に向上する。

図７（Ａ）及び図７（Ｂ）に示す端子ランド部の構造の特徴は、端子５０４の水平断面形状が四角形状で、かつ、端子嵌挿孔７０４の水平断面形状も四角形状であり、端子嵌挿孔７０４の外壁が端子５０４の側面となす角度を不平行としている。図７（Ａ）によれば、端子嵌挿孔７０４の外壁と、端子５０４の側面となす角度は９０度となっている。これは、端子５０４のエッジ部を端子嵌挿孔７０４の外壁に密着ないしは接触させるためである。

さらに、端子嵌挿孔７０４と端子５０４の形状及びサイズを工夫することにより、密着性ないしは接触性を高めることができる。例えば、端子５０４の水平方向の断面において最長となる線分の長さを、端子５０４を端子嵌挿孔７０４に挿入する前における端子嵌挿孔７０４の水平方向の断面において最短となる線分の長さよりも長くする。このような形状及びサイズとすることで、端子５０４を端子嵌挿孔７０４に嵌挿する際に、端子５０４のエッジ部が端子嵌挿孔７０４の壁面を削りながら嵌挿されることになる。これは、端子５０４のエッジ部を端子嵌挿孔７０４の外壁に密着ないしは接触させるための一手法となる。このようにして、銅箔６０２の露出部（ランド６０４）の端部と端子５０４との間のギャップを無くすもしくは短縮することができる。

図８（Ａ）及び図８（Ｂ）が示すように、矩形の端子５０４に代えて水平方向の断面形状がＬ字形状の端子５０５が採用されている。水平方向は、プリント配線基板２１０の表面と平行な方向である。端子の断面形状をＬ字形状とすることで、端子５０５の側面方向に弾性を少なからず持たせることができる。また、端子５０５が端子嵌挿孔７０４に嵌挿された状態において、端子５０５は端子嵌挿孔７０４の壁面に弾性を持って突き当たる。よって、銅箔６０２の露出部の端部と端子５０５の側面との間におけるギャップを無くすもしくは短縮することができる。特に、端子５０５の素材として弾性の高いステンレス鋼（ＳＵＳ）やリン青銅などの金属を用いれば、よりギャップの短縮効果は大きくなるであろう。

図９（Ａ）及び図９（Ｂ）が示す端子ランド部の特徴は、端子５０４と端子嵌挿孔７０４の間に、端子５０４と端子嵌挿孔７０４とを導通させるための導電性部材９０１を設けたことである。導電性部材９０１は、金属や導電性ゴム、導電性接着剤などであり、端子嵌挿孔７０４の壁面に設けられている。導電性部材９０１によって、端子５０４と、ランド６０４及び銅箔６０２とが導通するため、ギャップを無くすもしくは短縮することが可能となる。

以上のように、実施形態６では、端子５０４、５０５と端子嵌挿孔７０４の形状やサイズなどを工夫したり、導電性部材９０１を追加したりすることで、端子とランド６０４間の放電ギャップを無くすもしくは短縮することができる。その結果、放電先への印加電圧を低下させることが可能となり、半導体部品１１９の保護効果高まることになる。もちろん、実施形態１ないし実施形態５の１つ以上と、実施形態６とを組み合わせれば、より高い保護効果が得られるであろう。

［他の実施形態］
最後に、電子装置の製造方法について言及する。まず、プリント配線基板２１０のソルダーレジスト層から配線部を露出させることで、半導体部品１１９と圧電トランス１０１との間に基準電位パターン３０２に接続されたランドを形成する。次に、プリント配線基板２１０に半導体部品１１９と圧電トランス１０１とを搭載する。さらに、半導体部品１１９と圧電トランス１０１とを搭載したプリント配線基板２１０を所定方向（矢印２１１が示す方向）に移動させながらプリント配線基板２１０に半田噴流４０１を接触させる。焦電効果によって圧電トランス１０１に発生する放電電流は、圧電トランス１０１と、ランドと、基準電位パターン３０２とによって形成される放電経路に流れる。よって、半導体部品１１９には放電電流が流れ難くなる。なお、放電経路には、半田噴流４０１が含まれてもよい。

Claims (31)

1. 電子装置であって、
   電子部品と圧電素子を備えた回路基板と、
   前記回路基板上に設けられ、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
   前記回路基板上に設けられ、前記基準電位パターンと接続されたランドと
   を備え、
   前記ランドは、前記回路基板上で前記電子部品と前記圧電素子との間に配置されており、前記圧電素子は、前記回路基板上に前記電子部品と前記圧電素子とが実装される際に前記回路基板が搬送される搬送方向において、前記ランドが配置された位置に対して上流側に配置されていることを特徴する電子装置。
2. 前記ランドを形成するために、前記基準電位パターンのレジストが一部分で除去されていることを特徴とする請求項１に記載の電子装置。
3. 前記電子部品および前記圧電素子を前記回路基板上に実装するための半田噴流を用いる半田付け工程において、焦電効果によって前記圧電素子に発生する放電電流を、前記ランドと前記基準電位パターンによって形成される放電経路に通電させることを特徴とする請求項１に記載の電子装置。
4. 前記回路基板の搬送方向に対して前記電子部品と前記圧電素子とを結ぶ直線が略直交するように、前記電子部品と前記圧電素子とが前記回路基板上に配置されていることを特徴とする請求項３に記載の電子装置。
5. 前記ランドは、前記基準電位パターンの一部のパターンであって、前記回路基板の搬送方向に沿って延在したパターンを備えることを特徴とする請求項１に記載の電子装置。
6. 前記ランドは、前記電子部品の周囲に設けられた、半田のブリッジを防止するためのランドであることを特徴とする請求項１に記載の電子装置。
7. 前記圧電素子が備える端子から、前記回路基板の搬送方向において前方に延伸し、前記放電経路の一部を形成する延伸パターンをさらに備えることを特徴とする請求項３に記載の電子装置。
8. 前記ランドは、前記圧電素子が備える複数の端子のうち前記回路基板の搬送方向において最も先端に位置する端子から後方へ伸びた延伸パターンであることを特徴とする請求項１に記載の電子装置。
9. 前記延伸パターンは、前記圧電素子と整流素子または駆動素子とを導通させるパターンであることを特徴とする請求項８に記載の電子装置。
10. 前記圧電素子の端子の形状とサイズとを、前記回路基板に設けられ、該端子が嵌挿される孔に対して、該端子の側面と該孔の壁面とが導通ないしは密着するような形状およびサイズとしたことを特徴とする請求項１に記載の電子装置。
11. 前記端子の水平方向の断面において最長となる線分の長さは、該端子を前記孔に嵌挿する前における該孔の水平方向の断面において最短となる線分の長さよりも長いことを特徴とする請求項１０に記載の電子装置。
12. 前記端子の水平方向の断面形状をＬ字形状としたことを特徴とする請求項１０に記載の電子装置。
13. 前記端子と前記孔との間に、前記端子と前記孔とを導通させるための導電性部材を設けたことを特徴とする請求項１０に記載の電子装置。
14. 電子装置であって、
    電子部品と圧電素子を備えた回路基板と、
    前記回路基板上に設けられて、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
    前記回路基板上において前記基準電位パターンに接続されており、前記圧電素子が備える複数の端子のうち、前記回路基板上に前記電子部品と前記圧電素子とが実装される際に前記回路基板が搬送される搬送方向において最下流側の端子から、前記搬送方向に伸びた延伸パターンと
    を備えることを特徴とする電子装置。
15. 前記電子部品および前記圧電素子を前記回路基板上に実装する際に焦電効果によって前記圧電素子に発生する放電電流を、該圧電素子と、前記延伸パターンと、前記基準電位パターンとによって形成される放電経路に通電させることを特徴する請求項１４に記載の電子装置。
16. 画像形成装置に搭載される高圧電源装置であって、
    電子部品と圧電素子を備えた回路基板と、
    前記回路基板上に設けられ、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
    前記回路基板上に設けられ、前記基準電位パターンと接続されたランドと
    を備え、
    前記ランドは、前記回路基板上で前記電子部品と前記圧電素子との間に配置されており、前記圧電素子は、前記回路基板上に前記電子部品と前記圧電素子とが実装される際に前記回路基板が搬送される搬送方向において、前記ランドが配置された位置に対して上流側に配置されており、
    前記圧電素子から出力される高電圧は前記画像形成装置のプロセス部材に供給されることを特徴とする高圧電源装置。
17. 回路基板であって、
    電子部品と、
    圧電素子と、
    前記回路基板上で、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
    前記回路基板上で、前記基準電位パターンと接続されたランドと
    を備え、
    前記ランドは、前記回路基板上で前記電子部品と前記圧電素子との間に配置されており、前記圧電素子は、前記回路基板上に前記電子部品と前記圧電素子とが実装される際に前記回路基板が搬送される搬送方向において、前記ランドが配置された位置に対して上流側に配置されていることを特徴とする回路基板。
18. 前記電子部品および前記圧電素子を前記回路基板上に実装するための半田噴流を用いる半田付け工程において、焦電効果によって前記圧電素子に発生する放電電流を、前記ランドと前記基準電位パターンによって形成される放電経路に通電させることを特徴とする請求項１７に記載の回路基板。
19. 回路基板であって、
    電子部品、
    圧電素子と、
    前記回路基板上で、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
    前記回路基板上において前記基準電位パターンに接続されており、前記圧電素子が備える複数の端子のうち、前記回路基板上に前記電子部品と前記圧電素子とが実装される際に前記回路基板が搬送される搬送方向において最下流側の端子から、前記搬送方向に伸びた延伸パターンと
    を備えたことを特徴する回路基板。
20. 前記電子部品および前記圧電素子を前記回路基板上に実装する際に焦電効果によって前記圧電素子に発生する放電電流を、該圧電素子と、前記延伸パターンと、前記基準電位パターンとによって形成される放電経路に通電させることを特徴する請求項１９に記載の回路基板。
21. 前記電子部品は、前記ランドの配置された位置に対して、前記回路基板の搬送方向の下流側に配置されていることを特徴とする請求項１に記載の電子装置。
22. 前記電子部品と前記圧電素子との間にランドがさらに配置されていることを特徴とする請求項１４に記載の電子装置。
23. 前記電子部品は、前記ランドの配置された位置に対して、前記回路基板の搬送方向の下流側に配置されていることを特徴とする請求項１６に記載の高圧電源装置。
24. 前記プロセス部材は、画像をシートに転写するための転写ローラを含むことを特徴とする請求項１６に記載の高圧電源装置。
25. 前記電子部品は、前記ランドの配置された位置に対して、前記回路基板の搬送方向の下流側に配置されていることを特徴とする請求項１７に記載の回路基板。
26. 前記電子部品と前記圧電素子との間にランドがさらに配置されていることを特徴とする請求項１９に記載の回路基板。
27. 電子装置であって、
    電子部品と圧電素子とを備えた回路基板と、
    前記回路基板上に設けられ、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
    前記回路基板上に設けられ、前記基準電位パターンと接続されたランドと
    を備え、
    前記ランドは、前記電子部品と前記圧電素子との間に配置されていることを特徴とする電子装置。
28. 回路基板であって、
    電子部品と、
    圧電素子と、
    前記回路基板上に設けられ、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
    前記回路基板上に設けられ、前記基準電位パターンと接続されたランドと
    を備え、
    前記ランドは、前記電子部品と前記圧電素子との間に配置されていることを特徴とする回路基板。
29. 画像形成装置に搭載される高圧電源装置であって、
    電子部品と圧電素子とを備えた回路基板と、
    前記回路基板上に設けられ、前記電子部品および前記圧電素子の少なくとも一方に接続された基準電位パターンと、
    前記回路基板上に設けられ、前記基準電位パターンと接続されたランドと
    を備え、
    前記ランドは、前記電子部品と前記圧電素子との間に配置されていることを特徴とする高圧電源装置。
30. 電子部品と圧電素子とを回路基板に半田付けする方法であって、
    基準電位パターンと、当該基準電位パターンに接続されたランドとを有する前記回路基板に対して、前記ランドを挟んで、前記電子部品と前記圧電素子とを搭載する工程と、
    前記電子部品と前記圧電素子とを搭載した前記回路基板を半田噴流に搬送して、前記電子部品と前記圧電素子とを前記回路基板に半田付けする工程と
    を有することを特徴とする方法。
31. 前記回路基板上において、前記電子部品を、前記ランドの配置された位置に対して、前記回路基板が搬送される搬送方向の下流側に搭載する工程をさらに有することを特徴とする請求項３０に記載の方法。

Images