JP2008016582A - 電子機器用プリント基板 - Google Patents

Abstract

【課題】銅箔ベタパターンの通電容量を増大させることができる電子機器用プリント基板を提供することにある。
【解決手段】絶縁基板の少なくとも一面に通電路を形成する銅箔ベタパターン２，３が形成されている。銅箔ベタパターン２，３は、幅が狭い領域２Ａ，３Ａと幅が広い領域２Ｂ，３Ｂとを有し、銅箔ベタパターンの幅が狭い領域の長手方向の両端付近に導電板からなるジャンパ導体４，５の両端の端子部４ｂ，５ｂがそれぞれ半田付けされて、ジャンパ導体４，５が銅箔ベタパターンの幅が狭い領域に対して並列に接続されている。
【選択図】 図１

Description

本発明は、電子機器を構成する部品を取りつけるために用いるプリント基板に関するものである。

磁石式交流発電機の出力電圧を調整する短絡式のレギュレータや、モータを制御するインバータ回路など、大電流が流れる電力用の電子機器に用いるプリント基板においては、特許文献１に示されているように、プリント基板に銅箔ベタパターンを設けて、該ベタパターンにダイオード、ＭＯＳＦＥＴ、サイリスタ等の電力用半導体素子のベアチップの一面の電極を半田付けするようにしている。このように構成すると、電力用半導体素子で発生した熱を銅箔ベタパターンに伝達させて素子からの放熱を効率よく行わせることができる。また銅箔ベタパターンを通して容易に大電流を流すことができる。
特開昭６２−２５７７８６号公報

上記のように、プリント基板に銅箔ベタパターンを設けて、このベタパターンに半導体素子のベアチップの電極を半田付けするようにすると、半導体素子からの放熱を効率よく行わせるとともに、比較的大きな電流を流すことができるが、銅箔ベタパターンの電流容量はその厚みと面積とにより決まるため、電流容量の更なる増大を図ることが要請された場合には、銅箔ベタパターンの厚み及び面積を大きくする必要があり、基板が大形化するという問題が生じる。

また、基板の寸法が制限されている場合、基板に取りつける電子部品の配置との関係で、銅箔ベタパターンの幅を一定することが困難になり、銅箔ベタパターンに幅が狭い部分と、幅が広い部分とが生じることがある。このように、銅箔ベタパターンに幅が狭い部分と幅が広い部分とがあると、電流容量は、銅箔ベタパターンの幅が狭い部分により制限されるという問題があった。

本発明の目的は、基板の大形化を招くことなく、電流容量の増大を図ることができるようにした電子機器用プリント基板を提供することにある。

本発明の他の目的は、銅箔ベタパターンに幅が狭い部分と幅が広い部分とが存在する場合に、幅が狭い部分により電流容量が制限されるのを防ぐことができるようにした電子機器用プリント基板を提供することにある。

本発明は、絶縁基板の少なくとも一面に通電路を形成する銅箔ベタパターンが形成されている電子機器用プリント基板に係わるものである。銅箔ベタパターンには、通常半導体素子の所定の電極が接続され、該銅箔ベタパターンが電流の通路を構成する。
本発明においては、銅箔ベタパターンの通電容量を増大させる必要がある領域の両端付近に導電板からなるジャンパ導体の両端の端子部をそれぞれ半田付けして、銅箔ベタパターンの通電容量を増大させる必要がある領域に対して並列にジャンパ導体を接続した。

上記のように銅箔ベタパターンの通電容量を増大させる必要がある部分にジャンパ導体を並列接続すると、銅箔ベタパターンとジャンパ導体とに電流を分流させることができるため、ジャンパ導体を接続しなかった場合に比べて電流容量を増加させることができる。従って、上記のように構成すると、銅箔ベタパターンの面積を増大させなくても通電容量を増加させることができる。また上記のように構成すると、ジャンパ導体が放熱板としての役割をも果たすため、半導体素子からの放熱性を向上させることができる。

ジャンパ導体としては、例えば、銅等の良導電体からなる帯状の導電板の両端をそれぞれ同じ側に直角に折り曲げることにより形成された折り曲げ部と、導電板の両端の折り曲げ部の先端側の所要部分をそれぞれ外側に直角に（導電板の長手方向に沿う方向に）折り曲げることにより形成された端子部とを有するものを用いることができる。

銅箔ベタパターンに、幅が広い領域と幅が狭い領域とが形成されている場合には、銅箔ベタパターンの幅が狭い領域の長手方向の両端付近に導電板からなるジャンパ導体の両端の端子部をそれぞれ半田付けして、ジャンパ導体を銅箔ベタパターンの幅が狭い領域に対して並列に接続する。

本発明の好ましい態様では、ジャンパ導体の両端の端子部がそれぞれ半田付けされる領域を囲むように銅箔ベタパターンの上に半田レジストパターンが形成され、銅箔ベタパターンのほぼ全面（半田レジストパターンが形成された部分を除く）を覆うように半田メッキが施される。

上記のように、銅箔ベタパターンのほぼ全面に半田メッキを施すと、銅箔ベタパターンの見かけの厚さを厚くすることができるため、銅箔ベタパターンの電流容量を増加させることができる。

またリフロー半田法により電子部品を半田付けするとともに、半田メッキ層を形成する場合、半田メッキ層を形成する半田によりジャンパ導体の端子部が押し流されてしまい、ジャンパ導体の位置精度を出しにくいという問題が生じおそれがあるが、上記のように、ジャンパ導体の両端の端子部がそれぞれ半田付けされる領域を囲むように、半田レジストパターンを設けておいて、これらの半田レジストパターンの内側にジャンパ導体の端子部を半田付けするようにすれば、ジャンパ導体の端子部の周囲の半田が流れても、半田レジストパターンにより、その流れがジャンパ導体の端子部に触れるのを阻止することができるため、ジャンパ導体を半田付けする際にジャンパ導体が移動するのを防いで、ジャンパ導体の位置精度を高めることができる。

以上のように、本発明によれば、銅箔ベタパターンの通電容量を増大させる必要がある部分にジャンパ導体を並列接続して、銅箔ベタパターンとジャンパ導体とに電流を分流させるようにしたので、銅箔ベタパターンの面積を増大させることなく、電流容量を増加させることができるという利点が得られる。

また本発明によれば、ジャンパ導体が放熱板としての役割を果たすため、半導体素子からの放熱性を向上させることができる。

更に、本発明において、銅箔ベタパターンに、幅が広い領域と幅が狭い領域とが形成されている場合に、ジャンパ導体を銅箔ベタパターンの幅が狭い領域に対して並列に接続するようにした場合には、銅箔ベタパターンの幅が狭い領域の電流容量を増大させることができるため、銅箔ベタパターンの面積を広くすることなく、通電容量を増大させることができる。またこの場合も、ジャンパ導体が放熱板としての機能を果たすため、半導体素子からの放熱性を向上させることができる。

また本発明において、銅箔ベタパターンの全面に半田メッキを施した場合には、半田メッキによる通電容量の増大と、ジャンパ導体を接続したことによる通電容量の増大との相乗作用により通電容量のいっそうの増大を図ることができる。またこの場合、ジャンパ導体の両端の端子部がそれぞれ半田付けされる領域を囲むように、半田メッキの上に半田レジストパターンが形成されるので、ジャンパ導体の両端の端子部を半田付けする際に、半田メッキ層を形成する周囲の半田によりジャンパ導体の端子部が押し流されるのを阻止して、ジャンパ導体の端子部が移動するのを防ぐことができ、ジャンパ導体の位置精度を高めることができる。

以下図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１（Ａ）及び（Ｂ）は、それぞれ、本発明の一実施形態を示した平面図及び要部の正面図である。

図１（Ａ）及び（Ｂ）において、１は絶縁基板、２及び３は絶縁基板１の片面に形成された銅箔ベタパターンである。図示の例では、銅箔ベタパターン２及び３がそれぞれ幅が狭い領域２Ａ及び３Ａと、幅が広い領域２Ｂ及び３Ｂとを有している。絶縁基板１の他の面には、基板に実装される半導体素子などの電子部品相互間を接続するための回路パターンが形成されている。２ａ及び３ａは銅箔ベタパターン２及び３をそれぞれ基板の他の面の回路パターンに接続するために、銅箔ベタパターン２及び３の幅が狭い領域２Ａ及び３Ａに形成されたスルーホールである。絶縁基板１と、銅箔ベタパターン２及び３と、基板１の他の面に形成された図示しない回路パターンとにより電子機器用プリント基板ＰＢが構成されている。

銅箔ベタパターン２及び３には、整流回路、短絡式レギュレータ回路、インバータ回路などの電力用回路（大電流が流れる回路）を構成する半導体素子の１つの電極が接続される。例えば、図３に示すように、カソードが共通接続されたダイオードＤｕないしＤｗと、これらのダイオードのアノードにそれぞれカソードが接続されると共にアノードが共通接続されたダイオードＤｘないしＤｚとを備えて、ダイオードＤｕないしＤｗのアノードとダイオードＤｘないしＤｚのカソードとの接続点からそれぞれ三相の交流入力端子ｔuないしｔwを引出し、ダイオードＤｕないしＤｗのカソードの共通接続点及びダイオードＤｘないしＤｚのアノードの共通接続点からそれぞれプラス側及びマイナス側の直流出力端子ｔa及びｔbを引き出した三相Ｈブリッジ型の全波整流回路を構成する場合には、銅箔ベタパターン２の幅が広い領域２ＢにダイオードＤｕないしＤｗのベアチップの片面に形成されたカソード電極が半田付けされ、銅箔ベタパターン３の幅が広い領域３ＢにダイオードＤｘないしＤｚのベアチップの片面に形成されたカソード電極が半田付けされる。また銅箔ベタパターン２及び３がスルーホール２ａ及び３ａを通して基板の他面側に接続された直流出力端子（図示せず。）に接続される。

この場合、整流回路の通電容量は、銅箔ベタパターン２及び３の幅が狭い領域２Ａ及び３Ａの通電容量により制限される。そこで、本発明においては、十分な厚さを有する銅等の良導電体からなる導電板により形成されたジャンパ導体４及び５をそれぞれ銅箔ベタパターン２及び３の幅が狭い領域２Ａ及び３Ａに並列接続する。ジャンパ導体４は帯状の導電板の両端に折り曲げ加工を施したものからなっていて、帯状導電板の両端をそれぞれ同じ側に直角に折り曲げることにより形成された折り曲げ部４ａ，４ａと、導電板の両端の折り曲げ部４ａ，４ａの先端側の所要部分をそれぞれ外側に直角に（導電板の長手方向に沿う方向に）折り曲げることにより形成された端子部４ｂ，４ｂとを一体に有している。同様に、ジャンパ導体５も帯状の導電板の両端を折り曲げ加工したものからなっていて、その両端に折り曲げ部５ａ，５ａと端子部５ｂ，５ｂとを有している。

ジャンパ導体４は、その両端の端子部４ｂ，４ｂをそれぞれ銅箔ベタパターン２の幅が狭い領域２Ａの両端付近に半田付けすることにより、幅が狭い領域２Ａに対して並列に接続されている。またジャンパ導体５は、その両端の端子部５ｂ，５ｂをそれぞれ銅箔ベタパターン３の幅が狭い領域３Ａの両端付近に半田付けすることにより、幅が狭い領域３Ａに対して並列に接続されている。

絶縁基板１の銅箔ベタパターン２及び３が形成された面には、必要に応じて更に他のパターンが形成される。

上記のように、銅箔ベタパターン２及び３に、幅が広い領域と幅が狭い領域とが形成されている場合に、ジャンパ導体４及び５を銅箔ベタパターン２及び３の幅が狭い領域２Ａ及び３Ａに対して並列に接続するようにした場合には、銅箔ベタパターンの幅が狭い領域の電流容量を増大させることができるため、銅箔ベタパターンの面積を広くすることなく、プリント基板上に形成される回路の通電容量を増大させることができる。またこの場合、ジャンパ導体４及び５が放熱板としての機能をも果たすため、半導体素子からの放熱性を向上させることができる。

図２は本発明の他の実施形態の要部を示したもので、この例では、絶縁基板１の片面に形成された銅箔ベタパターン２及び３の全面を覆うように半田メッキ層２００及び３００が形成されている。この場合も、銅箔ベタパターンの通電容量を増加させる必要がある部分に対して並列にジャンパ導体が接続される。ジャンパ導体は、銅箔ベタパターンの通電容量を増大させる必要がある領域の長手方向の両端付近に導電板からなるジャンパ導体の両端の端子部をそれぞれ半田付けすることにより、銅箔ベタパターンの通電容量を増大させる必要がある領域に対して並列に接続される。

半田メッキ層２００及び３００は、銅箔ベタパターン２及び３のほぼ全面（レジストパターンが形成される部分を除く全面）に半田ペーストを施しておいて、リフロー半田法により基板に半導体チップ等の電子部品及びジャンパ導体を半田付けする際に、同時に形成される。

銅箔ベタパターンの全面に半田メッキ層を形成する場合には、半田メッキ層を形成する半田が溶融して流動し、この半田の流れがジャンパ導体の端子部を押し流すおそれがあるため、ジャンパ導体の位置精度が悪くなるおそれがある。そこで、本発明においては、ジャンパ導体の両端の端子部がそれぞれ半田付けされる領域を囲むように、銅箔ベタパターンの上に半田レジストパターンを設けておいて、これらの半田レジストパターンの内側にジャンパ導体の端子部を半田付けする。

図２には、銅箔ベタパターン２のジャンパ導体４の両端の端子部４ｂ，４ｂ（図２には図示せず。）が半田付けされる領域を囲むように、銅箔ベタパターンの上に半田レジストパターン７，７が形成され、これらの半田レジストパターンの内側にジャンパ導体４の両端の端子部４ｂ，４ｂが半田付けされる。同様に、銅箔ベタパターン３側にも半田レジストパターン８，８が形成され、半田レジストパターン８，８の内側にジャンパ導体５の両端の端子部５ｂ，５ｂ（図２には図示せず。）が半田付けされる。

上記のように構成すると、ジャンパ導体の端子部の周囲の半田が溶融して流れても、半田レジストパターンにより、その流れがジャンパ導体の端子部に触れるのを阻止することができるため、ジャンパ導体を半田付けする際にジャンパ導体が移動するのを防いで、ジャンパ導体の位置精度を高めることができる。

図２には図示してないが、銅箔ベタパターンに半導体チップが半田付けされる場合には、半導体チップが半田付けされる部分を囲むように半田レジストパターンを形成しておくのが好ましい。

上記の例では、銅箔ベタパターンに幅が狭い領域と幅が広い領域とが設けられているが、これらの領域が設けられていない場合、例えば銅箔ベタパターンが帯状または矩形状に形成されている場合でも、銅箔ベタパターンの特定の部分の通電容量を増大させる必要がある場合には、その部分に対して並列にジャンパ導体を接続することにより、通電容量を増大させることができる。

（Ａ）及び（Ｂ）はそれぞれ本発明の一実施形態を示した平面図及び正面図である。 本発明の他の実施形態の要部を示した正面図である。 図１のプリント基板上に構成する回路の一例を示した回路図である。

符号の説明

１ 絶縁基板
２ 銅箔ベタパターン
２００ 半田メッキ層
３ 銅箔ベタパターン
３００ 半田メッキ層
４ ジャンパ導体
４ｂ 端子部
５ ジャンパ導体
５ｂ 端子部

Claims (3)

1. 絶縁基板の少なくとも一面に通電路を形成する銅箔ベタパターンが形成されている電子機器用プリント基板において、
   前記銅箔ベタパターンの通電容量を増大させる必要がある領域の両端付近に導電板からなるジャンパ導体の両端の端子部がそれぞれ半田付けされて、前記ジャンパ導体が前記銅箔ベタパターンの通電容量を増大させる必要がある領域に対して並列に接続されていることを特徴とする電子機器用プリント基板。
2. 絶縁基板の少なくとも一面に通電路を形成する銅箔ベタパターンが形成されている電子機器用プリント基板において、
   前記銅箔ベタパターンは、幅が広い領域と幅が狭い領域とを有し、
   前記銅箔ベタパターンの幅が狭い領域の長手方向の両端付近に導電板からなるジャンパ導体の両端の端子部がそれぞれ半田付けされて、前記ジャンパ導体が前記銅箔ベタパターンの幅が狭い領域に対して並列に接続されていることを特徴とする電子機器用プリント基板。
3. 前記ジャンパ導体の両端の端子部がそれぞれ半田付けされる領域を囲むように、前記銅箔ベタパターンの上に半田レジストパターンが形成され、
   前記銅箔ベタパターンのほぼ全面を覆うように半田メッキが施されていることを特徴とする請求項１または２に記載の電子機器用プリント基板。
   

Images