JP2015122933A - 電源供給装置及び複合電子部品並びにその実装基板 - Google Patents

Abstract

【課題】本発明は、電源供給装置、上記電源供給装置に備えられる複合電子部品及びその実装基板に関する。【解決手段】本発明は、入力電源を整流及び平滑して定電源を供給する定電源供給部と、上記定電源供給部の出力側に接続されたトランスと、上記トランスの一次巻線に連結されて上記トランスの一次巻線に流れる電流を制御する制御部とを備えた電源供給装置において、上記トランスの一次巻線の一端に連結される第１端子と、第１端面が上記第１端子と接し、上記トランスの一次巻線に発生するサージ電圧を低減させるスナバ複合体と、上記スナバ複合体の第２端面に接し、上記トランスの一次巻線の他端に連結される第２端子と、を含む電源供給装置に関する。【選択図】図５

Description

本発明は、電源供給装置、上記電源供給装置に備えられる複合電子部品及びその実装基板に関する。

電源回路内では、急激な電流変化などが発生し得る。また、部品のリード線と配線、トランスのリーケージ（ｌｅａｋａｇｅ）インダクタンスなどの回路内に分布するインピーダンス成分により、スパイクノイズというサージ電圧が発生することがある。

この場合、サージ電圧が部品に過度な電圧ストレスを与えて部品破壊を招くこともある。

従って、電源供給装置は、このような問題を解決すべく、スナバ回路を採用している。スナバ（ｓｎｕｂｂｅｒ）回路とは、スイッチング動作において、ＯＮ／ＯＦＦ瞬間に発生するサージ電圧を抑制するための回路のことである。

一方、最近の電子機器は、軽薄短小化及び高性能化への要求に伴って、電子機器のサイズを最小化しながら、様々な機能を備えることが求められている。従って、電源供給装置内に備えられるスナバ回路も、このようなニーズに合わせて小型化が必要である。

日本公開特許ＪＰ１９９４−３０２４７０ 日本公開特許ＪＰ１９９９−０２６２９２

本明細書は、部品の実装面積を減少させることができる複合電子部品及びその実装基板を提供する。

また、本明細書では、アコースティックノイズ（Ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）の発生を抑制することができる複合電子部品及びその実装基板を提供する。

本発明の一実施形態による電源供給装置は、入力電源を整流及び平滑して定電源を供給する定電源供給部と、上記定電源供給部の出力側に接続されたトランスと、上記トランスの一次巻線に連結されて上記トランスの一次巻線に流れる電流を制御する制御部とを備えた電源供給装置において、上記トランスの一次巻線の一端に連結される第１端子と、第１端面が上記第１端子と接し、上記トランスの一次巻線に発生するサージ電圧を低減させるスナバ複合体と、上記スナバ複合体の第２端面に接し、上記トランスの一次巻線の他端に連結される第２端子と、を含んでもよい。

上記スナバ複合体は、上記トランスの一次巻線に発生するサージ電圧を充電するキャパシタ部と、上記キャパシタ部の下側に位置し、上記キャパシタに充電された電圧を放電させる抵抗部と、を含んでもよい。

上記キャパシタ部は、複数の誘電体層を有し、上記誘電体層を介して対向配置される内部電極が積層されて形成され、上記抵抗部は、複数の誘電体層の間に形成された抵抗層を備えてもよい。

上記抵抗部の厚さは０．３ｍｍから０．７ｍｍであってもよい。

上記電源供給装置は、上記キャパシタ部の厚さをＴｍ、上記抵抗部の厚さをＴｒとすると、０．２５≦Ｔｒ／Ｔｍ≦０．７を満たすことができる。

本発明の一実施形態による複合電子部品は、複数の誘電体層を有し、上記誘電体層を介して対向配置される内部電極が積層されたキャパシタ部と、上記キャパシタ部の下面に形成され、複数の誘電体層の間に形成された抵抗層を備えた抵抗部と、を含むスナバ複合体と、上記スナバ複合体の第１端面に形成された第１端子と、上記スナバ複合体の第２端面に形成された第２端子と、を含んでもよい。

上記抵抗部の厚さは０．３ｍｍから０．７ｍｍであってもよい。

上記複合電子部品は、上記キャパシタ部の厚さをＴｍ、上記抵抗部の厚さをＴｒとすると、０．２５≦Ｔｒ／Ｔｍ≦０．７を満たすことができる。

本発明の一実施形態による複合電子部品の実装基板は、上面に複数の電極パッドを備えた印刷回路基板と、上記印刷回路基板上に実装される複合電子部品と、上記電極パッドと上記複合電子部品を連結する半田と、を含んでもよい。

上記印刷回路基板は、入力電源を整流及び平滑して定電源を供給する定電源供給部と、上記定電源供給部の出力側に接続されたトランスと、上記トランスの一次巻線に連結されて上記トランスの一次巻線に流れる電流を制御する制御部とを備えてもよい。

本明細書の開示によると、部品の実装面積を減少させることができる複合電子部品及びその実装基板を提供することができる。

また、本明細書の開示によると、アコースティックノイズ（Ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）の発生を抑制することができる複合電子部品及びその実装基板を提供することができる。

本発明の一実施形態によるフライバック・コンバータを示したものである。 スイッチング素子ＳＷのターンオフ時に発生するサージ電圧を示したものである。 電源供給装置で発生する振動及び騒音を説明するための参照図である。 電源供給装置で発生する振動及び騒音を説明するための参照図である。 本発明の一実施形態による複合電子部品を概略的に示した斜視図である。 本発明の一実施形態による複合電子部品の切断面を示したものである。 図５の複合電子部品の積層の様子を分解して示した概略斜視図である。 図５に示された複合電子部品のうち積層セラミックキャパシタに採用可能な内部電極を示した平面図である。 図５の複合電子部品が印刷回路基板に実装された様子を示した斜視図である。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

説明の便宜のために、本明細書では、フライバック・コンバータに基づいて電源供給装置の構成を説明する。

しかし、本明細書に記載された実施形態による構成をフォワード・コンバータ（Ｆｏｒｗａｒｄ Ｃｏｎｖｅｒｔｅｒ）、ハーフブリッジ・コンバータ（Ｈａｌｆ−Ｂｒｉｄｇｅ Ｃｏｎｖｅｒｔｅｒ）、フルブリッジ・コンバータ（Ｆｕｌｌ−Ｂｒｉｄｇｅ Ｃｏｎｖｅｒｔｅｒ）、プッシュプル・コンバータ、共振型コンバータなどにも適用できることは、本技術分野の当業者であれば容易に分かるであろう。

図１は、本発明の一実施形態によるフライバック・コンバータを示したものである。

図１を参照すると、上記フライバック・コンバータは、電源入力部Ｖｉｎ、定電源供給部１００、トランス２００、制御部３００、及びスナバ部４００を含んでもよい。

上記電源入力部Ｖｉｎは入力電源を供給することができる。上記入力電源は交流電源であってもよい。

上記定電源供給部１００は、上記電源入力部Ｖｉｎから入力された電源を整流及び平滑してトランス２００に定電源を供給することができる。例えば、上記定電源供給部１００は、整流部１０及び平滑キャパシタＣ１０を含んでもよい。上記整流部１０は交流電源の入力を受けてこれを整流することができる。上記平滑キャパシタＣ１０は、上記整流部１０から出力された電源を安定化させることができる。一方、上記定電源供給部はインダクタＬ１０をさらに含んでもよい。

上記トランス２００は、上記定電源供給部１００の出力側に接続されることができる。上記トランス２００は一次巻線と、上記一次巻線と誘導結合された二次巻線と、を備えることができる。ここで、一次巻線が位置する領域を一次側領域、二次巻線が位置する領域を二次側領域と定義する。

上記トランス２００は、上記電源入力部からの１次電流を２次電流に変換することができる。

上記制御部３００は上記トランス２００の一次巻線に連結されることができる。上記制御部３００は上記トランス２００の一次巻線に流れる１次電流を断続することができる。そのために、上記制御部３００はスイッチング素子ＳＷと、上記スイッチング素子ＳＷを制御するためのＩＣと、を含んでもよい。

本発明のスイッチング素子ＳＷは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳ−ＦＥＴ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、及びＢＪＴ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）の何れか一つで構成されてもよい。

一方、上記電源供給装置は出力ダイオードＤ２０及び出力キャパシタＣ２０をさらに含んでもよい。上記出力ダイオードＤ２０はトランス２００の二次巻線の出力側に連結されて２次電圧を整流することができる。また、上記出力キャパシタＣ２０は上記出力ダイオードＤ２０を通じて電圧を平滑することができる。

上記スナバ部４００は、トランス２００の一次巻線で発生するサージ電圧を低減させることができる。例えば、上記スナバ部４００は、キャパシタ部Ｃ３０及び抵抗部Ｒを備えることができる。一方、上記スナバ部４００はダイオード素子をさらに含んでもよい。

スイッチング素子ＳＷのターンオフ時に発生するサージ電圧によりキャパシタ部Ｃ３０が瞬間的に充電されることができ、抵抗部Ｒによりキャパシタ部Ｃ３０に充電された電荷を徐々に放電させることができる。

即ち、スイッチング素子ＳＷのターンオフ時に発生するリンギング電圧がスナバ部４００により制限されることができる。

図２は、スイッチング素子ＳＷのターンオフ時に発生するサージ電圧を示したものである。

図２の（ａ）はスナバ部が存在しない場合のサージ電圧を示したものであり、図２の（ｂ）はスナバ部が存在する場合のサージ電圧を示したものである。

図２に示されたように、スナバ部４００が存在する場合は、サージ電圧がクランプされることを確認することができる。

一方、上記キャパシタ部Ｃ３０は、積層セラミックキャパシタ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）からなってもよい。

積層セラミックキャパシタは、複数のセラミック誘電体物質層と、複数のセラミック誘電体物質層の間の複数の電極と、複数の電極に並列連結される外部電極と、からなってもよい。このような積層セラミックキャパシタは、小さいサイズで大容量を具現することができるという長所があるが、誘電体物質固有の圧電応答特性によって振動が発生するという短所がある。

図３及び図４は、電源供給装置で発生する振動及び騒音を説明するための参照図である。

図３に示されているように、制御部３００はトランス２００の一次巻線に流れる電流を断続することができる。該電流によりキャパシタ部Ｃ３０で振動が発生する。

即ち、キャパシタ部Ｃ３０が積層セラミックキャパシタからなる場合、誘電体物質固有の圧電特性により、キャパシタ部Ｃ３０の誘電体物質層は電場の変動によって物理的に変形（膨張または収縮）することことができる。

また、キャパシタ部Ｃ３０も物理的に変形して振動を発生させ、それにより騒音が発生する。

即ち、図４に示されたように、キャパシタ部Ｃ３０の振動により最終的に印刷回路基板も振動を起こすようになる。このような騒音をアコースティックノイズ（Ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）という。

キャパシタ部Ｃ３０の振動は、人が聞くことができる可聴周波数帯域（２０Ｈｚ〜２０Ｋｈｚ）内で発生するため、上記アコースティックノイズはさらに問題となる。

図４を参照すると、キャパシタ部Ｃ３０の周辺に流れる電流が変動し、それに応じてキャパシタ部Ｃ３０に印加される電場が変動すると、キャパシタ部Ｃ３０の振動が発生する。このとき、キャパシタ部Ｃ３０と印刷回路基板の衝突によりアコースティックノイズが発生する。

図５は本発明の一実施形態による複合電子部品を概略的に示す斜視図である。上記複合電子部品は、図１に示されたスナバ部４００を示したものである。

図５を参照すると、本発明の一実施形態による複合電子部品において、「長さ方向」は「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」はキャパシタの誘電体層を積み上げる方向、即ち、「積層方向」と同じ概念で使用することができる。

一方、上記複合電子部品の長さ、幅及び厚さ方向は、後述するように、キャパシタ部、及び抵抗部の長さ、幅及び厚さ方向と同一であると定義する。

また、本発明の一実施形態において、複合電子部品は、対向する上面及び下面、及び上記上下面を連結する第１側面、第２側面、第１端面及び第２端面を有することができる。上記複合電子部品の形状は特に制限されないが、図示されたように六面体状であってもよい。

また、上記複合電子部品の第１及び第２側面と第１及び第２端面は、後述するように、キャパシタ及びインダクタの第１及び第２側面、第１及び第２端面と同じ方向の面と定義する。

一方、上記複合電子部品は、キャパシタ部と抵抗部が結合された形態で、上記複合電子部品の上面は上記キャパシタ部の上面と定義し、上記複合電子部品の下面は上記抵抗部の下面と定義することができる。

上記第１及び第２側面は上記複合電子部品の幅方向に対向する面に該当し、上記第１及び第２端面は上記複合電子部品の長さ方向に対向する面に該当し、上記上面と下面は上記複合電子部品の厚さ方向に対向する面に該当する。

図６は本発明の一実施形態による複合電子部品の切断面を示したものであり、図７は図５の複合電子部品の積層様子を分解して示した概略斜視図であり、図８は図５に示された複合電子部品の積層セラミックキャパシタに採用可能な内部電極を示した平面図である。

図５〜図８を参照すると、本発明の一実施形態による複合電子部品は、複数の誘電体層１１を有し、上記誘電体層１１を介して対向配置される第１及び第２内部電極３１、３２が積層されたセラミック本体からなるキャパシタ部Ｃ３０と、上記キャパシタ部の下面に形成され、複数の誘電体層２１との間に形成された抵抗層２３を備えた抵抗部Ｒと、が結合されたスナバ複合体４１０を含んでもよい。

本実施形態において、上記スナバ複合体４１０は、対向する上面及び下面、及び上記上面及び下面を連結する第１側面、第２側面、第１端面及び第２端面を有することができる。

上記スナバ複合体４１０の形状に特に制限されないが、図示したように六面体状であってもよい。

上記スナバ複合体４１０の下側には抵抗部Ｒが位置し、上記スナバ複合体４１０の上側にはキャパシタ部Ｃ３０が位置し、上記スナバ複合体４１０の形成方法は特に制限されない。

例えば、上記スナバ複合体４１０は、別途に製作されたキャパシタ部Ｃ３０と抵抗部Ｒを導電性接着剤または樹脂などで結合させて形成してもよく、上記キャパシタ部Ｃ３０を構成するセラミック本体と抵抗部Ｒを構成するセラミック本体を順に積層して形成してもよいが、特に制限されない。

以下では、上記スナバ複合体４１０を構成するキャパシタ部Ｃ３０と抵抗部Ｒについて具体的に説明する。

上記キャパシタ部Ｃ３０を構成する上記セラミック本体は、複数の誘電体層１１が積層されて形成され、上記セラミック本体内には、複数の内部電極３１、３２（順に、第１及び第２内部電極）が誘電体層を介して分離されて配置されることができる。

上記誘電体層１１は、セラミック粉末、有機溶剤及び有機バインダーを含むセラミックグリーンシートを焼成することにより形成してもよい。上記セラミック粉末は高誘電率を有する物質で、これに制限されないが、チタン酸バリウム（ＢａＴｉＯ_３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを使用することができる。

一方、本発明の一実施形態によると、上記内部電極は、上記スナバ複合体４１０の第１端面に露出するリード３１ａを有する第１内部電極３１、及び第２端面に露出するリード３２ａを有する第２内部電極３２を含んでもよいが、必ずしもこれに制限されない。

本発明の一実施形態によると、上記第１及び第２内部電極３１、３２は、導電性金属を含む導電性ペーストで形成されてもよい。

上記導電性金属は、これに制限されないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であってもよい。

スクリーン印刷法またはグラビア印刷法などの印刷法で、誘電体層１１を形成するセラミックグリーンシート上に導電性ペーストで第１及び第２内部電極３１、３２を印刷することができる。

内部電極が印刷されたセラミックグリーンシートを交互に積層して焼成することで、セラミック本体を形成することができる。

図６には、上記第１及び第２内部電極３１、３２のパターン形状が示されているが、これに制限されず、様々な変形が可能である。

上記抵抗部Ｒを構成する上記セラミック本体は、複数の誘電体層２１が積層されることにより形成されてもよく、上記セラミック本体内には、抵抗層２３が配置されてもよい。

本発明の一実施形態によると、上記抵抗層２３は、抵抗素子として用いられる一般的な物質を含むことができる。例えば、上記抵抗層２３は、銅−ニッケル（Ｃｕ−Ｎｉ）、銅−ニッケル−マンガン（Ｃｕ−Ｎｉ−Ｍｎ）、ニッケル−クロム（Ｎｉ−Ｃｒ）などを含んでもよいが、これらに制限されない。

本発明の一実施形態による複合電子部品は、上記スナバ複合体４１０の第１端面に形成される第１端子４５１、及びスナバ複合体４１０の第２端面に形成される第２端子４５２を含んでもよい。即ち、スナバ複合体４１０の第１端面は上記第１端子４５１と接し、スナバ複合体４１０の第２端面は上記第２端子４５２と接することができる。

上記第１端子４５１は、上記キャパシタ部Ｃ３０の第１内部電極３１及び上記抵抗部Ｒの抵抗層２３と連結されることができる。

また、上記第２端子４５２は、上記キャパシタ部Ｃ３０の第２内部電極３２及び上記抵抗部Ｒの抵抗層２３と連結されることができる。

上記第１端子４５１及び第２端子４５２は、導電性金属を含む導電性ペーストからなってもよい。

上記導電性金属は、これに制限されないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、またはこれらの合金であってもよい。

上記導電性ペーストは絶縁性物質をさらに含んでもよく、これに制限されず、例えば、上記絶縁性物質はガラスであってもよい。

上記第１端子４５１及び第２端子４５２を形成する方法は特に制限されず、上記スナバ複合体をディッピング（ｄｉｐｐｉｎｇ）して形成してもよく、印刷及びめっき等の他の方法を用いて形成してもよい。

図１及び図５を参照すると、上記第１端子４５１は上記トランス２００の一次巻線の一端に連結され、上記第２端子４５２は上記トランス２００の一次巻線の他端に連結されてもよい。

本発明の実施形態による複合電子部品がスナバ回路として用いられる場合、キャパシタ部Ｃ３０により発生する振動を抵抗部Ｒが遮断してアコースティックノイズの発生を抑制することができる。即ち、本発明の実施形態によると、複合電子部品が実装されるＰＣＢ基板とキャパシタ部Ｃ３０の内部電極の間に抵抗部Ｒの厚さ分だけの間隔が発生するため、キャパシタ部Ｃ３０の振動がＰＣＢ基板に伝達されず、アコースティックノイズの発生を抑制することができる。

下表１は、キャパシタ部Ｃ３０と抵抗部Ｒの厚さ変化によるアコースティックノイズの数値を示したものである。ここで、キャパシタ部Ｃ３０としては１ｎＦのキャパシタンス、６３０Ｖの電圧特性を示すものを、抵抗部Ｒとしては３００Ｋのインピーダンス特性を示すものを使用した。

ここで、キャパシタ部Ｃ３０の厚さをＴｍ、抵抗部Ｒの厚さをＴｒと定義する。

上記表１を参照すると、抵抗部の厚さ（Ｔｒ）が０．３ｍｍ未満では、アコースティックノイズが大きく発生することが分かる（Ｎｏ．１〜Ｎｏ．４）。また、抵抗部の厚さ（Ｔｒ）が０．７ｍｍを超えると、キャパシタ部の電圧特性が低下することが分かる（Ｎｏ．１４〜Ｎｏ．１７）。

従って、本発明の実施形態によると、抵抗部の厚さ（Ｔｒ）は０．３〜０．７ｍｍであることが好ましい（Ｎｏ．５〜Ｎｏ．１３）。即ち、抵抗部の厚さ（Ｔｒ）が０．３〜０．７ｍｍの場合、スナバ複合体の電気的特性を低下させずに、スナバ複合体のアコースティックノイズの発生を抑制することができる。

また、上記表１を参照すると、キャパシタ部の厚さ（Ｔｍ）と抵抗部の厚さ（Ｔｒ）の比（Ｔｒ／Ｔｍ）が０．２５未満では、アコースティックノイズが大きく発生することが分かる（Ｎｏ．１〜Ｎｏ．４）。また、キャパシタ部の厚さ（Ｔｍ）と抵抗部の厚さ（Ｔｒ）の比（Ｔｒ／Ｔｍ）が０．７を超えると、キャパシタ部の電圧特性が低下することが分かる（Ｎｏ．１４〜Ｎｏ．１７）。

従って、本発明の実施形態によると、キャパシタ部の厚さ（Ｔｍ）と抵抗部の厚さ（Ｔｒ）の比（Ｔｒ／Ｔｍ）は０．３〜０．７であることが好ましい（Ｎｏ．５〜Ｎｏ．１３）。即ち、キャパシタ部の厚さ（Ｔｍ）と抵抗部の厚さ（Ｔｒ）の比（Ｔｒ／Ｔｍ）が０．３〜０．７の場合、スナバ複合体の電気的特性を低下させずに、スナバ複合体のアコースティックノイズの発生を抑制することができる。

図９は、図５の複合電子部品が印刷回路基板に実装された様子を示した斜視図である。

図９を参照すると、本実施形態による複合電子部品４００の実装基板は、複合電子部品４００が実装される印刷回路基板６１０と、印刷回路基板６１０の上面に形成された複数の電極パッド６２１、６２２と、を含んでもよい。

上記電極パッドは、上記複合電子部品の第１端子４５１及び第２端子４５２とそれぞれ連結される第１及び第２電極パッド６２１、６２２からなってもよい。

この際、複合電子部品４００の上記第１端子４５１及び第２端子４５２は、それぞれ第１及び第２電極パッド６２１、６２２上に接触するように位置した状態で半田付けにより印刷回路基板６１０と電気的に連結されてもよい。

また、上記印刷回路基板に実装される複合電子部品は、本発明の他の実施形態による複合電子部品であってもよく、重なる説明を避けるために、ここではその説明を省略する。

また、上記印刷回路基板には、図１に示された入力電源を整流及び平滑して定電源を供給する定電源供給部１００、上記定電源供給部の出力側に接続されたトランス２００、及び上記トランスの一次巻線に連結されて上記トランスの一次巻線に流れる電流を制御する制御部３００が実装されることができる。

このような構成により、部品実装面積を減少させることができる複合電子部品及びその実装基板を提供することができる。

また、このような構成により、アコースティックノイズ（Ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）の発生を抑制することができる複合電子部品及びその実装基板を提供することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

３１ 第１内部電極
３２ 第２内部電極
１１、２１ 誘電体層
２３ 抵抗層
１００ 定電源供給部
２００ トランス
３００ 制御部
４００ スナバ部
４１０ スナバ複合体
４５１ 第１端子
４５２ 第２端子
６１０ 印刷回路基板
６２１、６２２ 電極パッド

Claims (10)

1. 入力電源を整流及び平滑して定電源を供給する定電源供給部と、前記定電源供給部の出力側に接続されたトランスと、前記トランスの一次巻線に連結されて前記トランスの一次巻線に流れる電流を制御する制御部とを備えた電源供給装置において、
   前記トランスの一次巻線の一端に連結される第１端子と、
   第１端面が前記第１端子と接し、前記トランスの一次巻線に発生するサージ電圧を低減させるスナバ複合体と、
   前記スナバ複合体の第２端面に接し、前記トランスの一次巻線の他端に連結される第２端子と、
   を含む電源供給装置。
2. 前記スナバ複合体は、
   前記トランスの一次巻線に発生するサージ電圧を充電するキャパシタ部と、
   前記キャパシタ部と隣接し、前記キャパシタに充電された電圧を放電させる抵抗部と、
   を含む、請求項１に記載の電源供給装置。
3. 前記キャパシタ部は、複数の誘電体層を有し、前記複数の誘電体層の少なくとも一つの誘電体層を介して対向配置される内部電極が積層されて形成され、
   前記抵抗部は、複数の誘電体層の間に形成された抵抗層を備える、請求項２に記載の電源供給装置。
4. 前記抵抗部の厚さは０．３ｍｍから０．７ｍｍである、請求項２または３に記載の電源供給装置。
5. 前記キャパシタ部の厚さをＴｍ、前記抵抗部の厚さをＴｒとすると、０．２５≦Ｔｒ／Ｔｍ≦０．７を満たす、請求項２から４の何れか１項に記載の電源供給装置。
6. 複数の誘電体層を有し、前記複数の誘電体層の少なくとも一つの誘電体層を介して対向配置される内部電極が積層されたキャパシタ部と、前記キャパシタ部の一面に形成され、複数の誘電体層の間に形成された抵抗層を備えた抵抗部とを含むスナバ複合体と、
   前記スナバ複合体の第１端面に形成された第１端子と、
   前記スナバ複合体の第２端面に形成された第２端子と、
   を含む複合電子部品。
7. 前記抵抗部の厚さは０．３ｍｍから０．７ｍｍである、請求項６に記載の複合電子部品。
8. 前記キャパシタ部の厚さをＴｍ、前記抵抗部の厚さをＴｒとすると、０．２５≦Ｔｒ／Ｔｍ≦０．７を満たす、請求項６に記載の複合電子部品。
9. 一面に複数の電極パッドを備えた印刷回路基板と、
   前記印刷回路基板上に実装される請求項６から８のいずれか一項の複合電子部品と、
   前記複数の電極パッドと前記複合電子部品を連結する半田と、
   を含む複合電子部品の実装基板。
10. 前記印刷回路基板は、入力電源を整流及び平滑して定電源を供給する定電源供給部と、前記定電源供給部の出力側に接続されたトランスと、前記トランスの一次巻線に連結されて前記トランスの一次巻線に流れる電流を制御する制御部とを備える、請求項９に記載の複合電子部品の実装基板。

Images