JP3596327B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3596327B2 JP3596327B2 JP3190399A JP3190399A JP3596327B2 JP 3596327 B2 JP3596327 B2 JP 3596327B2 JP 3190399 A JP3190399 A JP 3190399A JP 3190399 A JP3190399 A JP 3190399A JP 3596327 B2 JP3596327 B2 JP 3596327B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- input
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源装置に係り、特に、電子写真方式のプリンタ、複写機等に用いることができる電源装置に関する。
【０００２】
【従来の技術】
電子写真方式のプリンタ、複写機等においては、現像用高圧電源装置の出力安定性が画質濃度の均一性に影響を与える。近年、高画質への要求が高まり、環境制御、感光体上の濃度制御、及びユーザ設定による写真モード等の機能に対し、現像用高圧電源装置においてＤＣ成分の広範囲の出力制御が必要となっている。また、帯電電源装置及び転写電源装置においても同様にＤＣ成分の広範囲の出力制御が必要となっている。
【０００３】
従来より、このような電源装置として、回路構成が比較的簡単でコスト的に優れた自励式ＲＣＣ（リンギングチョークコンバータ）回路がある。図１１にこのような自励式ＲＣＣ回路の一例を示す。図１１に示すように、自励式ＲＣＣ回路は、直流電源１６とスイッチングトランジスタ４２のベース端子との間に接続された起動抵抗９０を介してスイッチングトランジスタ４２のベース端子に起動電流が流れると、１次巻線３６に電圧が印加され、この電圧に比例した誘起電圧がバイアス巻線３８に発生し、この誘起電圧が抵抗等を介してスイッチングトランジスタ４２のベース端子に電流を供給してスイッチングトランジスタ４２がオンする。そして、誘起電圧がなくなるとスイッチングトランジスタ４２がオフし、その後トランス２０の励磁エネルギーがすべて放出されると、スイッチングトランジスタ４２のベース端子を順バイアスする方向にキック電圧が発生してスイッチングトランジスタ４２が再びオンする。このようにして自己発振して高圧を発生させる。
【０００４】
このような自励式ＲＣＣ回路では、トランス２０の１次巻線３６に流れる電流のリンギングによりターンオフ動作が不安定になるという問題があり、これを解決するため、他励式ＲＣＣ回路とシャントレギュレーション回路を組み合わせたり、リンギングを抑制するために２次側巻線間容量を分割してダイオードを挿入したり、ターンオンタイミングを遅延させる等の技術が提案されている（特公平３−５７７０９号公報等参照）。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、部品点数が多くなりコストが高くなるという問題があった。なお、上記の自励式ＲＣＣ回路における１次巻線３６側の電流は、２次巻線４０側間容量と、１次巻線３６と２次巻線４０との間に生じる１次２次巻線間容量とによる所謂分布容量に流れるラッシュ電流、及び１次巻線３６のインダクタンス成分（所謂リーケージインダクタンス）に流れる電流の合成から成っており、リンギングが発生するのは、このリーケージインダクタンスと前記分布容量とが共振するためである。
【０００６】
また、このような自励式ＲＣＣ回路の駆動回路は、例えば図１１に示すように、トランス２０への入力電圧（例えば２４Ｖ）を起動抵抗９０を介してスイッチングトランジスタ４２のベース端子へ入力するようにすると共に、抵抗、ダイオード、及びトランジスタ等で構成されるオンオフ回路９２を備えたものがある。このような駆動回路は、電源装置のオフ時には主制御部１８から出力されるオンオフ信号によりオンオフ回路９２のトランジスタをオンさせてスイッチングトランジスタ４２に起動電流が流れないようにし、電源装置をオンさせる場合にはオンオフ回路９２のトランジスタをオフさせて起動電流が起動抵抗９０を介してスイッチングトランジスタ４２のベース端子に流れるようにしている。
【０００７】
このような構成の場合において、プリンタ等でペーパージャムが発生してペーパーを取り除く作業を行う場合には入力電源が一旦オフされ、再開時に入力電源が再投入されるが、このときに入力電圧変動が発生し、駆動回路が誤作動するという問題があった。また、電源装置のオフ時には、オンオフ回路９２のトランジスタへ電流が流れるので無駄な電力を消費するだけでなく、オンオフ回路９２は、上記のように抵抗、ダイオード、及びトランジスタ等を含んで構成されるため、コストが高くなると共に回路の小型化を図ることができないという問題があった。
【０００８】
本発明は、上記問題を解決すべく成されたものであり、簡単な構成でリンギングを抑制して出力電圧を安定させることができる電源装置及び簡単な構成で入力電圧の再投入時の誤動作を防止することができる電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明の電源装置は、一端に電力が入力される入力巻線、該入力巻線に印加された電力に応じた電力が誘起されるバイアス巻線、及び出力巻線を備えたトランスと、一端が前記入力巻線の他端と接続されると共に制御入力端が抵抗を介して前記バイアス巻線の一端と接続され、前記バイアス巻線に誘起された電力に応じて前記入力巻線への電力の印加をスイッチングするスイッチング手段と、前記入力巻線の他端と前記バイアス巻線の一端との間に接続され、前記スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段と、を有することを特徴としている。
【００１０】
請求項１に記載の発明によれば、出力巻線及びバイアス巻線には、入力巻線のに印加された電力に応じた電力が誘起され、バイアス巻線に誘起された電力によりスイッチング手段がオンし、誘起された電力がなくなるとスイッチング手段はオフする。そして、トランスの励磁エネルギーがすべて放出されると、スイッチング手段の制御入力端を順バイアスする方向にキック電圧が発生してスイッチング手段が再びオンする。このようにしてスイッチング手段は自己発振して入力巻線に印加される電力をスイッチングする。このスイッチング手段には、例えばトランジスタやＭＯＳ−ＦＥＴを用いることができる。
【００１１】
電流抑制手段は、前記入力巻線の他端と前記バイアス巻線の一端との間に接続されているため、スイッチング手段のターンオン時の制御入力端への電流が抑制される。このため、出力巻線側間容量と、入力巻線と出力巻線との間に生じる入力出力巻線間容量とによる分布容量によるラッシュ電流（突入電流）がスイッチング手段に流れるのを防ぐことができる。従って、リンギングの発生を防ぐことができ、出力が安定する。電流抑制手段には例えばコンデンサを用いることができる。
【００１４】
請求項２に記載の発明は、一端に電力が入力される入力巻線、該入力巻線に印加された電力に応じた電力が誘起されるバイアス巻線、及び出力巻線を備えたトランスと、一端が前記入力巻線の他端と接続されると共に制御入力端が第１の抵抗を介して前記バイアス巻線の一端と接続され、前記バイアス巻線に誘起された電力に応じて前記入力巻線への電力の印加をスイッチングするスイッチング手段と、起動用の外部リモート信号を少なくとも第２の抵抗を介して前記スイッチング手段の制御入力端へ入力する入力手段と、前記入力巻線の他端と前記バイアス巻線の一端との間に接続され、前記スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段と、を有することを特徴としている。
【００１５】
請求項２に記載の発明によれば、スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段及び起動用の外部リモート信号を少なくとも第２の抵抗を介して前記スイッチング手段の制御入力端へ入力する入力手段を備えたので、リンギングの発生を防止して出力を安定させることができると共に、入力電圧変動による駆動回路の誤動作を防ぐことができる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、本実施の形態は、複写機やプリンタ等の現像用バイアス電源装置、転写用バイアス電源装置、及び帯電用バイアス電源装置等に本発明を適用したものである。
【００１７】
図２に示すように、本実施の形態に係る電源装置１０は、負荷１２に供給するための高圧電力を供給する高圧電源部１４、所定の直流電圧を生成する直流電源１６、及び装置全体の動作を司る主制御部１８を備えている。
【００１８】
高圧電源部１４は、昇圧トランス２０、整流平滑回路２２、スイッチング回路２４、電圧検出回路２６、制御回路２８、Ｄ／Ａ変換回路３０、及び起動回路３２を備えている。
【００１９】
昇圧トランス２０は、図１に示すように鉄心３４、１次巻線３６、バイアス巻線３８、及び２次巻線４０で構成されている。１次巻線３６の一方の端子は直流電源１６に接続され、該直流電源１６によって生成された直流電圧Ｖｉｎ（例えば２４Ｖ）が印加され、これに応じた電力が２次巻線４０側及びバイアス巻線３８側に誘起される。また、１次巻線３６の他方の端子は、スイッチング回路２４のトランジスタ４２のコレクタ端子及び同調コンデンサ４４の一方の端子が接続されている。このトランジスタ４２がオンオフされることにより１次巻線３６への電力の印加がスイッチングされる。
【００２０】
２次巻線４０の一方の端子は、ダイオード４６のカソード端子が接続され、他方の端子は接地されている。ダイオード４６のアノード端子は他方の端子が接地されたコンデンサ４８の一方の端子、抵抗５０、５２の一方の端子が接続されている。２次巻線４０側に誘起された電流はダイオード４６及びコンデンサ４８で整流平滑され、抵抗５２を介して負荷４０へ出力される。
【００２１】
また、抵抗５０の他方の端子は電圧検出回路２６の入力端が接続されており、電圧検出回路２６の出力端は制御回路２８の比較回路５４の一方の入力端に接続されている。電圧検出回路２６は一例として図３に示すように、オペアンプ、抵抗、及びコンデンサを含んで構成され、負荷１２へ出力される電圧を検出し、電圧モニタ値Ｖｍｏｎ として比較回路５４へ出力する。
【００２２】
一方、バイアス巻線３８の一方の端子は、同調コンデンサ４４の他方の端子及びコンデンサ５６が並列に接続されたダイオード５８のアノード端子に接続されている。バイアス巻線３８の他方の端子は接地されている。ダイオード５８のカソード端子は抵抗６０の一方の端子に接続されており、抵抗６０の他方の端子は、トランジスタ４２のベース端子に接続されており、トランジスタ４２のエミッタ端子はコンデンサ６２が並列に接続された抵抗６４の一方の端子が接続されている。抵抗６４の他方の端子は接地されている。
【００２３】
また、トランジスタ４２のベース端子は、起動回路３２のオフセット電圧電源６６、抵抗６８の一方の端子、及びダイオード７０のアノード端子が接続されている。。オフセット電圧電源６６は、一例として図３に示すように、抵抗、ツェナーダイオード、及びコンデンサで構成される。抵抗６８の他方の端子は、ダイオード７２のカソード端子に接続されており、ダイオード７２のアノード端子は電圧レベル変換回路７４の出力端に接続されている。電圧レベル変換回路７４の入力端は、主制御部１８の出力端に接続されている。
【００２４】
主制御部１８は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ、及び入出力（Ｉ／Ｏ）回路等が各々バスで接続されたマイクロコンピュータ等で構成されている。この主制御部１８の出力端には、Ｄ／Ａ変換回路３０の入力端も接続されており、負荷１２に供給すべき電圧に応じたＰＷＭ信号を出力する。例えば、このＰＷＭ信号のデューティ値が大きくなれば負荷１２への出力電圧が高くなり、デューティ値が小さくなれば出力電圧が低くなる。
【００２５】
また、ＰＷＭ信号は電圧レベル変換回路７４にも出力され、電圧レベル変換回路７４で所定電圧レベルに変換された後、ダイオード７２及び抵抗６８を介して起動電流としてトランジスタ４２のベース端子へ入力される。また、トランジスタ４２のベース端子へ入力される電圧は、安定化のためオフセット電圧電源６６により所定電圧（例えば２．５Ｖ）以下の電圧がオフセットされる。なお、電圧レベル変換回路７４は、ＰＷＭ信号の電圧レベルによっては不要である。また、電圧レベル変換回路７４及びＤ／Ａ変換回路３０は、一例として図３に示すようにトランジスタ、抵抗、及びコンデンサを含んで構成される。
【００２６】
Ｄ／Ａ変換回路３０の出力端は比較回路５４の他方の入力端に接続されている。Ｄ／Ａ変換回路３０は、主制御部１８から出力されるＰＷＭ信号をＤ／Ａ変換し、アナログ信号（目標電圧値）として比較回路５４へ出力する。比較回路５４はトランジスタ７６のベース端子が接続されると共に、電圧検出回路２６と接続されている。また、トランジスタ７６のエミッタ端子は接地され、コレクタ端子はダイオード７０のカソード端子が接続されている。比較回路５４は、一例として図３に示すように、オペアンプ、コンデンサ、及び抵抗を含んで構成され、電圧検出回路２６から出力される電圧モニタ値Ｖｍｏｎ とＤ／Ａ変換回路３０から出力される目標電圧値とを比較し、負荷１２への出力電圧が目標電圧と略一致するようにトランジスタ７６のオンオフを制御してトランジスタ４２のベース電流を制御する。
【００２７】
次に、本実施の形態における作用を説明する。
【００２８】
図４（Ａ）に示すようなＰＷＭ信号が主制御部１８により出力されると、電圧レベル変換回路７４により電圧レベルが所定電圧に変換され、ダイオード７２及び抵抗６８を介してトランジスタ４２のベース端子へ起動電流が流れる。このときの電圧レベル変換回路７４の出力電圧Ｖａ （図３においてａ点に出力される電圧）、トランジスタ４２のベース端子に印加される電圧Ｖｂ （図３においてｂ点に出力される電圧）、ベース電流Ｉｂ の波形はそれぞれ図４（Ｂ）、（Ｃ）、（Ｄ）に示すような波形となる。なお、トランジスタ４２のベース端子に印加される電圧Ｖｂ は、所定電圧（例えば２．５Ｖ）オフセットされている。
【００２９】
この起動電流により図４（Ｅ）に示すようなトランジスタ４２のコレクタ電流ＩＣ が流れ、１次巻線３６に電圧が印加される。そして、図５（Ｅ）に示すような、１次巻線３６に印加された電圧に比例した誘起電圧ＶＸ がバイアス巻線３８に発生する。
【００３０】
バイアス巻線３８に発生した誘起電圧ＶＸ は、抵抗６０を介してさらにトランジスタ４２のベース端子に電流を供給してベース電流を増加させるため、トランジスタ４２はオン状態となり、オン期間が始まる。
【００３１】
このターンオン時には、図５（Ｄ）に示すような分布容量によるラッシュ電流ＩＸ （図中ａの部分）が同調コンデンサ４４に流れるため、トランジスタ４２のベース電流Ｉｂ が抑制され、図１２（Ｂ）に示す従来のようなコレクタ電流ＩＣ のリンギングが発生するのを十分に抑制することができ、負荷１２への出力電圧の変化に対してリンギング振幅の変化を最小限に抑えることができ、ターンオン動作を安定させることができる。なお、図１２（Ａ）、（Ｃ）は従来におけるトランジスタ４２のコレクタ−エミッタ間電圧Ｖｃｅ及びベース電流Ｉｂ をそれぞれ示している。
【００３２】
オン期間では、１次巻線３６に流れる電流、すなわちトランジスタ４２のコレクタ電流ＩＣ はリンギングしながらほぼ直線的に増加してトランス２０を励磁するが、ベース電流Ｉｂ は抵抗６０により抑制され、徐々に減少する。従って、入力巻線に流れる電流、すなわちコレクタ電流ＩＣ は次の（１）式で表される値で飽和し、バイアス巻線３８の誘起電圧ＶＸ がなくなり、トランジスタ４２はオフ状態となり、オフ期間が始まる。
【００３３】
ＩＣ ＝Ｈｆｅ×Ｉｂ ・・・（１）
ただし、Ｈｆｅはトランジスタ４２の電流増幅率。
【００３４】
このターンオフ時には、同調コンデンサ４４に流れる電流ＩＸ （図中ｂの部分）によりベース電流Ｉｂ の供給停止をなだらかに行うことができるので、図１２（Ａ）に示す従来のようなトランジスタ４２のコレクタ−エミッタ間電圧Ｖｃｅにサージ電圧が発生するのを防ぐことができる。このため、ノイズが低減され、出力電圧を安定させることができる。また、トランジスタ４２やトランス２０等の素子への電圧ストレスが軽減される。
【００３５】
オフ期間では、バイアス巻線３８の誘起電圧ＶＸ はトランジスタ４２のベース端子を負電圧に逆バイアスするため、トランス２０の励磁エネルギーが２次巻線３４から負荷１２側へ放出されるまでオフ期間が持続される。
【００３６】
トランス２０の励磁エネルギーがすべて負荷１２側へ放出されると、急激にバイアス巻線３８の誘起電圧ＶＸ は消滅するが、トランス２０のリーケージインダクタンスと分布容量とによりトランジスタ４２のベース端子を順バイアスする方向にリンギングが発生して再びトランジスタ４２をオン状態にする。このようにしてオンオフ動作を繰り返してトランジスタ４２は発振を続ける。これにより、数ｋＶの高圧 （例えば１ｋＶ）が負荷１２へ供給される。なお、負荷１２へ供給される電圧値が目標電圧値よりも高い場合には、比較回路５４がトランジスタ７６をオンしてトランジスタ４２へ流れるベース電流を引き込む。これにより、負荷１２へ供給される電圧値が目標電圧値に保たれる。また、負荷１２への高圧の供給を停止する場合には、主制御部１８から出力されるＰＷＭ信号のデューティ値を０にすることにより行う。
【００３７】
このように、同調コンデンサ４４により、ターンオン時及びターンオフ時の動作が安定するため、出力電圧を安定させることができるので、現像、転写、及び帯電等の電荷供給が安定し、画質濃度の均一性を保つことができる。また、従来必要であったターンオフ時のスナバーエネルギー抑制のための回路が不要となり、装置を小型化することができる。
【００３８】
また、電圧レベル変換したＰＷＭ信号によりトランジスタ４２を起動するため、従来のように電源再投入時の起動回路の誤動作を防ぐことができるとともに、、オンオフ判定回路が不要なので、装置を小型化、低コスト化することができる。
【００３９】
次に、電源装置１０の他の例について図６乃至図８を参照して説明する。なお、図１の電源装置１０と同一部分には同一の符号を付し、その詳細な説明は省略する。
【００４０】
図６に示す電源装置１０は、図１に示すトランジスタ４２に代えてＭＯＳ−ＦＥＴ４２とした以外は、図１に示す電源装置１０と同一である。
【００４１】
また、図７に示す電源装置１０は、１次巻線３６の他方の端子に同調コンデンサ４４Ａ、４４Ｂの一方の端子が接続されている。同調コンデンサ４４Ａの一方の端子はダイオード８０のアノード端子が接続されており、ダイオード８０のカソード端子はバイアス巻線３８の一方の端子が接続されている。コンデンサ４４Ｂの一方の端子はダイオード８２のカソード端子が接続されており、ダイオード８２のアノード端子は、バイアス巻線３８の一方の端子が接続されている。これ以外は図１に示す電源装置１０と同一である。
【００４２】
図８に示す電源装置１０は、１次巻線３６の他方の端子に同調コンデンサ４４の一方の端子が接続されており、同調コンデンサ４４の他方の端子には抵抗８４の一方の端子が接続されている。抵抗８４の他方の端子はバイアス巻線３８の一方の端子が接続されている。これ以外は図１に示す電源装置１０と同一である。このような図６乃至図８に示す電源装置も図１に示す電源装置１０とほぼ同様の動作をする。
【００４３】
次に、電源装置１０の起動回路３２の他の例について図９及び図１０を参照して説明する。なお、図１の起動回路３２と同一部分には同一の符号を付し、その詳細な説明は省略する。
【００４４】
図９に示す起動回路３２は、オフセット電圧電源６６及びダイオード７２が無い点を除いて図１に示す起動回路３２と同一である。図１０に示す起動回路３２は、ダイオード７２が無い点を除いて図１に示す起動回路３２と同一である。このような図９及び図１０に示す起動回路３２も図１に示す起動回路３２とほぼ同様の動作をする。
【００４５】
なお、本実施の形態では、同調コンデンサ４４と外部リモート信号を用いた起動回路３２とを組み合わせて自励ＲＣＣ回路に適用した電源装置１０について説明したが、これに限らずそれぞれ単独で適用しても良い。また、本実施の形態では、数ｋＶの高圧を発生させる電源装置について説明したが、これに限らず、数１０Ｖ〜数１００Ｖ程度の電圧を出力する電源装置にも本発明を適用可能であることはいうまでもない。
【００４６】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、入力巻線の他端とバイアス巻線の一端との間に、スイッチング手段及びスイッチング手段の制御入力端に流れる電流を抑制する電流抑制手段を設けたので、出力巻線側間容量と、入力巻線と出力巻線との間に生じる入力出力巻線間容量とによる分布容量によるラッシュ電流を抑制することができるのでリンギングの発生を防ぐことができ、出力電圧が安定する、という効果を有する。
【００４８】
請求項２に記載の発明によれば、スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段及び起動用の外部リモート信号を少なくとも第２の抵抗を介して前記スイッチング手段の制御入力端へ入力する入力手段を備えたので、リンギングの発生を防止して出力を安定させることができると共に、入力電圧変動による駆動回路の誤動作を防ぐことができる、という効果を有する。
【図面の簡単な説明】
【図１】電源装置の高圧電源部の回路構成の一例を示す回路図である。
【図２】電源装置の概略構成を示すブロック図である。
【図３】電源装置の高圧電源部の詳細な回路構成の一例を示す回路図である。
【図４】起動時における高圧電源部の各部の動作波形を示す波形図である。
【図５】定常時における高圧電源部の各部の動作波形を示す波形図である。
【図６】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図７】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図８】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図９】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図１０】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図１１】従来における電源装置の回路構成の一例を示す回路図である。
【図１２】従来における高圧電源部の各部の動作波形を示す波形図である。
【符号の説明】
１０ 電源装置
１２ 負荷
１４ 高圧電源部
１６ 直流電源
１８ 主制御部
２０ 昇圧トランス
２２ 整流平滑回路
２６ 電圧検出回路
２８ 制御回路
３０ Ｄ／Ａ変換回路
３２ 起動回路（駆動回路）
３４ ２次巻線（出力巻線）
３６ １次巻線（入力巻線）
３８ バイアス巻線
４２ トランジスタ
４４ 同調コンデンサ（電流抑制手段）
６８ 抵抗
【発明の属する技術分野】
本発明は、電源装置に係り、特に、電子写真方式のプリンタ、複写機等に用いることができる電源装置に関する。
【０００２】
【従来の技術】
電子写真方式のプリンタ、複写機等においては、現像用高圧電源装置の出力安定性が画質濃度の均一性に影響を与える。近年、高画質への要求が高まり、環境制御、感光体上の濃度制御、及びユーザ設定による写真モード等の機能に対し、現像用高圧電源装置においてＤＣ成分の広範囲の出力制御が必要となっている。また、帯電電源装置及び転写電源装置においても同様にＤＣ成分の広範囲の出力制御が必要となっている。
【０００３】
従来より、このような電源装置として、回路構成が比較的簡単でコスト的に優れた自励式ＲＣＣ（リンギングチョークコンバータ）回路がある。図１１にこのような自励式ＲＣＣ回路の一例を示す。図１１に示すように、自励式ＲＣＣ回路は、直流電源１６とスイッチングトランジスタ４２のベース端子との間に接続された起動抵抗９０を介してスイッチングトランジスタ４２のベース端子に起動電流が流れると、１次巻線３６に電圧が印加され、この電圧に比例した誘起電圧がバイアス巻線３８に発生し、この誘起電圧が抵抗等を介してスイッチングトランジスタ４２のベース端子に電流を供給してスイッチングトランジスタ４２がオンする。そして、誘起電圧がなくなるとスイッチングトランジスタ４２がオフし、その後トランス２０の励磁エネルギーがすべて放出されると、スイッチングトランジスタ４２のベース端子を順バイアスする方向にキック電圧が発生してスイッチングトランジスタ４２が再びオンする。このようにして自己発振して高圧を発生させる。
【０００４】
このような自励式ＲＣＣ回路では、トランス２０の１次巻線３６に流れる電流のリンギングによりターンオフ動作が不安定になるという問題があり、これを解決するため、他励式ＲＣＣ回路とシャントレギュレーション回路を組み合わせたり、リンギングを抑制するために２次側巻線間容量を分割してダイオードを挿入したり、ターンオンタイミングを遅延させる等の技術が提案されている（特公平３−５７７０９号公報等参照）。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、部品点数が多くなりコストが高くなるという問題があった。なお、上記の自励式ＲＣＣ回路における１次巻線３６側の電流は、２次巻線４０側間容量と、１次巻線３６と２次巻線４０との間に生じる１次２次巻線間容量とによる所謂分布容量に流れるラッシュ電流、及び１次巻線３６のインダクタンス成分（所謂リーケージインダクタンス）に流れる電流の合成から成っており、リンギングが発生するのは、このリーケージインダクタンスと前記分布容量とが共振するためである。
【０００６】
また、このような自励式ＲＣＣ回路の駆動回路は、例えば図１１に示すように、トランス２０への入力電圧（例えば２４Ｖ）を起動抵抗９０を介してスイッチングトランジスタ４２のベース端子へ入力するようにすると共に、抵抗、ダイオード、及びトランジスタ等で構成されるオンオフ回路９２を備えたものがある。このような駆動回路は、電源装置のオフ時には主制御部１８から出力されるオンオフ信号によりオンオフ回路９２のトランジスタをオンさせてスイッチングトランジスタ４２に起動電流が流れないようにし、電源装置をオンさせる場合にはオンオフ回路９２のトランジスタをオフさせて起動電流が起動抵抗９０を介してスイッチングトランジスタ４２のベース端子に流れるようにしている。
【０００７】
このような構成の場合において、プリンタ等でペーパージャムが発生してペーパーを取り除く作業を行う場合には入力電源が一旦オフされ、再開時に入力電源が再投入されるが、このときに入力電圧変動が発生し、駆動回路が誤作動するという問題があった。また、電源装置のオフ時には、オンオフ回路９２のトランジスタへ電流が流れるので無駄な電力を消費するだけでなく、オンオフ回路９２は、上記のように抵抗、ダイオード、及びトランジスタ等を含んで構成されるため、コストが高くなると共に回路の小型化を図ることができないという問題があった。
【０００８】
本発明は、上記問題を解決すべく成されたものであり、簡単な構成でリンギングを抑制して出力電圧を安定させることができる電源装置及び簡単な構成で入力電圧の再投入時の誤動作を防止することができる電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明の電源装置は、一端に電力が入力される入力巻線、該入力巻線に印加された電力に応じた電力が誘起されるバイアス巻線、及び出力巻線を備えたトランスと、一端が前記入力巻線の他端と接続されると共に制御入力端が抵抗を介して前記バイアス巻線の一端と接続され、前記バイアス巻線に誘起された電力に応じて前記入力巻線への電力の印加をスイッチングするスイッチング手段と、前記入力巻線の他端と前記バイアス巻線の一端との間に接続され、前記スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段と、を有することを特徴としている。
【００１０】
請求項１に記載の発明によれば、出力巻線及びバイアス巻線には、入力巻線のに印加された電力に応じた電力が誘起され、バイアス巻線に誘起された電力によりスイッチング手段がオンし、誘起された電力がなくなるとスイッチング手段はオフする。そして、トランスの励磁エネルギーがすべて放出されると、スイッチング手段の制御入力端を順バイアスする方向にキック電圧が発生してスイッチング手段が再びオンする。このようにしてスイッチング手段は自己発振して入力巻線に印加される電力をスイッチングする。このスイッチング手段には、例えばトランジスタやＭＯＳ−ＦＥＴを用いることができる。
【００１１】
電流抑制手段は、前記入力巻線の他端と前記バイアス巻線の一端との間に接続されているため、スイッチング手段のターンオン時の制御入力端への電流が抑制される。このため、出力巻線側間容量と、入力巻線と出力巻線との間に生じる入力出力巻線間容量とによる分布容量によるラッシュ電流（突入電流）がスイッチング手段に流れるのを防ぐことができる。従って、リンギングの発生を防ぐことができ、出力が安定する。電流抑制手段には例えばコンデンサを用いることができる。
【００１４】
請求項２に記載の発明は、一端に電力が入力される入力巻線、該入力巻線に印加された電力に応じた電力が誘起されるバイアス巻線、及び出力巻線を備えたトランスと、一端が前記入力巻線の他端と接続されると共に制御入力端が第１の抵抗を介して前記バイアス巻線の一端と接続され、前記バイアス巻線に誘起された電力に応じて前記入力巻線への電力の印加をスイッチングするスイッチング手段と、起動用の外部リモート信号を少なくとも第２の抵抗を介して前記スイッチング手段の制御入力端へ入力する入力手段と、前記入力巻線の他端と前記バイアス巻線の一端との間に接続され、前記スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段と、を有することを特徴としている。
【００１５】
請求項２に記載の発明によれば、スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段及び起動用の外部リモート信号を少なくとも第２の抵抗を介して前記スイッチング手段の制御入力端へ入力する入力手段を備えたので、リンギングの発生を防止して出力を安定させることができると共に、入力電圧変動による駆動回路の誤動作を防ぐことができる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、本実施の形態は、複写機やプリンタ等の現像用バイアス電源装置、転写用バイアス電源装置、及び帯電用バイアス電源装置等に本発明を適用したものである。
【００１７】
図２に示すように、本実施の形態に係る電源装置１０は、負荷１２に供給するための高圧電力を供給する高圧電源部１４、所定の直流電圧を生成する直流電源１６、及び装置全体の動作を司る主制御部１８を備えている。
【００１８】
高圧電源部１４は、昇圧トランス２０、整流平滑回路２２、スイッチング回路２４、電圧検出回路２６、制御回路２８、Ｄ／Ａ変換回路３０、及び起動回路３２を備えている。
【００１９】
昇圧トランス２０は、図１に示すように鉄心３４、１次巻線３６、バイアス巻線３８、及び２次巻線４０で構成されている。１次巻線３６の一方の端子は直流電源１６に接続され、該直流電源１６によって生成された直流電圧Ｖｉｎ（例えば２４Ｖ）が印加され、これに応じた電力が２次巻線４０側及びバイアス巻線３８側に誘起される。また、１次巻線３６の他方の端子は、スイッチング回路２４のトランジスタ４２のコレクタ端子及び同調コンデンサ４４の一方の端子が接続されている。このトランジスタ４２がオンオフされることにより１次巻線３６への電力の印加がスイッチングされる。
【００２０】
２次巻線４０の一方の端子は、ダイオード４６のカソード端子が接続され、他方の端子は接地されている。ダイオード４６のアノード端子は他方の端子が接地されたコンデンサ４８の一方の端子、抵抗５０、５２の一方の端子が接続されている。２次巻線４０側に誘起された電流はダイオード４６及びコンデンサ４８で整流平滑され、抵抗５２を介して負荷４０へ出力される。
【００２１】
また、抵抗５０の他方の端子は電圧検出回路２６の入力端が接続されており、電圧検出回路２６の出力端は制御回路２８の比較回路５４の一方の入力端に接続されている。電圧検出回路２６は一例として図３に示すように、オペアンプ、抵抗、及びコンデンサを含んで構成され、負荷１２へ出力される電圧を検出し、電圧モニタ値Ｖｍｏｎ として比較回路５４へ出力する。
【００２２】
一方、バイアス巻線３８の一方の端子は、同調コンデンサ４４の他方の端子及びコンデンサ５６が並列に接続されたダイオード５８のアノード端子に接続されている。バイアス巻線３８の他方の端子は接地されている。ダイオード５８のカソード端子は抵抗６０の一方の端子に接続されており、抵抗６０の他方の端子は、トランジスタ４２のベース端子に接続されており、トランジスタ４２のエミッタ端子はコンデンサ６２が並列に接続された抵抗６４の一方の端子が接続されている。抵抗６４の他方の端子は接地されている。
【００２３】
また、トランジスタ４２のベース端子は、起動回路３２のオフセット電圧電源６６、抵抗６８の一方の端子、及びダイオード７０のアノード端子が接続されている。。オフセット電圧電源６６は、一例として図３に示すように、抵抗、ツェナーダイオード、及びコンデンサで構成される。抵抗６８の他方の端子は、ダイオード７２のカソード端子に接続されており、ダイオード７２のアノード端子は電圧レベル変換回路７４の出力端に接続されている。電圧レベル変換回路７４の入力端は、主制御部１８の出力端に接続されている。
【００２４】
主制御部１８は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ、及び入出力（Ｉ／Ｏ）回路等が各々バスで接続されたマイクロコンピュータ等で構成されている。この主制御部１８の出力端には、Ｄ／Ａ変換回路３０の入力端も接続されており、負荷１２に供給すべき電圧に応じたＰＷＭ信号を出力する。例えば、このＰＷＭ信号のデューティ値が大きくなれば負荷１２への出力電圧が高くなり、デューティ値が小さくなれば出力電圧が低くなる。
【００２５】
また、ＰＷＭ信号は電圧レベル変換回路７４にも出力され、電圧レベル変換回路７４で所定電圧レベルに変換された後、ダイオード７２及び抵抗６８を介して起動電流としてトランジスタ４２のベース端子へ入力される。また、トランジスタ４２のベース端子へ入力される電圧は、安定化のためオフセット電圧電源６６により所定電圧（例えば２．５Ｖ）以下の電圧がオフセットされる。なお、電圧レベル変換回路７４は、ＰＷＭ信号の電圧レベルによっては不要である。また、電圧レベル変換回路７４及びＤ／Ａ変換回路３０は、一例として図３に示すようにトランジスタ、抵抗、及びコンデンサを含んで構成される。
【００２６】
Ｄ／Ａ変換回路３０の出力端は比較回路５４の他方の入力端に接続されている。Ｄ／Ａ変換回路３０は、主制御部１８から出力されるＰＷＭ信号をＤ／Ａ変換し、アナログ信号（目標電圧値）として比較回路５４へ出力する。比較回路５４はトランジスタ７６のベース端子が接続されると共に、電圧検出回路２６と接続されている。また、トランジスタ７６のエミッタ端子は接地され、コレクタ端子はダイオード７０のカソード端子が接続されている。比較回路５４は、一例として図３に示すように、オペアンプ、コンデンサ、及び抵抗を含んで構成され、電圧検出回路２６から出力される電圧モニタ値Ｖｍｏｎ とＤ／Ａ変換回路３０から出力される目標電圧値とを比較し、負荷１２への出力電圧が目標電圧と略一致するようにトランジスタ７６のオンオフを制御してトランジスタ４２のベース電流を制御する。
【００２７】
次に、本実施の形態における作用を説明する。
【００２８】
図４（Ａ）に示すようなＰＷＭ信号が主制御部１８により出力されると、電圧レベル変換回路７４により電圧レベルが所定電圧に変換され、ダイオード７２及び抵抗６８を介してトランジスタ４２のベース端子へ起動電流が流れる。このときの電圧レベル変換回路７４の出力電圧Ｖａ （図３においてａ点に出力される電圧）、トランジスタ４２のベース端子に印加される電圧Ｖｂ （図３においてｂ点に出力される電圧）、ベース電流Ｉｂ の波形はそれぞれ図４（Ｂ）、（Ｃ）、（Ｄ）に示すような波形となる。なお、トランジスタ４２のベース端子に印加される電圧Ｖｂ は、所定電圧（例えば２．５Ｖ）オフセットされている。
【００２９】
この起動電流により図４（Ｅ）に示すようなトランジスタ４２のコレクタ電流ＩＣ が流れ、１次巻線３６に電圧が印加される。そして、図５（Ｅ）に示すような、１次巻線３６に印加された電圧に比例した誘起電圧ＶＸ がバイアス巻線３８に発生する。
【００３０】
バイアス巻線３８に発生した誘起電圧ＶＸ は、抵抗６０を介してさらにトランジスタ４２のベース端子に電流を供給してベース電流を増加させるため、トランジスタ４２はオン状態となり、オン期間が始まる。
【００３１】
このターンオン時には、図５（Ｄ）に示すような分布容量によるラッシュ電流ＩＸ （図中ａの部分）が同調コンデンサ４４に流れるため、トランジスタ４２のベース電流Ｉｂ が抑制され、図１２（Ｂ）に示す従来のようなコレクタ電流ＩＣ のリンギングが発生するのを十分に抑制することができ、負荷１２への出力電圧の変化に対してリンギング振幅の変化を最小限に抑えることができ、ターンオン動作を安定させることができる。なお、図１２（Ａ）、（Ｃ）は従来におけるトランジスタ４２のコレクタ−エミッタ間電圧Ｖｃｅ及びベース電流Ｉｂ をそれぞれ示している。
【００３２】
オン期間では、１次巻線３６に流れる電流、すなわちトランジスタ４２のコレクタ電流ＩＣ はリンギングしながらほぼ直線的に増加してトランス２０を励磁するが、ベース電流Ｉｂ は抵抗６０により抑制され、徐々に減少する。従って、入力巻線に流れる電流、すなわちコレクタ電流ＩＣ は次の（１）式で表される値で飽和し、バイアス巻線３８の誘起電圧ＶＸ がなくなり、トランジスタ４２はオフ状態となり、オフ期間が始まる。
【００３３】
ＩＣ ＝Ｈｆｅ×Ｉｂ ・・・（１）
ただし、Ｈｆｅはトランジスタ４２の電流増幅率。
【００３４】
このターンオフ時には、同調コンデンサ４４に流れる電流ＩＸ （図中ｂの部分）によりベース電流Ｉｂ の供給停止をなだらかに行うことができるので、図１２（Ａ）に示す従来のようなトランジスタ４２のコレクタ−エミッタ間電圧Ｖｃｅにサージ電圧が発生するのを防ぐことができる。このため、ノイズが低減され、出力電圧を安定させることができる。また、トランジスタ４２やトランス２０等の素子への電圧ストレスが軽減される。
【００３５】
オフ期間では、バイアス巻線３８の誘起電圧ＶＸ はトランジスタ４２のベース端子を負電圧に逆バイアスするため、トランス２０の励磁エネルギーが２次巻線３４から負荷１２側へ放出されるまでオフ期間が持続される。
【００３６】
トランス２０の励磁エネルギーがすべて負荷１２側へ放出されると、急激にバイアス巻線３８の誘起電圧ＶＸ は消滅するが、トランス２０のリーケージインダクタンスと分布容量とによりトランジスタ４２のベース端子を順バイアスする方向にリンギングが発生して再びトランジスタ４２をオン状態にする。このようにしてオンオフ動作を繰り返してトランジスタ４２は発振を続ける。これにより、数ｋＶの高圧 （例えば１ｋＶ）が負荷１２へ供給される。なお、負荷１２へ供給される電圧値が目標電圧値よりも高い場合には、比較回路５４がトランジスタ７６をオンしてトランジスタ４２へ流れるベース電流を引き込む。これにより、負荷１２へ供給される電圧値が目標電圧値に保たれる。また、負荷１２への高圧の供給を停止する場合には、主制御部１８から出力されるＰＷＭ信号のデューティ値を０にすることにより行う。
【００３７】
このように、同調コンデンサ４４により、ターンオン時及びターンオフ時の動作が安定するため、出力電圧を安定させることができるので、現像、転写、及び帯電等の電荷供給が安定し、画質濃度の均一性を保つことができる。また、従来必要であったターンオフ時のスナバーエネルギー抑制のための回路が不要となり、装置を小型化することができる。
【００３８】
また、電圧レベル変換したＰＷＭ信号によりトランジスタ４２を起動するため、従来のように電源再投入時の起動回路の誤動作を防ぐことができるとともに、、オンオフ判定回路が不要なので、装置を小型化、低コスト化することができる。
【００３９】
次に、電源装置１０の他の例について図６乃至図８を参照して説明する。なお、図１の電源装置１０と同一部分には同一の符号を付し、その詳細な説明は省略する。
【００４０】
図６に示す電源装置１０は、図１に示すトランジスタ４２に代えてＭＯＳ−ＦＥＴ４２とした以外は、図１に示す電源装置１０と同一である。
【００４１】
また、図７に示す電源装置１０は、１次巻線３６の他方の端子に同調コンデンサ４４Ａ、４４Ｂの一方の端子が接続されている。同調コンデンサ４４Ａの一方の端子はダイオード８０のアノード端子が接続されており、ダイオード８０のカソード端子はバイアス巻線３８の一方の端子が接続されている。コンデンサ４４Ｂの一方の端子はダイオード８２のカソード端子が接続されており、ダイオード８２のアノード端子は、バイアス巻線３８の一方の端子が接続されている。これ以外は図１に示す電源装置１０と同一である。
【００４２】
図８に示す電源装置１０は、１次巻線３６の他方の端子に同調コンデンサ４４の一方の端子が接続されており、同調コンデンサ４４の他方の端子には抵抗８４の一方の端子が接続されている。抵抗８４の他方の端子はバイアス巻線３８の一方の端子が接続されている。これ以外は図１に示す電源装置１０と同一である。このような図６乃至図８に示す電源装置も図１に示す電源装置１０とほぼ同様の動作をする。
【００４３】
次に、電源装置１０の起動回路３２の他の例について図９及び図１０を参照して説明する。なお、図１の起動回路３２と同一部分には同一の符号を付し、その詳細な説明は省略する。
【００４４】
図９に示す起動回路３２は、オフセット電圧電源６６及びダイオード７２が無い点を除いて図１に示す起動回路３２と同一である。図１０に示す起動回路３２は、ダイオード７２が無い点を除いて図１に示す起動回路３２と同一である。このような図９及び図１０に示す起動回路３２も図１に示す起動回路３２とほぼ同様の動作をする。
【００４５】
なお、本実施の形態では、同調コンデンサ４４と外部リモート信号を用いた起動回路３２とを組み合わせて自励ＲＣＣ回路に適用した電源装置１０について説明したが、これに限らずそれぞれ単独で適用しても良い。また、本実施の形態では、数ｋＶの高圧を発生させる電源装置について説明したが、これに限らず、数１０Ｖ〜数１００Ｖ程度の電圧を出力する電源装置にも本発明を適用可能であることはいうまでもない。
【００４６】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、入力巻線の他端とバイアス巻線の一端との間に、スイッチング手段及びスイッチング手段の制御入力端に流れる電流を抑制する電流抑制手段を設けたので、出力巻線側間容量と、入力巻線と出力巻線との間に生じる入力出力巻線間容量とによる分布容量によるラッシュ電流を抑制することができるのでリンギングの発生を防ぐことができ、出力電圧が安定する、という効果を有する。
【００４８】
請求項２に記載の発明によれば、スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段及び起動用の外部リモート信号を少なくとも第２の抵抗を介して前記スイッチング手段の制御入力端へ入力する入力手段を備えたので、リンギングの発生を防止して出力を安定させることができると共に、入力電圧変動による駆動回路の誤動作を防ぐことができる、という効果を有する。
【図面の簡単な説明】
【図１】電源装置の高圧電源部の回路構成の一例を示す回路図である。
【図２】電源装置の概略構成を示すブロック図である。
【図３】電源装置の高圧電源部の詳細な回路構成の一例を示す回路図である。
【図４】起動時における高圧電源部の各部の動作波形を示す波形図である。
【図５】定常時における高圧電源部の各部の動作波形を示す波形図である。
【図６】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図７】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図８】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図９】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図１０】電源装置の高圧電源部の回路構成の他の例を示す回路図である。
【図１１】従来における電源装置の回路構成の一例を示す回路図である。
【図１２】従来における高圧電源部の各部の動作波形を示す波形図である。
【符号の説明】
１０ 電源装置
１２ 負荷
１４ 高圧電源部
１６ 直流電源
１８ 主制御部
２０ 昇圧トランス
２２ 整流平滑回路
２６ 電圧検出回路
２８ 制御回路
３０ Ｄ／Ａ変換回路
３２ 起動回路（駆動回路）
３４ ２次巻線（出力巻線）
３６ １次巻線（入力巻線）
３８ バイアス巻線
４２ トランジスタ
４４ 同調コンデンサ（電流抑制手段）
６８ 抵抗
Claims (2)
- 一端に電力が入力される入力巻線、該入力巻線に印加された電力に応じた電力が誘起されるバイアス巻線、及び出力巻線を備えたトランスと、
一端が前記入力巻線の他端と接続されると共に制御入力端が抵抗を介して前記バイアス巻線の一端と接続され、前記バイアス巻線に誘起された電力に応じて前記入力巻線への電力の印加をスイッチングするスイッチング手段と、
前記入力巻線の他端と前記バイアス巻線の一端との間に接続され、前記スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段と、
を有する電源装置。 - 一端に電力が入力される入力巻線、該入力巻線に印加された電力に応じた電力が誘起されるバイアス巻線、及び出力巻線を備えたトランスと、
一端が前記入力巻線の他端と接続されると共に制御入力端が第１の抵抗を介して前記バイアス巻線の一端と接続され、前記バイアス巻線に誘起された電力に応じて前記入力巻線への電力の印加をスイッチングするスイッチング手段と、
起動用の外部リモート信号を少なくとも第２の抵抗を介して前記スイッチング手段の制御入力端へ入力する入力手段と、
前記入力巻線の他端と前記バイアス巻線の一端との間に接続され、前記スイッチング手段及び前記制御入力端に流れる電流を抑制する電流抑制手段と、
を有する電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190399A JP3596327B2 (ja) | 1999-02-09 | 1999-02-09 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190399A JP3596327B2 (ja) | 1999-02-09 | 1999-02-09 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232777A JP2000232777A (ja) | 2000-08-22 |
| JP3596327B2 true JP3596327B2 (ja) | 2004-12-02 |
Family
ID=12343973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190399A Expired - Fee Related JP3596327B2 (ja) | 1999-02-09 | 1999-02-09 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3596327B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4683074B2 (ja) | 2008-05-30 | 2011-05-11 | ブラザー工業株式会社 | 電源装置およびそれを備えた画像形成装置 |
| JP5809656B2 (ja) * | 2013-03-29 | 2015-11-11 | 株式会社沖データ | 高圧電源装置及び画像形成装置 |
-
1999
- 1999-02-09 JP JP3190399A patent/JP3596327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000232777A (ja) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3548889B2 (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| US6898090B2 (en) | Switching power supply unit and electronic apparatus using the same | |
| US8873991B2 (en) | Power supply system, image forming apparatus having the same, and low-capacity AC processing circuit | |
| EP1885052B1 (en) | Switching Mode Power Supply (SMPS) device, image forming apparatus including the SMPS device, and method of driving the SMPS device | |
| JP3465673B2 (ja) | スイッチング電源装置 | |
| US20020181252A1 (en) | Switching power source device | |
| GB2377096A (en) | Switching power supply with feedback control | |
| JP3559645B2 (ja) | スイッチング電源装置 | |
| JP3470693B2 (ja) | 自励発振型スイッチング電源装置 | |
| GB2387281A (en) | Switching power supply unit | |
| JPH03235660A (ja) | スイッチングレギュレータ | |
| JP3028044B2 (ja) | スイッチング電源装置 | |
| JP6188371B2 (ja) | 電源装置及び画像形成装置 | |
| JP3596327B2 (ja) | 電源装置 | |
| JP2013251979A (ja) | 電源装置及び画像形成装置 | |
| JP3022246B2 (ja) | スイッチング電源装置 | |
| JP2001045749A (ja) | スイッチング電源装置およびその動作方法 | |
| JP7204529B2 (ja) | 電源装置及び画像形成装置 | |
| JP3747746B2 (ja) | 電源装置 | |
| JP2001178126A (ja) | スイッチング電源 | |
| JP3747745B2 (ja) | 電源装置 | |
| JPH10201230A (ja) | 直流高電圧電源の駆動回路 | |
| JP2007047368A (ja) | 画像形成装置 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JP2003224977A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |