JP2016082714A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】簡易な構成で、トランスの振動音を抑えること。【解決手段】一次巻線Ｎｐ、二次巻線Ｎｓ及び補助巻線Ｎｂを有するトランス１２０と、一次巻線Ｎｐに接続され、一次巻線Ｎｐへの電流の供給及び遮断を制御する主スイッチング素子１０４と、を有し、主スイッチング素子１０４のオン、オフを繰り返すことにより二次巻線Ｎｓから電圧を出力する電源装置において、補助巻線Ｎｂに接続され、主スイッチング素子１０４のオン時間を決定する積分回路と、補助巻線Ｎｂに発生した電圧に応じて、積分回路が決定するオン時間を切り替えるトランジスタ１１３、１１５と、を備える。【選択図】図１

Description

本発明は、電源装置及びその電源装置を備えた画像形成装置に関し、特に自励式フライバック電源の静音化に関する。

スイッチング電源の一種である自励式フライバック電源は、低価格で容易に構成可能であることから、従来から広く使用されている。近年、自励式フライバック電源を搭載した電子機器では、通常モードと、消費電力を低減させるパワーセーブモードの２種類の動作モードを設けることで、省エネルギー化が図られている。例えば特許文献１では、待機時などの電源負荷が軽くなる場合には、自励式フライバック電源の出力電圧を低下させることで、消費電力を低減する技術が提案されている。

自励式フライバック電源では、スイッチング素子がオン状態時に流れる励磁電流によってトランスが振動し、振動音を発生することが知られている。特に、パワーセーブモード時には、通常モード時と比較して、励磁電流による振動音の周波数、即ちスイッチング素子による発振周波数が低周波領域にシフトする。そのため、パワーセーブモード時には、スイッチング素子の発振周波数が人間の可聴周波数帯に入ってしまい、振動音が聞こえてしまうという課題があった。なお、ここで課題となる振動音は、トランスの巻線及びコアの振動が原因で発生する。トランスの巻線及びコアの振動は、トランスに磁束が発生することによるものであり、磁束の大きさは、トランスを制御するスイッチング素子に流れる電流に比例して大きくなる。そのため、スイッチング素子に流れる電流が大きいほど、トランスの巻線及びコアの振動が大きくなり、トランスの振動音も大きくなってしまう。

図５は、図４に示す従来の自励式フライバック電源に、トランスの振動音を抑制する回路を追加した回路図である。図５において、ＭＯＤＥ端子（図中、「ＭＯＤＥ」と表示）からは、通常モード時にはハイレベル、パワーセーブモード時にはローレベルの信号が入力される。通常モード時には、主スイッチング素子１０４のオン時間は、抵抗４０３とコンデンサ１１１から構成される積分回路の時定数により決定される。一方、パワーセーブモード時には、主スイッチング素子１０４のオン時間は、抵抗４０１、抵抗４０３、コンデンサ１１１から構成される積分回路の時定数によりほぼ決定され、通常モード時より時定数は小さくなる。そのため、パワーセーブモード時には、主スイッチング素子１０４がオンしている時間が短くなり、トランスの振動音を低減することができる。なお、図４、図５の回路の詳細については後述する。

特開２０００−２７８９４６号公報

しかしながら、図５に示すように、フォトカプラ４０４を介してトランス１２０の一次側と二次側の回路を接続する必要があり、電源装置の小型化が難しいという課題がある。更に、高価なフォトカプラ４０４を使用することで、コストアップしてしまうという課題もある。

本発明はこのような状況のもとでなされたもので、簡易な構成で、トランスの振動音を抑えることを目的とする。

前述した課題を解決するため、本発明では次の通りに構成する。

（１）一次巻線、二次巻線及び補助巻線を有するトランスと、前記一次巻線に接続され、前記一次巻線への電流の供給及び遮断を制御するスイッチング素子と、を有し、前記スイッチング素子のオン、オフを繰り返すことにより前記二次巻線から電圧を出力する電源装置において、前記補助巻線に接続され、前記スイッチング素子のオン時間を決定する決定手段と、前記補助巻線に発生した電圧に応じて、前記決定手段が決定するオン時間を切り替える切替手段と、を備えることを特徴とする電源装置。

（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、簡易な構成で、トランスの振動音を抑えることができる。

実施例１のスイッチング電源の回路構成を示す回路図 実施例２のスイッチング電源の回路構成を示す回路図 実施例３の画像形成装置の模式図 従来例のスイッチング電源の回路構成を示す回路図 従来例のスイッチング電源に積分回路切り替え回路を備えた回路図

まず、後述する実施例のスイッチング電源装置との比較のために、自励式フライバック電源の構成及び動作について、図を参照して説明する。

［スイッチング電源装置の構成と動作］
図４は、従来のスイッチング電源の一つである自励式フライバック電源の構成を示す回路図である。図４において、商用交流電源１００よりフィルタ回路１０１を介して入力される交流電圧は、ブリッジダイオード１０２、平滑コンデンサ１０３（以下、コンデンサ１０３という）により整流平滑され、直流電圧が生成される。生成された直流電圧が蓄積されたコンデンサ１０３の両端には、トランス１２０の一次巻線Ｎｐの一端と、ＦＥＴ（電界効果トランジスタ）で構成された主スイッチング素子１０４のソース端子が直列に接続されている。一次巻線Ｎｐと接続された側の端子であるコンデンサ１０３の正端子と主スイッチング素子１０４のゲート端子との間には、主スイッチング素子１０４の発振を開始させるための起動抵抗１０５が接続されている。コンデンサ１０３の正端子から起動抵抗１０５に流れ込む電流により、主スイッチング素子１０４のゲート端子に印加される電圧（以下、ゲート電圧という）が上昇し、主スイッチング素子１０４が導通状態になると、ドレイン電流が流れる。主スイッチング素子１０４にドレイン電流が流れることにより、トランス１２０の一次巻線Ｎｐには電流が流れ、これによりトランス１２０は励磁され、更に補助巻線Ｎｂに電圧が誘起される。その結果、補助巻線Ｎｂに誘起された電圧は、主スイッチング素子１０４のゲート電圧を更に上昇させる。そして、補助巻線Ｎｂに誘起される電圧が、補助巻線Ｎｂと一次巻線Ｎｐとの巻数比により決定される電圧になるまで、主スイッチング素子１０４のゲート電圧を上昇させる正帰還が行われる。

補助巻線Ｎｂの両端は、抵抗１１２、コンデンサ１１１から構成される積分回路に接続されており、補助巻線Ｎｂに誘起された電圧によりコンデンサ１１１が充電される。コンデンサ１１１は、その両端の端子間の電圧（以下、両端電圧という）がトランジスタ１１０のベース端子−エミッタ端子間に印加されるように接続されている。そのため、コンデンサ１１１の両端電圧がトランジスタ１１０の閾値電圧よりも高くなると、トランジスタ１１０がオン（ＯＮ）する。トランジスタ１１０がオンすると、抵抗１０７を介してコレクタ電流が流れるため、主スイッチング素子１０４のゲート電圧が低下し、主スイッチング素子１０４はオフ（ＯＦＦ）する。このように、制御手段であるトランジスタ１１０は、一次巻線Ｎｐへの電流の供給及び遮断を制御する主スイッチング素子１０４の導通、非導通を制御するために設けられている。

主スイッチング素子１０４がオフすると、トランス１２０の各巻線には逆起電力が発生し、二次巻線Ｎｓから整流ダイオード１２１を介して、負荷電流が出力端１２４から負荷に供給される。そして、トランス１２０に蓄えられたエネルギーが負荷電流として消費されていき、整流ダイオード１２１のカソード端子とアノード端子間の両端電圧が順方向電圧Ｖｆよりも下がると、整流ダイオード１２１は非導通状態となり、負荷電流が流れなくなる。その結果、トランス１２０の各巻線には逆起電力が発生し、補助巻線Ｎｂに生じる逆起電圧により、再度、主スイッチング素子１０４がオンする。

主スイッチング素子１０４がオンすると、一次巻線Ｎｐに電流が流れるため、トランス１２０の励磁、補助巻線Ｎｂへの電圧誘起が始まる。そして、補助巻線Ｎｂへの電圧誘起と同時に、コンデンサ１１１への電荷の供給（充電）も始まる。コンデンサ１１１の充電電位がトランジスタ１１０の閾値電圧を超えると、再度トランジスタ１１０がオン状態となり、その結果、主スイッチング素子１０４がオフし、トランス１２０の各巻線には逆起電力が生じる。以降、上述した一連の動作が繰り返され、主スイッチング素子１０４はオン、オフを繰り返すことになる。

図４には、トランス１２０の二次側に生成され、出力端１２４から出力される出力電圧が一定の電圧である目標電圧を維持するように、フォトカプラ１２５、オペアンプ１２８等から構成されるフィードバック手段であるフィードバック回路が設けられている。ＣＰＵからの入力信号がロー（Ｌｏｗ）レベルのとき、オペアンプ１２８の非反転入力端子（＋端子）には、直流電源電圧１２９を第一の抵抗である抵抗１３０、１３３、１３４で分圧した電圧が入力される。なお、中央制御装置であるＣＰＵは、図４の電源装置内のＣＰＵでもよいし、図４の電源装置を備える機器のＣＰＵでもよい。また、オペアンプ１２８の反転入力端子（−端子）には、出力端１２４に生じた出力電圧を抵抗１２３、１３１で分圧した電圧が入力される。そして、オペアンプ１２８は、２つの入力端子に入力された入力電圧を比較し、比較結果に応じて出力端子の出力電圧（フィードバック信号）を制御し、トランス１２０の一次側にフィードバックする。これにより、出力端１２４から出力される出力電圧が所定の電圧となるように制御される。オペアンプ１２８の出力端子は、抵抗１２７を介してフォトカプラ１２５の発光ダイオード（以下、ＬＥＤという）のカソード端子に接続されており、ＬＥＤのアノード端子には、直流電源電圧１２６が接続されている。

抵抗１２３、１３１で分圧された電圧が、直流電源電圧１２９を抵抗１３０、１３３、１３４により分圧して生成される基準電圧より低い場合は、オペアンプ１２８の出力はハイ（Ｈｉｇｈ）レベルとなる。そのため、フォトカプラ１２５のＬＥＤは非導通状態となって、電流は流れず、ＬＥＤは点灯しない。一方、抵抗１２３、１３１で分圧された電圧が、直流電源電圧１２９を抵抗１３０、１３３、１３４で分圧して生成される基準電圧より高い場合は、オペアンプ１２８の出力はローレベルとなる。そのため、フォトカプラ１２５のＬＥＤは導通状態となり、電流が流れ、ＬＥＤは点灯する。その結果、フォトカプラ１２５のフォトトランジスタがオンし、フォトトランジスタにコレクタ電流が流れ始める。フォトカプラ１２５のフォトトランジスタのコレクタ端子は、主スイッチング素子１０４のゲート端子に接続されており、エミッタ端子はトランジスタ１１０のベース端子に接続されている。フォトカプラ１２５のフォトトランジスタに電流が流れると、主スイッチング素子１０４のゲート電圧を低下させると共に、コンデンサ１１１の充電も始まる。そして、コンデンサ１１１が充電され、コンデンサ１１１の両端電圧が上昇すると、トランジスタ１１０のベース端子に電流が流れ込んで、トランジスタ１１０がオンし、その結果、主スイッチング素子１０４はオフする。以上説明したフィードバック回路の動作により、出力端１２４の出力電圧のフィードバックがない場合に比べ、主スイッチング素子１０４が早くオフする帰還動作により、出力端１２４に出力される出力電圧が所定の電圧に維持されるように制御する。

また、第一のスイッチ手段であるトランジスタ１３２は、出力端１２４から出力される出力電圧の目標電圧を切り替えるために設けられている。ＣＰＵからの入力信号がローレベルであれば、トランジスタ１３２はオフ状態となり、オペアンプ１２８の非反転入力端子に入力される電圧は、直流電源電圧１２９を抵抗１３０、１３３、１３４で分圧した電圧（第一の目標電圧）となる。このときの非反転入力端子に入力される電圧は、直流電源電圧１２９の電圧値に、（抵抗１３０、１３４の抵抗値の合計）／（抵抗１３３、１３０、１３４の抵抗値の合計）を乗じることにより算出することができる。一方、ＣＰＵからの入力信号がハイレベルであれば、トランジスタ１３２はオン状態となり、オペアンプ１２８の非反転入力端子に入力される電圧は、直流電源電圧１２９を抵抗１３０、１３３で分圧した電圧（第二の目標電圧）になる。このときの非反転入力端子に入力される電圧は、直流電源電圧１２９の電圧値に、（抵抗１３０の抵抗値）／（抵抗１３３、１３０の抵抗値の合計）を乗じることにより算出することができる。なお、トランジスタ１３２のコレクタ−エミッタ間の電圧が略０Ｖになるため、非反転入力端子に入力される電圧を算出することができる。なお、上述した非反転入力端子に入力される電圧を算出する式より、非反転入力端子に入力される電圧は、ＣＰＵからの入力信号がローレベルの場合の方が、ハイレベルの場合よりも高いことがわかる。抵抗１３０、１３３、１３４を適切な定数に設定することで、ＣＰＵからの入力信号に応じて、オペアンプ１２８の非反転入力端子に入力される基準電圧を変更し、出力端１２４から出力される出力電圧の目標電圧を切り替えている。

以上説明したように、図４の回路構成では、通常モードよりも電源負荷が軽くなるとき、ＣＰＵからの入力信号をハイレベルにすることにより、パワーセーブモードに切り替える仕様となっている。そのため、パワーセーブモード時には、出力端１２４から出力される出力電圧が通常モードの場合よりも低下するため、軽負荷時の自励式フライバック電源の消費電力を低減することができる。

しかしながら、上述した自励式フライバック電源では、パワーセーブモード時は通常モード時と比較して、主スイッチング素子１０４の発振周波数が低周波領域にシフトする。そのため、パワーセーブモード時には、主スイッチング素子１０４の発振周波数が、人間の可聴周波数帯域に入ってしまい、振動音が聞こえてしまうという課題があった。なお、この振動音は、主スイッチング素子１０４のオン、オフにより生じるトランス１２０の巻線及びコアの振動が原因で発生する。

［トランスの振動音を抑制する回路の構成と動作］
次に、トランスの振動音を抑制する回路構成の一例について説明する。図５は、図４の回路にトランスの振動音を抑制する回路を追加した回路である。図５では、図４の回路構成に、フォトカプラ４０４、トランジスタ４０２、４０６、抵抗４０１、４０３、４０５が追加されている。図５では、上述した図４の回路と同一の回路に関しては同一の符号を付し、詳細な説明は省略する。

図５において、ＭＯＤＥ端子（図中、「ＭＯＤＥ」と表示）からは、通常モード時にはハイレベル、パワーセーブモード時にはローレベルの信号が入力される。通常モード時には、トランジスタ４０６のベース端子に、ＭＯＤＥ端子からハイレベル信号が入力されてトランジスタ４０６はオンし、トランジスタ４０６にコレクタ電流が流れる。そのため、フォトカプラ４０４のＬＥＤに電流が流れて導通状態となって、ＬＥＤが点灯する。その結果、フォトカプラ４０４のフォトトランジスタがオンし、フォトトランジスタにコレクタ電流が流れる。フォトカプラ４０４のフォトトランジスタのコレクタ端子は、トランジスタ４０２のベース端子及び抵抗４０３の一端に接続されており、エミッタ端子はトランジスタ１１０のベース端子に接続されている。従って、フォトカプラ４０４のフォトトランジスタがオンのときは、トランジスタ４０２はオフ状態となる。そのため、フォトカプラ４０４のフォトトランジスタがオンのときは、主スイッチング素子１０４のオン時間は、抵抗４０３とコンデンサ１１１から構成される積分回路の時定数により決定される。

一方、パワーセーブモード時には、トランジスタ４０６のベース端子にＭＯＤＥ端子からローレベル信号が入力されるため、トランジスタ４０６はオフ状態となり、トランジスタ４０６にはコレクタ電流が流れない。そのため、フォトカプラ４０４のＬＥＤには電流が流れないために非導通状態となり、ＬＥＤは点灯しない。その結果、フォトカプラ４０４のフォトトランジスタもオフし、非導通状態となる。そして、フォトカプラ４０４のフォトトランジスタがオフのときは、トランジスタ４０２のベース端子には抵抗４０３を介して電流が流れ込み、トランジスタ４０２はオンする。フォトカプラ４０４のフォトトランジスタがオフのときは、主スイッチング素子１０４のオン時間は、抵抗４０１、抵抗４０３、コンデンサ１１１から構成される積分回路の時定数によりほぼ決定され、通常モード時より時定数は小さくなる。そのため、通常モード時と比較してパワーセーブモード時には、主スイッチング素子１０４がスイッチング１周期の間に電流を流している時間、即ちオンしている時間が短くなり、主スイッチング素子１０４に流れるピーク電流が制限される。これにより、トランスの振動音を低減することができる。

しかしながら、図５に示すように積分回路の時定数を切り替えるためにフォトカプラ４０４を使用した回路構成では、フォトカプラ４０４を介してトランス１２０の一次側と二次側の回路を接続する必要がある。そのため、回路基板に信号パターンを配線するとき、回路面積が拡大してしまい、電源装置の小型化、回路設計の自由度という観点から見ると、制約条件になる。また、積分回路の時定数を切り替えるための回路に、フォトカプラ４０４を使用することで、コストアップしてしまい、回路を安価に構成することができないという課題が生じる。

［スイッチング電源装置の構成と動作］
図１は、上述した課題に対応した系として実施例１の回路構成を表した回路図である。図１と、上述した従来の図５の回路構成との違いは、図１においては、主スイッチング素子１０４のオン時間を決める決定手段である積分回路の時定数を切り替える回路が、トランス１２０の一次側の回路のみで構成されている点である。なお、図１において、図５の回路図と同一の回路については同一の符号を付し、詳細な説明は省略する。

（回路構成）
図１において、主スイッチング素子１０４のオン時間を決める積分回路の時定数を切り替える回路（切替手段）は、次の回路素子から構成されている。即ち、ＰＮＰ型のトランジスタ１１３、１１５、抵抗１１２、１１４、１１７、１３５、コンデンサ１１８、整流ダイオード１１９、定電圧ダイオード１１６から構成されている。

図１において、第二のコンデンサであるコンデンサ１１８の一端は、補助巻線Ｎｂの一次巻線と同極側の端子に接続され、他端は、整流ダイオード１１９のカソード端子及び定電圧ダイオード１１６のカソード端子に接続されている。整流ダイオード１１９のアノード端子は、補助巻線Ｎｂの一次巻線とは異極側の端子に接続されている。定電圧ダイオード１１６のアノード端子は、切替部であるトランジスタ１１５のエミッタ端子に接続されている。トランジスタ１１５のベース端子は抵抗１１７の一端に接続され、抵抗１１７の他端は、補助巻線Ｎｂの一次巻線と同極側の端子に接続されたコンデンサ１１８の低電位側に接続されている。トランジスタ１１５のコレクタ端子は、第二のスイッチ手段であるトランジスタ１１３のベース端子及び抵抗１１４の一端に接続され、抵抗１１４の他端は補助巻線Ｎｂの一次巻線とは異極側の端子に接続されている。トランジスタ１１３のエミッタ端子は、補助巻線Ｎｂの一次巻線と同極側の端子に接続され、トランジスタ１１３のコレクタ端子は、抵抗１３５の一端に接続されている。一方、抵抗１３５の他端は、トランジスタ１１０のベース端子、コンデンサ１１１の一端、抵抗１１２の一端及びフォトカプラ１２５のフォトトランジスタのエミッタ端子に接続されている。また、抵抗１１２の他端は、補助巻線Ｎｂの一次巻線と同極側の端子に接続され、コンデンサ１１１の他端は、補助巻線Ｎｂの一次巻線と異極側の端子に接続されている。

（回路動作）
図１において、商用交流電源１００よりフィルタ回路１０１を介して入力される交流電圧は、ブリッジダイオード１０２、コンデンサ１０３により整流平滑され、直流電圧が生成され、生成された直流電圧はコンデンサ１０３に充電される。そして、コンデンサ１０３の正端子から起動抵抗１０５に流れ込む電流により、主スイッチング素子１０４のゲート端子に電圧が印加され、主スイッチング素子１０４がオンする。

主スイッチング素子１０４がオンすると、主スイッチング素子１０４に流れるドレイン電流によりトランス１２０は励磁され、二次巻線Ｎｓと補助巻線Ｎｂには、一次巻線Ｎｐとの巻数比で決まる電圧が誘起される。電源装置の起動時は、コンデンサ１１８に充電された電荷量はゼロであるため、トランジスタ１１５のベース端子−エミッタ端子間には、トランジスタ１１５をオンさせる電圧が印加されていない。従って、トランジスタ１１５はオフし、一方、トランジスタ１１３には抵抗１１４を介してベース電流が流れるため、トランジスタ１１３はオンする。このときの積分回路は、第二の抵抗である抵抗１１２、１３５、第一のコンデンサであるコンデンサ１１１により構成され、その時定数は、抵抗１１２、１３５の合成抵抗値と、コンデンサ１１１の容量によりほぼ決定される。そして、トランジスタ１１３がオンし、積分回路の時定数により決定される時間が経過すると、上昇したコンデンサ１１１の両端電圧により、トランジスタ１１０がオンする。トランジスタ１１０がオンすると、抵抗１０７を介してトランジスタ１１０にコレクタ電流が流れるために、主スイッチング素子１０４のゲート電圧が低下し、主スイッチング素子１０４はオフする。

主スイッチング素子１０４がオフすると、トランス１２０の各巻線には逆起電力が発生し、二次巻線Ｎｓに発生した逆起電力により、整流ダイオード１２１に負荷電流が流れ出し、出力端１２４から負荷に供給される。このとき、補助巻線Ｎｂには、二次巻線Ｎｓと補助巻線Ｎｂの巻数比で決まる電圧（負電圧）が発生する。補助巻線Ｎｂに発生した電圧は、整流ダイオード１１９を介してコンデンサ１１８に充電される。一方、トランス１２０の二次側では、負荷電流が整流ダイオード１２１を介して出力端１２４から負荷に供給されることにより、トランス１２０に蓄積されたエネルギーは消費される。整流ダイオード１２１の両端電圧が順方向電圧Ｖｆより下がると、整流ダイオード１２１は非導通状態となり、トランス１２０の各巻線に逆起電力が発生する。そして、補助巻線Ｎｂに生じる逆起電圧により、再度、主スイッチング素子１０４がオンする。以上の動作を繰り返しながら、トランス１２０の二次側では出力端１２４から出力される出力電圧が所定の電圧となるように、前述したフィードバック回路が制御する。

（積分回路を切り替える回路の動作）
上述した一連のスイッチング動作の中で、コンデンサ１１８には、補助巻線Ｎｂに誘起され、出力端１２４の出力電圧と二次巻線Ｎｓと補助巻線Ｎｂの巻数比で決定される電圧が充電される。そのため、通常モードと、出力端１２４から出力される出力電圧を低下させるパワーセーブモードでは、出力端から出力される出力電圧が異なるため、補助巻線Ｎｂに誘起される誘起電圧も異なる。図１に示す本実施例の回路では、補助巻線Ｎｂに誘起される電圧をコンデンサ１１８に充電し、充電されたコンデンサ１１８の電圧に基づき、主スイッチング素子１０４のオン時間を決める積分回路の時定数を切り替える回路が構成されている。補助巻線Ｎｂの一次巻線Ｎｐと同極側の端子に接続されたコンデンサ１１８の低電位側の端子は、抵抗１１７を介してトランジスタ１１５のベース端子に接続されている。一方、コンデンサ１１８の高電位側の端子は、定電圧ダイオード１１６を介してトランジスタ１１５のエミッタ端子に接続されている。コンデンサ１１８に充電された電圧が、定電圧ダイオード１１６のツェナー電圧Ｖｚより高いと、定電圧ダイオード１１６は導通状態となってトランジスタ１１５はオンする。一方、コンデンサ１１８に充電された電圧が、ツェナー電圧Ｖｚよりも低いときは、定電圧ダイオード１１６は非導通状態となり、トランジスタ１１５はオフする。なお、ツェナー電圧Ｖｚは、通常モード時に補助巻線Ｎｂに誘起される電圧、即ちコンデンサ１１８に充電される電圧よりは低く、パワーセーブモード時に補助巻線Ｎｂに誘起される電圧、即ちコンデンサ１１８に充電される電圧よりは高い電圧が設定されている。

通常モード時、即ち、出力端１２４からの出力電圧が高い場合には、コンデンサ１１８に充電される電圧は、定電圧ダイオード１１６のツェナー電圧Ｖｚより高くなる。そのため、定電圧ダイオード１１６は導通状態となって、トランジスタ１１５はオンし、コレクタ電流が抵抗１１４を介して流れる。このとき、トランジスタ１１３のベース端子には、コンデンサ１１８の高電位側の端子電圧から定電圧ダイオード１１６のツェナー電圧Ｖｚと、トランジスタ１１５のコレクタ端子−エミッタ端子間電圧を差し引いた電圧が印加される。そのため、トランジスタ１１３はオフする。その結果、トランジスタ１１３がオフのときには、主スイッチング素子１０４のオン時間を決める積分回路の時定数は、抵抗１１２とコンデンサ１１１により決定される。

一方、パワーセーブモード時、即ち、出力端１２４からの出力電圧が低い場合には、コンデンサ１１８に充電される電圧は定電圧ダイオード１１６のツェナー電圧Ｖｚより低くなる。そのため、定電圧ダイオード１１６は非導通状態となり、トランジスタ１１５はオフする。トランジスタ１１５がオフのときには、トランジスタ１１３のベース端子−エミッタ端子間電圧には、トランジスタ１１３をオンさせる電圧が生じる。その結果、トランジスタ１１３がオンのときには、主スイッチング素子１０４のオン時間を決める積分回路の時定数は、抵抗１１２、１３５の合成抵抗とコンデンサ１１１でほぼ決定される。抵抗１１２、１３５の合成抵抗値は、抵抗１１２の抵抗値よりも小さいため、パワーセーブモード時の積分回路の時定数は、通常モード時の積分回路の時定数よりも小さくなる。従って、パワーセーブモード時の主スイッチング素子１０４のオン時間は、通常モード時に比べて短くなる。

以上説明したように、本実施例では、図１に示す回路構成にすることにより、パワーセーブモード時は、通常モード時と比べて、主スイッチング素子１０４が早くオフするため、トランス１２０の一次巻線Ｎｐに流れる電流値を抑えることができる。これにより、トランスの振動音を抑制することができる。また、本実施例では、トランス１２０の一次側の回路のみで、主スイッチング素子１０４のオン時間を決定する積分回路の時定数を切り替える回路構成となっている。その結果、トランス１２０の一次側及び二次側に切り替え回路が必要であった従来例と比べ、切り替え回路に要する回路基板上の面積を抑えることができる。更に、本実施例では、積分回路の時定数を切り替える回路は簡易な回路であり、フォトカプラを使用する必要がなくなるため、コストを抑えることができる。なお、二次巻線の電圧が降下したことを補助巻線の電圧で検知し、検知した電圧に応じてスイッチング素子のオン時間を決める積分回路を切り替える回路構成は、本実施例の回路構成に限定されない。

以上説明したように、本実施例によれば、簡易な構成で、トランスの振動音を抑えることができる。

実施例１では、補助巻線Ｎｂに生じた電圧を検知するため、定電圧ダイオードを用いた回路構成について説明した。実施例２では、定電圧ダイオードを使用せずに、より安価に補助巻線Ｎｂに生じた電圧を検知する回路構成について説明する。

［スイッチング電源装置の構成と動作］
（回路構成）
図２は、本実施例のスイッチング電源装置の回路構成を表した回路図である。図２では、実施例１の図１において、コンデンサ１１８に充電された電圧を検知するための回路を構成していた定電圧ダイオード１１６、抵抗１１７が削除され、抵抗２０１、２０２が追加されている。抵抗２０１の一端は、補助巻線Ｎｂの一次巻線と同極側の端子に接続されたコンデンサ１１８の低電位側の端子に接続され、抵抗２０１の他端は、抵抗２０２の一端及びトランジスタ１１５のベース端子に接続されている。抵抗２０２の他端は、トランジスタ１１５のエミッタ端子及びコンデンサ１１８の高電位側の端子に接続されている。なお、図２において、図１の回路図と同一の回路については同一の符号を付し、説明は省略する。

（回路動作）
実施例１の図１と同様に、コンデンサ１１８には補助巻線Ｎｂに生じた電圧が充電されており、コンデンサ１１８の両端子には、直列に接続された抵抗２０１、２０２が接続されている。コンデンサ１１８に充電された電圧は、抵抗２０１、２０２により分圧され、分圧された電圧はトランジスタ１１５のベース端子に印加される。一方、コンデンサ１１８の高電位側の端子は、トランジスタ１１５のエミッタ端子に接続されているため、抵抗２０２の両端に生じた電圧と、トランジスタ１１５のベース端子−エミッタ端子間電圧に応じて、トランジスタ１１５のオン、オフ状態が決定される。

通常モード時、即ち、出力端１２４からの出力電圧が高い場合には、コンデンサ１１８に充電される電圧も高くなり、抵抗２０２の両端には、トランジスタ１１５をオンさせる電圧が生じる。トランジスタ１１５がオンすると、トランジスタ１１５のコレクタ電流が抵抗１１４を介して流れるため、トランジスタ１１５のコレクタ端子には所定の電圧が生じる。そのため、トランジスタ１１３のベース端子−エミッタ端子間には、トランジスタ１１３をオンさせる電圧が生じないため、トランジスタ１１３はオフする。その結果、トランジスタ１１３がオフのときには、主スイッチング素子１０４のオン時間を決める積分回路の時定数は、抵抗１１２とコンデンサ１１１により決定される。

一方、パワーセーブモード時、即ち、出力端１２４からの出力電圧が低い場合には、コンデンサに１１８に充電される電圧は、通常モード時と比較して小さくなるため、抵抗２０２の両端には、トランジスタ１１５をオンさせるだけの電圧が生じない。そのため、トランジスタ１１５がオフのとき、トランジスタ１１３のベース端子−エミッタ端子間電圧には、トランジスタ１１３をオンさせる電圧が生じる。その結果、トランジスタ１１３がオンのときには、主スイッチング素子１０４のオン時間を決める積分回路の時定数は、抵抗１１２、１３５の合成抵抗とコンデンサ１１１でほぼ決定される。抵抗１１２、１３５の合成抵抗値は、抵抗１１２の抵抗値よりも小さいため、パワーセーブモード時の積分回路の時定数は、通常モード時の積分回路の時定数よりも小さくなる。従って、パワーセーブモード時の主スイッチング素子１０４のオン時間は、通常モード時に比べて短くなる。

以上説明したように、本実施例では、図２に示す回路構成にすることにより、実施例１と同様の効果を奏することができ、トランスの振動音を抑制することができる。更に、本実施例の回路構成では、定電圧ダイオードの代わりに抵抗をしているため、コストをより抑えることができるという点で有効である。

以上説明したように、本実施例によれば、簡易な構成で、トランスの振動音を抑えることができる。

実施例１、２で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図３に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ５００は、静電潜像が形成される像担持体としての感光ドラム５１１、感光ドラム５１１を一様に帯電する帯電部５１７（帯電手段）、感光ドラム５１１に形成された静電潜像をトナーで現像する現像部５１２（現像手段）を備えている。そして、感光ドラム５１１に現像されたトナー像をカセット５１６から供給された記録材としてのシート（不図示）に転写部５１８（転写手段）によって転写して、シートに転写したトナー像を定着器５１４で定着してトレイ５１５に排出する。この感光ドラム５１１、帯電部５１７、現像部５１２、転写部５１８が画像形成部である。また、レーザビームプリンタ５００は、実施例１、２で説明した電源装置５５０を備えている。なお、実施例１、２の電源装置５５０を適用可能な画像形成装置は、図３に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム５１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ５００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ５２０を備えており、実施例１の図１、実施例２の図２に示すＣＰＵはコントローラ５２０に該当する。実施例１、２に記載の電源装置５５０は、感光ドラム５１１を回転するため、又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に出力端１２４より出力電圧（例えばＤＣ２４Ｖ）の電力を供給する。また、実施例１、２に記載の電源装置５５０からの出力電圧を、降圧コンバータ回路を介して降圧し、例えばコントローラ５２０にＤＣ３．３Ｖ等の電力を供給する。また、コントローラ５２０は、実施例１、２のスイッチング電源装置に対して、レーザビームプリンタ５００の動作状態に応じて、制御信号を出力する。例えば、コントローラ５２０は、画像形成時には通常モード状態を示すローレベル信号を出力し、画像形成時よりも消費電力を低減させた待機状態時にはパワーセーブモード状態を示すハイレベル信号を出力する。これにより、装置の動作状態に応じて、消費電力を削減することができる。

以上説明したように、本実施例によれば、簡易な構成で、トランスの振動音を抑えることができる。

１０４ 主スイッチング素子
１１３、１１５ トランジスタ
１２０ トランス

Claims (14)

1. 一次巻線、二次巻線及び補助巻線を有するトランスと、前記一次巻線に接続され、前記一次巻線への電流の供給及び遮断を制御するスイッチング素子と、を有し、前記スイッチング素子のオン、オフを繰り返すことにより前記二次巻線から電圧を出力する電源装置において、
   前記補助巻線に接続され、前記スイッチング素子のオン時間を決定する決定手段と、
   前記補助巻線に発生した電圧に応じて、前記決定手段が決定するオン時間を切り替える切替手段と、
   を備えることを特徴とする電源装置。
2. 前記二次巻線に発生する電圧は、第一の電圧と、前記第一の電圧よりも低い第二の電圧に切り替え可能であり、前記切替手段は、前記第二の電圧の場合における前記オン時間を前記第一の電圧の場合における前記オン時間より短くなるように切り替えることを特徴とする請求項１に記載の電源装置。
3. 前記二次巻線に発生する電圧を設定する設定手段を有し、
   前記設定手段により設定された電圧と前記二次巻線に発生した電圧を比較し、比較結果に応じた信号に基づいて前記スイッチング素子の前記オン時間を制御することを特徴とする請求項２に記載の電源装置。
4. 前記設定手段は、第一の抵抗と、第一のスイッチ手段と、を有し、
   前記第一の抵抗の抵抗値は、前記第一のスイッチ手段のオン又はオフにより、前記設定手段により設定された電圧に応じた抵抗値に設定されることを特徴とする請求項３に記載の電源装置。
5. 前記決定手段は、第二の抵抗と、第一のコンデンサと、を有し、
   前記第二の抵抗の抵抗値と前記第一のコンデンサの容量とから決定される時定数により前記オン時間を決定することを特徴とする請求項３又は４に記載の電源装置。
6. 前記決定手段は、第二のスイッチ手段を有し、
   前記切替手段は、前記第二のスイッチ手段をオン又はオフすることにより、前記第二の抵抗の抵抗値を切り替えることを特徴とする請求項５に記載の電源装置。
7. 前記切替手段は、前記補助巻線に発生した電圧により充電される第二のコンデンサと、前記第二のコンデンサに充電された電圧に応じて、前記第二のスイッチ手段をオン又はオフする切替部を有することを特徴とする請求項６に記載の電源装置。
8. 前記切替部は、前記第二のコンデンサに充電された電圧が所定の電圧よりも高い場合には前記第二のスイッチ手段をオンし、前記第二のコンデンサに充電された電圧が所定の電圧よりも低い場合には前記第二のスイッチ手段をオフすることを特徴とする請求項７に記載の電源装置。
9. 前記所定の電圧は、前記二次巻線に発生する電圧が前記第一の電圧のときに前記補助巻線に発生する電圧よりも低い電圧であり、前記二次巻線に発生する電圧が前記第二の電圧のときに前記補助巻線に発生する電圧よりも高い電圧であることを特徴とする請求項８に記載の電源装置。
10. 前記切替部は、トランジスタと、前記第二のコンデンサに充電された電圧により導通又は非導通となる定電圧ダイオードと、を有し、
    前記トランジスタは、前記定電圧ダイオードの状態に応じて、オン又はオフされることを特徴とする請求項８又は９に記載の電源装置。
11. 前記切替部は、トランジスタと、前記第二のコンデンサに充電された電圧を分圧する抵抗と、を有し、
    前記トランジスタは、前記抵抗に生じた電圧によりオン又はオフされることを特徴とする請求項８又は９に記載の電源装置。
12. 記録材に画像形成を行う画像形成手段と、
    請求項１乃至１１のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。
13. 記録材に画像形成を行う画像形成手段と、
    前記画像形成手段を制御するコントローラと、
    請求項４に記載の電源装置と、
    を備え、
    前記コントローラは、画像形成装置の状態に応じて、前記第一のスイッチ手段のオン又はオフを行うことを特徴とする画像形成装置。
14. 前記コントローラは、前記画像形成手段による画像形成時には、前記二次巻線に発生する電圧が前記第一の電圧となるように前記第一のスイッチ手段の制御を行い、画像形成を行わない待機状態時には、前記二次巻線に発生する電圧が前記第二の電圧となるように前記第一のスイッチ手段の制御を行うことを特徴とする請求項１３に記載の画像形成装置。

Images