JP2015211615A - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2015211615A JP2015211615A JP2014093862A JP2014093862A JP2015211615A JP 2015211615 A JP2015211615 A JP 2015211615A JP 2014093862 A JP2014093862 A JP 2014093862A JP 2014093862 A JP2014093862 A JP 2014093862A JP 2015211615 A JP2015211615 A JP 2015211615A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- power supply
- converter unit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
【課題】待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給すること。【解決手段】整流平滑回路10と、FET23をスイッチング動作させて整流平滑回路10の出力から直流電圧V1を生成するDCDCコンバータ20と、FET62をスイッチング動作させて直流電圧V1から直流電圧V2を生成するDCDCコンバータ60と、DCDCコンバータ20の出力電圧を蓄えるコンデンサ67と、DCDCコンバータ60が生成する電圧を検知する誤差増幅器153と、DCDCコンバータ20の直流電圧V1を直流電圧V2よりも低い直流電圧V3に低下させる待機モードのときに、誤差増幅器153が検知した電圧に応じて、DCDCコンバータ60の入力端と出力端をバイパスする経路を接続又は切断するFET154を備え、バイパス経路が接続されることにより、コンデンサ67の電圧がDCDCコンバータ60の出力端に供給される。【選択図】図1
Description
本発明は、電源装置及びその電源装置を備える画像形成装置に関し、特に、通常動作モードと待機モードとを有する装置の電源に好適な電源構成に関する。
駆動手段を備えた電子機器用の電源装置では、例えばモータやソレノイド等の動作に必要な電圧が比較的高い駆動系への直流電圧と、CPUやASIC等の動作に必要な電圧が比較的低い制御系への直流電圧の2系統の電圧を出力することが多い。このような電源装置では、次のような構成が採用されることが多い。すなわち、まず商用電源の交流電圧を整流及び平滑した直流電圧をもとに、第一のDCDCコンバータで駆動系への直流電圧(以下、第一の直流電圧という)を生成する。そして、生成された第一の直流電圧をもとに、第二のDCDCコンバータでは、制御系への直流電圧(以下、第二の直流電圧という)が生成される。また、電子機器が省エネルギー状態である待機モードになっているときには駆動系を動作させないので、駆動系への電圧供給はロードスイッチ等によって遮断される構成が採用されている。
このような電源装置では、電子機器が省エネルギー状態である待機モード時には制御系の負荷電流も低減するものの、前述した第二のDCDCコンバータは軽負荷時には効率が低下する。そこで、例えば特許文献1では、待機モード時における省エネルギー性を改善するために、第一のDCDCコンバータの出力電圧を第一の直流電圧から第二の直流電圧よりも低い第三の直流電圧に下げる構成が提案されている。特許文献1の構成では、第二のDCDCコンバータのスイッチング手段は連続導通状態で駆動されるので、スイッチング動作による損失がなくなり、待機モード時の電源効率を向上させることができる。
電源装置から電力供給される電子機器が無線LAN通信モジュールやUSBホスト機能を備えている場合には、待機モード時に電子機器にパルス状の大きな負荷電流が短時間流れたり、長時間継続した大きな負荷電流が流れたりすることがある。前述した特許文献1の構成では、この負荷電流に対し、以下のような課題があった。待機モード時では、第一のDCDCコンバータは第三の直流電圧に制御され、第二のDCDCコンバータのスイッチング手段を連続導通状態で駆動する。このため、パルス状の大電流が短時間流れると、第二のDCDCコンバータの直列抵抗成分が出力電圧を降下させてしまう。この対策として第二のDCDCコンバータの出力コンデンサ容量を大きくし、短時間のパルス状の大電流が流れている間の出力電圧の降下を防ぐことが考えられる。しかしながら、回路基板や装置のスペースに制約があるため、この対策では限界がある。
また、長時間継続した大電流が流れる場合の対策として、従来は、駆動系への第一の直流電圧と共に、制御系へ出力される第二の直流電圧も、商用電源の交流電圧を整流及び平滑した直流電圧から直接生成する方式を用いていた。この方式では、待機時に駆動系への第一の直流電圧を生成するコンバータを停止しても制御系への第二の直流電圧を生成するコンバータを動作させることができるので、効率の低下を防ぐことは可能である。しかし、トランスやトランスの一次側駆動回路が駆動系用及び制御系用のそれぞれ必要となるため、電源装置のサイズ、コストが大幅に上がってしまう。
本発明は、このような状況のもとでなされたもので、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することを目的とする。
前述の課題を解決するために、本発明は、以下の構成を備える。
(1)交流電源の交流電圧から直流電圧を生成する電源装置であって、前記交流電圧を整流及び平滑する整流平滑手段と、第一のスイッチング手段を有し、前記第一のスイッチング手段をスイッチング動作させて前記整流平滑手段の出力から第一の直流電圧を生成する第一のコンバータ部と、第二のスイッチング手段を有し、前記第二のスイッチング手段をスイッチング動作させて前記第一の直流電圧から前記第一の直流電圧よりも低い第二の直流電圧を生成する第二のコンバータ部と、前記第一のコンバータ部から出力される電圧を蓄える蓄電手段と、前記第二のコンバータ部が生成する電圧を検知する第一の検知手段と、前記第二のコンバータ部の入力端と出力端をバイパスする経路を有し、前記第一のコンバータ部の前記第一の直流電圧を前記第二の直流電圧よりも低い第三の直流電圧に低下させる動作モードのときに、前記第一の検知手段が検知した電圧に応じて、前記経路を接続又は切断するバイパス手段と、を備え、前記バイパス手段によって前記経路が接続されることにより、前記蓄電手段の電圧が前記第二のコンバータ部の出力端に供給されることを特徴とする電源装置。
(2)前記(1)に記載の電源装置を有することを特徴とする画像形成装置。
本発明によれば、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することができる。
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
[電源装置の構成]
図1は、実施例1の電源装置の構成を示す回路図である。本電源装置は、2系統の電圧、すなわち第一の直流電圧と第二の直流電圧を供給する構成となっている。ここで、第一の直流電圧(以下、直流電圧V1ともいう)は、例えばモータやソレノイド等のように、動作に必要な電圧が比較的高い駆動系へ供給される電圧である。一方、第二の直流電圧(以下、直流電圧V2ともいう)は、例えばCPUやASIC等のように、動作に必要な電圧が比較的低い制御系へ供給される電圧であり、第一の直流電圧よりも低い電圧である。
図1は、実施例1の電源装置の構成を示す回路図である。本電源装置は、2系統の電圧、すなわち第一の直流電圧と第二の直流電圧を供給する構成となっている。ここで、第一の直流電圧(以下、直流電圧V1ともいう)は、例えばモータやソレノイド等のように、動作に必要な電圧が比較的高い駆動系へ供給される電圧である。一方、第二の直流電圧(以下、直流電圧V2ともいう)は、例えばCPUやASIC等のように、動作に必要な電圧が比較的低い制御系へ供給される電圧であり、第一の直流電圧よりも低い電圧である。
図1に示す電源装置は、主に整流平滑回路10、第一のDCDCコンバータ20(以下、コンバータ20ともいう)、第二のDCDCコンバータ60(以下、コンバータ60ともいう)、バイパス回路150から構成されている。整流平滑回路10は商用交流電源11から入力された交流電圧を整流及び平滑し、第一のコンバータ部であるコンバータ20は駆動系回路80に直流電圧V1を供給する。第二のコンバータ部であるコンバータ60は制御回路90に直流電圧V2を供給し、バイパス手段であるバイパス回路150は後述するように、待機モード時に制御回路90の負荷電流が増加した場合にコンバータ60と共に電力供給を行う。
また、本電源装置は、搭載される電子機器の動作状態に従って通常モードと待機モードの2つのモードを備えており、この2つのモードは切り換え可能である。通常モードとは本電源装置が駆動系回路80に直流電圧V1を供給している状態であり、待機モードとは駆動系回路80への直流電圧V1の供給を停止している状態である。制御回路90は、電子機器に備えられ、電子機器の動作を制御すると共に、本電源装置の動作モード、即ち通常モードと待機モードの設定を行う。制御回路90は、本電源装置を制御するための制御端子91、92を有し、本電源装置を通常モードに移行させる場合には、制御端子91、92の出力を共にローレベルにする。一方、本電源装置を待機モードに移行させる場合には、制御回路90は、制御端子91の出力をハイレベルにすると共に、制御端子92をハイインピーダンス状態に設定する。
[通常モードにおける第一のDCDCコンバータの動作]
まず、通常モードにおける整流平滑回路10及び第一のDCDCコンバータ20の動作を説明する。整流平滑回路10は、整流器12とコンデンサ13から構成され、商用交流電源11から交流電圧が入力されると、整流器12により全波整流された後、コンデンサ13により平滑化され、コンデンサ13に充電される。
まず、通常モードにおける整流平滑回路10及び第一のDCDCコンバータ20の動作を説明する。整流平滑回路10は、整流器12とコンデンサ13から構成され、商用交流電源11から交流電圧が入力されると、整流器12により全波整流された後、コンデンサ13により平滑化され、コンデンサ13に充電される。
コンバータ20は、起動抵抗21、制御IC22、電界効果トランジスタ(以下、FETという)23、トランス24、ダイオード25、コンデンサ26、フォトカプラの受光側素子のフォトトランジスタ27、抵抗28を備えている。また、コンバータ20はダイオード31、コンデンサ32、誤差増幅器35、41、シャントレギュレータ37、フォトカプラの発光側素子のLED39、FET44、抵抗33、34、36、38、40、42、43、45、ロードスイッチ50を備えている。整流平滑回路10のコンデンサ13が充電され、コンデンサ13の端子間電圧が上昇すると、起動抵抗21を介して電源制御IC22(以下、制御IC22ともいう)に駆動電圧が供給される。これにより、制御IC22は起動され、FET23をオンする。制御IC22は、FET23を制御することにより、コンバータ20の出力電圧を制御する。FET23がオンすると、整流平滑回路10からトランス24の一次巻線Npに電流が流れ、一次巻線Npに印加された電圧によって、トランス24の二次巻線Ns、補助巻線Nbにも電圧が誘起される。このとき、二次巻線Nsに誘起される電圧はダイオード31によって電流が流れないよう阻止される。
一方、補助巻線Nbは、ダイオード25を介してコンデンサ26を充電する方向に電流が流れ、コンデンサ26の端子間電圧が上昇する。そして、制御IC22の内部回路により定められる所定の時間が経過した後に、制御IC22はFET23をオフする。すると、トランス24の一次巻線NpのFET23側端子の電圧が上昇するものの、FET23によって電流が流れないように阻止される。このとき、トランス24の二次巻線Nsではダイオード31が導通状態となり、コンデンサ32を充電する方向に電流が流れ、コンデンサ32の端子間電圧が上昇する。逆に、トランス24の補助巻線Nbに現れる電圧はダイオード25によって電流が流れないよう阻止される。そして、制御IC22の内部回路により定められる所定の時間が経過した後、制御IC22は再びFET23をオンし、整流平滑回路10からトランス24に電流が流れる。その後、制御IC22の内部回路により定められる所定の時間が経過した後、再びFET23は制御IC22によりオフされ、トランス24の二次巻線Nsではダイオード31を介してコンデンサ32に電流が流れる。
このようにして制御IC22は、FET23のオン、オフを繰り返し、次第にコンデンサ32及びコンデンサ26の端子間電圧を上昇させる。コンデンサ32の端子間電圧は、コンバータ20の出力電圧である。また、制御IC22は、コンデンサ26の端子間電圧が上昇すると、起動抵抗21を介して消費していた駆動電圧をコンデンサ26から消費するように設計されている。これは、起動抵抗21を介して駆動電圧を消費すると損失が大きく、効率を低下させてしまうためである。
[第一のDCDCコンバータ20の出力電圧の制御]
図1に示すように、第一のDCDCコンバータ20の出力電圧は、抵抗33、34によって分圧され、誤差増幅器35の反転入力端子(−)に入力される。誤差増幅器35の非反転入力端子(+)には抵抗36とシャントレギュレータ37によって生成された基準電圧Vrefが入力され、誤差増幅器35の出力端子は、抵抗38を介してフォトカプラの発光側素子であるLED39に接続されている。このフォトカプラの受光側素子であるフォトトランジスタ27は、フォトカプラのLED39の発光を感知するとオン状態となって抵抗28に電流を流し、抵抗28の両端に生じた電圧が制御IC22にフィードバックされるよう構成されている。抵抗33、34の抵抗値は、コンバータ20の出力電圧が第一の直流電圧である直流電圧V1となったときに、誤差増幅器35の反転入力端子と非反転入力端子の入力電圧が等しくなるように設定されている。従って、コンバータ20の出力電圧が直流電圧V1より高いと、誤差増幅器35の出力はローレベルとなり、フォトカプラのLED39が発光する。すると、フォトカプラのフォトトランジスタ27はオン状態となって電流が流れ、制御IC22に入力されるフィードバック電圧が上昇する。このとき、制御IC22は、FET23のオン幅又はオンデューティ(オン時間)を減じて、コンバータ20の出力電圧を下げるよう、FET23の制御を行う。
図1に示すように、第一のDCDCコンバータ20の出力電圧は、抵抗33、34によって分圧され、誤差増幅器35の反転入力端子(−)に入力される。誤差増幅器35の非反転入力端子(+)には抵抗36とシャントレギュレータ37によって生成された基準電圧Vrefが入力され、誤差増幅器35の出力端子は、抵抗38を介してフォトカプラの発光側素子であるLED39に接続されている。このフォトカプラの受光側素子であるフォトトランジスタ27は、フォトカプラのLED39の発光を感知するとオン状態となって抵抗28に電流を流し、抵抗28の両端に生じた電圧が制御IC22にフィードバックされるよう構成されている。抵抗33、34の抵抗値は、コンバータ20の出力電圧が第一の直流電圧である直流電圧V1となったときに、誤差増幅器35の反転入力端子と非反転入力端子の入力電圧が等しくなるように設定されている。従って、コンバータ20の出力電圧が直流電圧V1より高いと、誤差増幅器35の出力はローレベルとなり、フォトカプラのLED39が発光する。すると、フォトカプラのフォトトランジスタ27はオン状態となって電流が流れ、制御IC22に入力されるフィードバック電圧が上昇する。このとき、制御IC22は、FET23のオン幅又はオンデューティ(オン時間)を減じて、コンバータ20の出力電圧を下げるよう、FET23の制御を行う。
逆に、コンバータ20の出力電圧が直流電圧V1より低い場合には、誤差増幅器35の出力はハイレベルとなり、フォトカプラのLED39は非導通状態となり消灯する。すると、フォトカプラのフォトトランジスタ27はオフ状態となって、制御IC22に入力されるフィードバック電圧が下降する。そのため、制御IC22は、FET23のオン幅又はオンデューティ(オン時間)を増加させて、コンバータ20の出力電圧を上げるよう、FET23の制御を行う。このようにして、制御IC22は、FET23のオン幅又はオンデューティを制御することで、安定した直流電圧V1を生成する。
ロードスイッチ50は、FET51、抵抗52、53によって構成されている。通常モードでは、制御回路90は、オープンコレクタ出力である制御端子92の出力をローレベルにすることで、FET51がオンし、駆動系回路80に直流電圧V1が供給される。また、フォトカプラのLED39と抵抗45を介して接続されるFET44は、通常モードにおいてオン状態となることはなく、上述したコンバータ20の動作に影響を与えない。すなわち、FET44のゲート端子には、誤差増幅器41の出力端子と、抵抗40を介して制御端子91と、が接続されている。誤差増幅器41の出力端子はオープンコレクタ出力であり、制御端子91には通常モードではローレベルが出力されている。従って、通常モードでは、FET44のゲート端子にはローレベルが印加されているため、FET44はオン状態にはならず、上述したコンバータ20の動作に影響を与えない。
[通常モードにおける第二のDCDCコンバータの動作]
次に、通常モードにおける第二のDCDCコンバータ60の動作を説明する。第二のDCDCコンバータ60は、電源制御IC61、FET62、回生ダイオード63、インダクタ64、コンデンサ65、67、抵抗66、68、69を備えている。第二のDCDCコンバータ60は、第一のDCDCコンバータ20の出力電圧である第一の直流電圧から第二の直流電圧を生成する。そのため、コンバータ60の電源制御IC61(以下、制御IC61という)は、第一のDCDCコンバータ20の出力電圧が入力されるとFET62を断続的に駆動し、インダクタ64にパルス電圧を供給する。このパルス電圧は、インダクタ64、回生ダイオード63、コンデンサ65によって平滑化され、第二のDCDCコンバータ60の出力電圧を生成する。
次に、通常モードにおける第二のDCDCコンバータ60の動作を説明する。第二のDCDCコンバータ60は、電源制御IC61、FET62、回生ダイオード63、インダクタ64、コンデンサ65、67、抵抗66、68、69を備えている。第二のDCDCコンバータ60は、第一のDCDCコンバータ20の出力電圧である第一の直流電圧から第二の直流電圧を生成する。そのため、コンバータ60の電源制御IC61(以下、制御IC61という)は、第一のDCDCコンバータ20の出力電圧が入力されるとFET62を断続的に駆動し、インダクタ64にパルス電圧を供給する。このパルス電圧は、インダクタ64、回生ダイオード63、コンデンサ65によって平滑化され、第二のDCDCコンバータ60の出力電圧を生成する。
第二のDCDCコンバータ60の出力電圧は、抵抗68、69によって分圧され、抵抗69の両端電圧が制御IC61にフィードバックされる。制御IC61は内部に基準電圧を有しており、この基準電圧と第二のDCDCコンバータ60の出力電圧を抵抗68、69で分圧した電圧とが等しくなるように、FET62のオンデューティを制御することで、安定した第二の直流電圧を生成する。
また、抵抗66は過電流検出抵抗であり、制御回路90へ過電流が流れた場合に、抵抗66での電圧降下を制御IC61が検出すると、FET62の駆動を停止する。これによりFET62や回生ダイオード63、インダクタ64が熱破壊されることを防ぐことができ、異常時にも回路を安全な状態に保つことができる。
[待機モードにおけるDCDCコンバータの動作]
(1)ロードスイッチの切り替え制御
次に、待機モードに移行したときの回路動作について説明する。通常モードから待機モードに移行するときには、制御回路90は最初にロードスイッチ50をオフして、駆動系回路80への電力供給を遮断させる。具体的には、制御回路90は、制御端子92をハイインピーダンス状態に設定することにより、抵抗52、53には電流が流れなくなり、その結果、FET51はオフし、駆動系回路80への電力供給が遮断される。その後、制御回路90は、制御端子91の出力をローレベルからハイレベルに切り替えることにより、FET44のゲート端子を抵抗40でプルアップして、FET44をオフ状態に固定された状態からオン可能な状態にする。
(1)ロードスイッチの切り替え制御
次に、待機モードに移行したときの回路動作について説明する。通常モードから待機モードに移行するときには、制御回路90は最初にロードスイッチ50をオフして、駆動系回路80への電力供給を遮断させる。具体的には、制御回路90は、制御端子92をハイインピーダンス状態に設定することにより、抵抗52、53には電流が流れなくなり、その結果、FET51はオフし、駆動系回路80への電力供給が遮断される。その後、制御回路90は、制御端子91の出力をローレベルからハイレベルに切り替えることにより、FET44のゲート端子を抵抗40でプルアップして、FET44をオフ状態に固定された状態からオン可能な状態にする。
なお、待機モードから通常モードに移行するときには、制御回路90は、制御端子91の出力をハイレベルからローレベルに切り替えることで、FET44をオフ状態に固定された状態にする。その結果、誤差増幅器35により第一のDCDCコンバータ20の出力電圧は、第一の直流電圧よりも低下した状態、すなわち後述する第三の直流電圧から第一の直流電圧まで上昇する。そして、制御回路90は、第一のDCDCコンバータの出力電圧が第一の直流電圧に復帰した後に、制御端子92の出力をローレベルに設定することにより、ロードスイッチ50がオンされ、駆動系回路80へ電力が供給される。
(2)負荷電流が比較的小さい場合の回路動作
ここでは、制御回路90の負荷電流が比較的小さい場合の動作、すなわち、バイパス回路150のFET154がオンしない場合の回路動作について説明し、バイパス回路150の動作については後述する。第二の検知手段であるコンバータ20の誤差増幅器41は、非反転入力端子(+)にはコンバータ20の出力電圧を抵抗42、43で分圧した電圧が入力され、反転入力端子(−)には前述した基準電圧Vrefが入力される。抵抗42、43の抵抗値は、コンバータ20の出力電圧が第三の直流電圧(以下、直流電圧V3ともいう)となったときに誤差増幅器41の反転入力端子と非反転入力端子の入力電圧が等しくなるように設定される。
ここでは、制御回路90の負荷電流が比較的小さい場合の動作、すなわち、バイパス回路150のFET154がオンしない場合の回路動作について説明し、バイパス回路150の動作については後述する。第二の検知手段であるコンバータ20の誤差増幅器41は、非反転入力端子(+)にはコンバータ20の出力電圧を抵抗42、43で分圧した電圧が入力され、反転入力端子(−)には前述した基準電圧Vrefが入力される。抵抗42、43の抵抗値は、コンバータ20の出力電圧が第三の直流電圧(以下、直流電圧V3ともいう)となったときに誤差増幅器41の反転入力端子と非反転入力端子の入力電圧が等しくなるように設定される。
コンバータ20の出力電圧が第三の直流電圧よりも高いと、誤差増幅器41はハイレベルを出力し、FET44をオンさせる。前述したように、フォトカプラのLED39が導通状態になると、制御IC22に入力されるフィードバック電圧が上昇し、その結果、コンバータ20の出力電圧を下げる制御が行われる。誤差増幅器35からローレベルが出力されることにより、あるいは誤差増幅器41がハイレベルを出力し、FET44がオンされることにより、フォトカプラのLED39が導通状態となる。すなわち、コンバータ20では、“出力電圧を下降させる”フィードバック信号がワイヤードオアされた回路構成となっている。言い換えると、コンバータ20の出力電圧が第一の直流電圧以上になるか、又は第三の直流電圧以上になった場合に、フォトカプラのLED39が導通し、制御IC22により、コンバータ20の出力電圧を下げるように制御される。このため、待機モードでは、第一の直流電圧よりも低い電圧である第三の直流電圧を検知する誤差増幅器41の出力が優先的に制御IC22にフィードバックされることになり、コンバータ20の出力電圧は第三の直流電圧に基づいて制御されることになる。
このとき、コンバータ60は、前述したようにコンバータ20の出力電圧から第二の直流電圧を生成するよう構成されている。従って、待機モードへ移行することによりコンバータ20の出力電圧が低下すると、コンバータ60は、FET62のオン時間を長く(オンデューティを大きく)することにより、出力電圧を第二の直流電圧に維持するように動作する。そして、コンバータ20の出力電圧が第二の直流電圧よりも更に低い第三の直流電圧に低下すると、コンバータ60のFET62はオン状態に固定された状態(オンデューティ100%状態)となる。なお、このときのコンバータ60の出力電圧は第三の直流電圧と同じ電圧になる。
(3)大きな負荷電流が短時間だけ流れた場合の回路動作
例えば、待機モードにおいて、無線LAN通信モジュールやUSBホスト機能を有する機器により、制御回路90にパルス状の大きな負荷電流が短時間だけ流れる場合がある。制御回路90にこのような負荷電流が流れた場合、上述した機器への入力電圧変動を抑えるためには、例えば出力容量であるコンデンサ65の容量を大きくすれば良い。ところが、容量を大きくすることによりコンデンサ65のサイズも大きくなり、電源装置のサイズに制約があるため対応可能なコンデンサも限定される。そこで、本実施例では、短時間だけパルス状の大電流が流れたときには、バイパス回路150を動作させ、コンバータ60の入力段に設けられた蓄電手段であるコンデンサ67(蓄電部67ともいう)からも電流(電荷)を供給する構成としている。
例えば、待機モードにおいて、無線LAN通信モジュールやUSBホスト機能を有する機器により、制御回路90にパルス状の大きな負荷電流が短時間だけ流れる場合がある。制御回路90にこのような負荷電流が流れた場合、上述した機器への入力電圧変動を抑えるためには、例えば出力容量であるコンデンサ65の容量を大きくすれば良い。ところが、容量を大きくすることによりコンデンサ65のサイズも大きくなり、電源装置のサイズに制約があるため対応可能なコンデンサも限定される。そこで、本実施例では、短時間だけパルス状の大電流が流れたときには、バイパス回路150を動作させ、コンバータ60の入力段に設けられた蓄電手段であるコンデンサ67(蓄電部67ともいう)からも電流(電荷)を供給する構成としている。
図1に示すように、コンデンサ67は、一端を第一のDCDCコンバータ20と第二のDCDCコンバータとの接続点に接続され、他端はGND(グランド)に接続(接地)されている。本実施例では、蓄電部67はコンバータ60の入力インピーダンスを下げるため、コンバータ60の直近に配置されている。また、蓄電部67から電荷を供給する際に、過電流検出抵抗66やインダクタ64のような直流抵抗成分を有しないバイパス回路150を経由することで、制御回路90へ供給する際の電圧降下を抑えることができる。
バイパス回路150は、誤差増幅器153、FET154、トランジスタ156、157、抵抗151、152、155、158、159から構成され、第二のDCDCコンバータ60と並列に接続されている。バイパス回路150は、FET154のオン状態又はオフ状態により、第二のDCDCコンバータ60の入力端と出力端をバイパスする経路を接続又は切断する。第一の検知手段であるオープンコレクタ出力の誤差増幅器153は、非反転入力端子(+)にはコンバータ60の出力電圧を抵抗151、152で分圧された電圧が入力され、反転入力端子(−)には前述した基準電圧Vrefが入力されている。抵抗151、152の抵抗値は、コンバータ60の出力電圧が第四の直流電圧(以下、直流電圧V4ともいう)となったときに、誤差増幅器153の反転入力端子と非反転入力端子の入力電圧が等しくなるよう設定されている。これによって、コンバータ60の出力電圧が第四の直流電圧より低いと、誤差増幅器153の出力はローレベルとなる。そのため、トランジスタ156、157で構成されるプッシュプル回路のトランジスタ157がオンし、エミッタ端子側がローレベル(GND)となり、FET154がオンする。
また、このとき、誤差増幅器153の出力端子が抵抗159を介して非反転入力端子(+)に接続されていることにより、誤差増幅器153に正帰還をかけてヒステリシスを持たせている。これにより、FET154をオン状態からオフにする電圧を、FET154をオンする電圧よりも高くすることができる。このようにヒステリシスを持たせることで、バイパス回路150のFET154がオンした後、負荷変動やノイズなどによる誤差増幅器153の入力電圧変動に対し、バイパス回路150が誤動作しないように保護している。
また、上述した第四の直流電圧と第三の直流電圧の大小関係は、第四の直流電圧の方が大きくてもよいし、逆に第三の直流電圧の方が大きくてもよい。例えば、第四の直流電圧が第三の直流電圧より大きい場合、バイパス回路150のFET154がオンすることにより、待機モード時は、常に蓄電部67からの電荷供給が可能な状態となる。また、第三の直流電圧は、制御回路90に供給される負荷電流によって制御回路90の動作に必要な電圧を下回らないよう、なるべく高い電圧に設定した方が良い。そのため、使用する回路素子のバラツキ等によっては、第四の直流電圧が第三の直流電圧より低くなる場合が生じることがある。この場合には、待機モード時にはバイパス回路150のFET154はオフ状態となる。そして、制御回路90に短時間のパルス状の大電流が印加され制御回路90に供給される電圧が第四の直流電圧まで下がったときには、FET154がオン状態となってバイパス回路150が動作し、蓄電部67からの電荷供給が行われる。
[待機モードにおける動作波形]
図2は、待機モード時における制御回路90の入力電流波形と入力電圧波形を示した図である。図2(a)は、待機モード時における制御回路90に入力される電流波形100を示した図であり、縦軸は電流値を示し、横軸は時間を示す。図2(b)は、待機モード時における制御回路90に入力される電圧波形106を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。なお、実線で示す電圧波形106は、本実施例のバイパス回路150がある場合の電圧波形であり、破線で示す電圧波形103はバイパス回路150がない場合に想定される電圧波形である。図2(c)はバイパス回路150のFET154の動作波形114を示した図であり、縦軸はFET154のオン状態(図中、ONと表示)、オフ状態(図中、OFFと表示)を示し、横軸は時間を示す。なお、図2中のt109〜t113は時間(タイミング)を示す。
図2は、待機モード時における制御回路90の入力電流波形と入力電圧波形を示した図である。図2(a)は、待機モード時における制御回路90に入力される電流波形100を示した図であり、縦軸は電流値を示し、横軸は時間を示す。図2(b)は、待機モード時における制御回路90に入力される電圧波形106を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。なお、実線で示す電圧波形106は、本実施例のバイパス回路150がある場合の電圧波形であり、破線で示す電圧波形103はバイパス回路150がない場合に想定される電圧波形である。図2(c)はバイパス回路150のFET154の動作波形114を示した図であり、縦軸はFET154のオン状態(図中、ONと表示)、オフ状態(図中、OFFと表示)を示し、横軸は時間を示す。なお、図2中のt109〜t113は時間(タイミング)を示す。
図2(a)の電流波形100に示すように、時間t109〜t113の短時間の間に、パルス状の入力電流(負荷電流)が流れ、電流値が電流値102から電流値101に上昇している。バイパス回路150がない場合には、図2(b)の電圧波形103に示すように、時間t109から時間t113まで、コンバータ60内のコンデンサ65に充電された電荷は制御回路90に供給されるために抜けていき、コンデンサ65の端子間電圧が低下する。そのため、制御回路90の入力電圧は電圧波形103が示すように、第三の直流電圧を示す電圧104から電圧105まで下がる。そして、時間t113になると、電流波形100が示すように、制御回路90への負荷電流の電流値が再び電流値102まで下がる。これにより、コンデンサ65から制御回路90への電荷供給が終了し、再びコンデンサ65には電荷(電圧)が充電されて、第三の出力電圧を示す電圧104まで電圧が戻る(上昇する)。
一方、図2(b)の電圧波形106は、本実施例のバイパス回路150が接続された構成における制御回路90の入力電圧を示す電圧波形である。電圧波形106では、電圧波形103と同様に、時間t109から制御回路90への入力電圧が第三の直流電圧を示す電圧104から下がっていく。そして、入力電圧が第四の直流電圧を示す電圧107まで低下した時間t110で、バイパス回路150の誤差増幅器153の出力がローレベルとなり、バイパス回路150のFET154がオンする。FET154がオンすることにより、バイパス回路150を介してコンバータ60のコンデンサ67からも電圧降下させることなく、効率良く電荷を制御回路90に供給することが可能になる。その結果、時間t111において制御回路90への電荷供給を終了することができ、時間t111以降、電圧波形106に示すように、制御回路90の入力電圧は第三の直流電圧を示す電圧104に向かって上昇する。時間t112に制御回路90の入力電圧が電圧108まで上昇すると、ヒステリシスを有するバイパス回路150の誤差増幅器153の出力がハイレベルとなり、FET154がオフする。そのため、時間t112以降は、主にコンバータ60のコンデンサ65に充電された電荷により制御回路90の入力電圧が上昇する。なお、この間、コンバータ60のFET62はオン状態が継続しているので、FET62のスイッチング動作による損失はなく、待機モード時における電源効率は低下しない。
このようにバイパス回路150を設けることにより、待機モードを備えた装置において、待機モード時にパルス状の大きな負荷電流が短時間印加された場合にも、バイパス回路を介して、負荷電流に応じた電力供給を制御回路に行うことができる。その結果、制御回路へ供給する電圧の電圧降下を抑えることができる。以上説明したように、本実施例によれば、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することができる。
実施例1では、待機モード時にパルス状の大きな負荷電流が短時間流れた場合でも、第二のDCDCコンバータ60の出力電圧の降下を抑えるためにバイパス回路150を設けた構成について説明した。実施例2では、待機モード時に長時間継続した大きな負荷電流が流れた場合にも、コンバータ60の出力電圧をコンバータ20へフィードバックし、コンバータ60の出力電圧の降下を抑える構成について説明する。
図3は、実施例1の回路構成を、回路ブロックを用いて示した図である。図3において、ダイオード31とコンデンサ32を有する第一のDCDCコンバータ20と、過電流検出抵抗66とコンデンサ65を有する第二のDCDCコンバータ60と、制御回路90は直列に接続されている。また、バイパス回路150は、第二のDCDCコンバータ60と並列に接続されている。コンデンサ67は、第二のDCDCコンバータ60とバイパス回路150との接続点と第二のDCDCコンバータ60の入力段との間に設けられている。前述した実施例1では、コンデンサ67の電荷を制御回路90に供給する場合には、抵抗成分の少ないバイパス回路150を経由して行うことにより、制御回路90への入力電圧を安定させていた。
しかし、待機モード時に大きな負荷電流が長時間継続して制御回路90に流れた場合、回路パターンなどにより、コンバータ20とコンバータ60との間に生じた抵抗成分170によって、コンデンサ67の電圧が下がることがある。その結果、第二のDCDCコンバータ60から制御回路90への入力電圧が下がり、制御回路90において動作に必要な電圧を下回ってしまう場合がある。そこで本実施例では、第一のDCDCコンバータ20の出力電圧を上げることで、第二のDCDCコンバータ60にスイッチング動作を行わせて、コンバータ60の出力電圧を制御することにより、制御回路90への電圧降下を抑える構成について説明する。
[電源装置の回路構成と動作]
図4は、本実施例の電源装置の構成を示す回路図である。実施例1の図1との相違点は、待機モード時に長時間継続した大電流が流れた場合にもコンバータ60の出力電圧の降下を抑えるため、コンバータ60の出力電圧をコンバータ20へフィードバックする構成を追加した点である。なお、実施例1の図1と同じ構成については同じ符号を付し、説明を省略する。
図4は、本実施例の電源装置の構成を示す回路図である。実施例1の図1との相違点は、待機モード時に長時間継続した大電流が流れた場合にもコンバータ60の出力電圧の降下を抑えるため、コンバータ60の出力電圧をコンバータ20へフィードバックする構成を追加した点である。なお、実施例1の図1と同じ構成については同じ符号を付し、説明を省略する。
次に、図4を用いて本実施例の電源装置の回路動作について説明する。実施例1の図1の回路構成と異なる点は、上述したフィードバック構成として、誤差増幅器72、FET73、ダイオード74、コンデンサ75、抵抗76から構成されるフィードバック回路160が追加されている点である。第三の検知手段である誤差増幅器72は、反転入力端子(−)には第二のDCDCコンバータ60の出力電圧を抵抗70、71で分圧された電圧が入力され、非反転入力端子(+)には前述した基準電圧Vrefが入力されている。抵抗70、71の抵抗値は、第二のDCDCコンバータ60の出力電圧が第五の直流電圧(以下、直流電圧V5ともいう)となったときに、誤差増幅器72の反転入力端子と非反転入力端子の入力電圧が等しくなるよう設定されている。これによって、出力電圧が第五の直流電圧より低いと、誤差増幅器72の出力はハイレベルとなって、FET73をオンさせる。
誤差増幅器41とFET73のいずれか一方がFET44をオフさせると、フォトカプラのLED39は非導通状態となり、フォトカプラのフォトトランジスタ27がオフ状態となるため、制御IC22のフィードバック電圧が低下する。そのため、制御IC22はコンバータ20の出力電圧を上げるよう、制御を行う。すなわち、誤差増幅器41とFET73は、“出力電圧を上昇させる”フィードバック信号がワイヤードオアされた回路を構成していることになる。その結果、コンバータ20の出力が第三の直流電圧以下になるか、もしくはコンバータ60の出力が第五の直流電圧以下になった場合には、FET44がオフ状態となるので、制御IC22により、コンバータ20の出力電圧を上昇させる制御が行われる。
なお、誤差増幅器72とFET73の間に接続されるダイオード74、コンデンサ75、抵抗76は、FET73がオン状態からオフ状態に移行することを遅延させるオフ遅延回路である。コンバータ60の出力電圧が第五の直流電圧より低くなって、誤差増幅器72の出力がハイレベルになると、ダイオード74を介してコンデンサ75が速やかに充電され、FET73をオンさせる。一方、コンバータ60の出力電圧が第五の直流電圧より高くなって誤差増幅器72の出力がローレベルになると、ダイオード74は非導通状態となる。ところが、オフ遅延回路のコンデンサ75に蓄えられた電荷は抵抗76を介して徐々に放電されるので、誤差増幅器72からローレベルが出力されても、FET73はすぐにはオフ状態とならず、FET73がオフするタイミングを遅らせることができる。
[待機モードにおける動作波形]
図5を用いて、本実施例の待機モードにおける回路の動作波形について説明する。図5は、待機モードにおける制御回路90に入力される電流波形、電圧波形、コンバータ20の出力電圧波形等を示した図である。図5(a)は、制御回路90に入力される電流波形200を示した図であり、縦軸は電流値を示し、横軸は時間を示す。図5(b)は、第一のDCDCコンバータ20から出力される電圧波形204を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。図5(c)は、制御回路90に入力される電圧波形211を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。
図5を用いて、本実施例の待機モードにおける回路の動作波形について説明する。図5は、待機モードにおける制御回路90に入力される電流波形、電圧波形、コンバータ20の出力電圧波形等を示した図である。図5(a)は、制御回路90に入力される電流波形200を示した図であり、縦軸は電流値を示し、横軸は時間を示す。図5(b)は、第一のDCDCコンバータ20から出力される電圧波形204を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。図5(c)は、制御回路90に入力される電圧波形211を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。
図5(d)はバイパス回路150のFET154の動作波形212を示した図であり、縦軸はFET154のオン状態(図中、ONと表示)、オフ状態(図中、OFFと表示)を示し、横軸は時間を示す。図5(e)はフィードバック回路160のFET73の動作波形213を示した図であり、縦軸はFET73のオン状態(図中、ONと表示)、オフ状態(図中、OFFと表示)を示し、横軸は時間を示す。図5(f)はコンバータ60のFET62の動作波形214を示した図であり、縦軸はFET62のオン状態(図中、ONと表示)、オフ状態(図中、OFFと表示)を示し、横軸は時間を示す。なお、図5中のt215〜t227、t229〜t235は時間(タイミング)を示す。
図5(b)、(c)の縦軸の電圧値について説明する。図5(b)の電圧205は、第三の直流電圧、すなわち待機モード時の第一のDCDCコンバータ20の出力電圧(例えば3.3V)を示す。続いて、図5(c)の電圧207は、第三の直流電圧から、制御回路90への入力電流(電流値202)が第二のDCDCコンバータ60の直流抵抗成分(例えばインダクタ64)を流れたときの電圧降下分を減じた電圧(例えば3.25V)を示す。電圧206は、第二の直流電圧、すなわち通常モード時の第二のDCDCコンバータ60の出力電圧(例えば3.4V)を示し、電圧209は、第五の直流電圧、すなわちフィードバック回路160のFET73がオンする電圧(例えば3.2V)を示す。なお、電圧209が電圧206よりも高いと、第一のDCDCコンバータ20の出力電圧が上昇し続けてしまうため、電圧209は電圧206よりも低い電圧に設定する必要がある。
電圧210は、第四の直流電圧、すなわちバイパス回路150のFET154がオンする電圧(例えば3.1V)を示し、電圧208は、バイパス回路150のFET154がオフする電圧を示す。電圧208は、ヒステリシスを有するように、電圧210よりも高い値に設定される。第四の直流電圧と第五の直流電圧の大小関係については制約がなく、どちらの電圧が大きくてもかまわない。以下では、図5(c)に示すように、第五の直流電圧を示す電圧209が第四の直流電圧を示す電圧210よりも高い場合について説明する。
(1)大きな負荷電流が短時間だけ流れた場合の回路動作
まず、制御回路90にパルス状の大きな負荷電流が短時間印加された場合の動作波形について説明する。時間t215において、制御回路90にパルス状の電流値が大きい負荷電流(電流値201)が流れた場合には、第二のDCDCコンバータ60の出力容量であるコンデンサ65から電荷が供給される。そのため、制御回路90の入力電圧を示す電圧波形211は電圧207から降下し始める。電圧波形211が示す電圧値が、時間t216において第五の直流電圧を示す電圧209に達すると、フィードバック回路160の誤差増幅器72の出力がハイレベルとなってFET73がオンする。前述したように、FET73がオンすると、FET44はオフし、フォトカプラのLED39は非導通状態となり、フォトカプラのフォトトランジスタ27がオフ状態となる。そのため、制御IC22のフィードバック電圧が下降し、制御IC22はコンバータ20の出力電圧を上げるよう、制御を行う。すなわち、制御IC22は、FET23のスイッチングを開始することにより、コンバータ20の出力電圧を示す電圧波形204が上昇を開始する。
まず、制御回路90にパルス状の大きな負荷電流が短時間印加された場合の動作波形について説明する。時間t215において、制御回路90にパルス状の電流値が大きい負荷電流(電流値201)が流れた場合には、第二のDCDCコンバータ60の出力容量であるコンデンサ65から電荷が供給される。そのため、制御回路90の入力電圧を示す電圧波形211は電圧207から降下し始める。電圧波形211が示す電圧値が、時間t216において第五の直流電圧を示す電圧209に達すると、フィードバック回路160の誤差増幅器72の出力がハイレベルとなってFET73がオンする。前述したように、FET73がオンすると、FET44はオフし、フォトカプラのLED39は非導通状態となり、フォトカプラのフォトトランジスタ27がオフ状態となる。そのため、制御IC22のフィードバック電圧が下降し、制御IC22はコンバータ20の出力電圧を上げるよう、制御を行う。すなわち、制御IC22は、FET23のスイッチングを開始することにより、コンバータ20の出力電圧を示す電圧波形204が上昇を開始する。
一方、コンバータ20の出力電圧は上昇するが、コンバータ60のコンデンサ65とインダクタ64の影響で遅延が生じるため、電圧波形211が示すように、この時点(時間t216)では、制御回路90の入力電圧は、まだ上昇しない。そして、電圧波形211が示すように、制御回路90の入力電圧は電圧210まで下がり、バイパス回路150の誤差増幅器153の出力がハイレベルとなってFET154がオンする時間t217から若干時間が経過した後に、上昇を開始する。
その後、時間t218で電圧波形211が示すように、制御回路90の入力電圧が第五の直流電圧を示す電圧209に達すると、フィードバック回路160の誤差増幅器72の出力がローレベルとなる。ところが、上述したダイオード74、コンデンサ75、抵抗76から構成された、FET73のオフ遅延回路により、FET73はすぐにはオフ状態とはならない。FET73が実際にオフ状態となるのは時間t222であり、このとき、コンバータ20の出力電圧を示す電圧波形204の上昇が停止する。制御回路90の入力電圧は、電圧波形211が示すように、時間t219に電圧208に達し、バイパス回路150の誤差増幅器153の出力がローレベルとなってFET154がオフする。その後、制御回路90の入力電圧は、コンバータ20の出力電圧を示す電圧波形204の上昇に応じて、上昇する。そして、制御回路90の入力電圧が、電圧波形211が示すように、時間t221で第二の直流電圧である電圧206に達すると、第二のDCDCコンバータ60の制御IC61はFET62のスイッチング動作を開始する。すなわち、制御IC61は、FET62を、連続導通状態(オン状態)から出力電圧に応じてオン又はオフのスイッチング動作を行わせることにより、コンバータ60の出力電圧が電圧206、すなわち第二の直流電圧に維持されるように制御する。
FET73がオフ状態となる時間t222以降、コンバータ20の出力電圧を示す電圧波形204は第三の直流電圧である電圧205に維持されるので、蓄電手段であるコンデンサ67に蓄えられた電荷は放出され、徐々にコンバータ20の出力電圧が下降する。制御回路90の入力電圧を示す電圧波形211は、コンバータ20の出力電圧を示す電圧波形204の下降に伴い、電圧206から下降する。そのため、制御IC61は、電圧波形211が電圧206より低下した時間t223にFET62をオンするが、時間t223以降も制御回路90の入力電圧は降下を続ける。そして、電圧波形204が示すように、コンバータ20の出力電圧が電圧205に維持される時間t220から若干遅延した後、制御回路90の入力電圧を示す電圧波形211は、電圧207で安定する。
(2)大きな負荷電流が長時間継続して流れた場合の回路動作
次に、制御回路90に長時間継続した大電流が印加された場合の動作波形について説明する。時間t224において、制御回路90に大きな負荷電流(電流値201)が流れた場合の、時間t224から時間t230までの回路動作は、上述した短時間のパルス状大電流が流れた場合の回路動作と同様であり、説明を省略する。しかし、時間t231で、コンバータ60のFET62がオンされ、制御回路90の入力電圧を示す電圧波形211が下降する際、制御回路90の入力電流を示す電流波形200は、まだ大きな負荷電流が流れ続けている電流波形となっている。そのため、制御回路90の入力電圧を示す電圧波形211が下降する傾きが時間t223のときよりも急峻となり、制御回路90の入力電圧は、待機モード時には本来安定して維持されるべき電圧207を下回り、更に下降を続ける。その後、時間t232で制御回路90の入力電圧が第五の直流電圧を示す電圧209に達すると、フィードバック回路160のFET73が再びオンし、コンバータ20の出力電圧を上げる制御が行われる。これにより、コンバータ20の出力電圧を示す電圧波形204、及び制御回路90の入力電圧を示す電圧波形211は再び上昇する。
次に、制御回路90に長時間継続した大電流が印加された場合の動作波形について説明する。時間t224において、制御回路90に大きな負荷電流(電流値201)が流れた場合の、時間t224から時間t230までの回路動作は、上述した短時間のパルス状大電流が流れた場合の回路動作と同様であり、説明を省略する。しかし、時間t231で、コンバータ60のFET62がオンされ、制御回路90の入力電圧を示す電圧波形211が下降する際、制御回路90の入力電流を示す電流波形200は、まだ大きな負荷電流が流れ続けている電流波形となっている。そのため、制御回路90の入力電圧を示す電圧波形211が下降する傾きが時間t223のときよりも急峻となり、制御回路90の入力電圧は、待機モード時には本来安定して維持されるべき電圧207を下回り、更に下降を続ける。その後、時間t232で制御回路90の入力電圧が第五の直流電圧を示す電圧209に達すると、フィードバック回路160のFET73が再びオンし、コンバータ20の出力電圧を上げる制御が行われる。これにより、コンバータ20の出力電圧を示す電圧波形204、及び制御回路90の入力電圧を示す電圧波形211は再び上昇する。
その後、時間t233で制御回路90の入力電圧が第五の直流電圧を示す電圧209に達すると、フィードバック回路160の誤差増幅器72の出力がローレベルとなる。ところが、上述したダイオード74、コンデンサ75、抵抗76から構成された、FET73のオフ遅延回路により、FET73はすぐにはオフ状態とはならない。FET73が実際にオフ状態となるのは時間t234であり、このとき、コンバータ20の出力電圧を示す電圧波形204の上昇が停止する。そして、制御回路90の入力電圧が、電圧波形211が示すように、時間t235で第二の直流電圧である電圧206に達すると、第二のDCDCコンバータ60の制御IC61はFET62のスイッチング動作を開始する。すなわち、制御IC61は、FET62を、連続導通状態(オン状態)から出力電圧に応じてオン又はオフのスイッチング動作を行わせることにより、コンバータ60の出力電圧が電圧206、すなわち第二の直流電圧に維持されるように制御する。以降、上述した時間t229から時間t235までの間欠動作が繰り返される。なお、前述したダイオード74、コンデンサ75、抵抗76から構成されるオフ遅延回路の時定数により、間欠動作の周期を調整することは可能である。
また、図5(d)では電圧波形211が示す制御回路90の入力電圧が時間t226以降、電圧210を下回っていないため、バイパス回路150のFET154はオンしていない。FET154がオンする閾値電圧の設定や負荷の大きさなどによっては、必ずしも毎回バイパス回路150が動作しなくてもかまわない。また、フィードバック回路160は、第一のDCDCコンバータ20に第二のDCDCコンバータ60の出力電圧、すなわち制御回路90の入力電圧の状態をフィードバックすることにより、第二のDCDCコンバータ60の出力電圧を立ち上げる構成である。一方、バイパス回路150はコンバータ60をバイパスして、直接コンデンサ67の電荷を制御回路90に供給する構成であるため、フィードバック回路160に比べて、制御回路90の入力電圧を示す電圧波形211を素早く立ち上げることができる。
また、上述した実施例では、第五の直流電圧を示す電圧209が第四の直流電圧を示す電圧210よりも高い場合の回路動作について説明した。一方、第五の直流電圧を示す電圧209が第四の直流電圧を示す電圧210よりも低い場合には、制御回路90の入力電圧が電圧210まで低下すると、フィードバック回路160が動作する前に、バイパス回路150のFET154がオンする。そして、その後、制御回路90の入力電圧が更に低下し、電圧209まで低下するとフィードバック回路160のFET73がオンし、第一のDCDCコンバータ20の出力電圧を上昇させる制御が行われることになる。このように、電圧209が電圧210よりも低い場合も、FET73とFET154がオンされる順番が前後する点を除けば、回路動作は同様であり説明を省略する。
上述したように、バイパス回路150に加え、フィードバック回路160を設けることで、短時間のパルス状大電流に加え、制御回路に長時間継続した大電流が印加された場合も、機器への供給電圧の降下を抑えた電源を構成することが可能となる。上述した実施例1、2において、基準電圧Vrefは、シャントレギュレータを用いて生成しているが、例えばツェナーダイオード等の手段を用いて生成しても良い。また、図1、4の回路図中の各FETは、トランジスタを用いて構成しても良い。以上説明したように、本実施例によれば、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することができる。
実施例1、2で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ(制御部)やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例1、2の電源装置が適用される画像形成装置の構成を説明する。
[画像形成装置の構成]
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図6に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1、2で説明した電源装置400を備えている。なお、実施例1、2の電源装置400を適用可能な画像形成装置は、図6に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図6に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1、2で説明した電源装置400を備えている。なお、実施例1、2の電源装置400を適用可能な画像形成装置は、図6に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
レーザビームプリンタ300は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ320を備えており、コントローラ320は制御回路90を有している。電源装置400の第二のDCDCコンバータ60は、例えばコントローラ320に通常モードでは第二の直流電圧、待機モードでは第三の直流電圧を供給する。また、電源装置400の第一のDCDCコンバータ20は、感光ドラム311を回転するため、又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に、通常モードでは第一の直流電圧を供給する。一方、待機モードでは、ロードスイッチ50により、第一のDCDCコンバータ20は電力供給を停止する。また、前述したように、コントローラ320の制御回路90は、電源装置400に制御信号を出力する制御端子91、92を有している。そして、制御回路90は、画像形成装置の動作状態に応じて、通常モードである画像形成動作時には制御端子91からローレベルを出力し、制御端子92からローレベルを出力する。一方、待機モードである画像形成装置の待機状態時には、制御回路90は、制御端子91からハイレベルを出力し、制御端子92をハイインピーダンス状態に設定する。レーザビームプリンタ300が無線LAN通信モジュールやUSBホスト機能を備え、待機モード時に制御回路90に負荷電流が大きくなるような場合でも、電源装置400は負荷電流の上昇に対応した電力供給を行う。その結果、待機モードにおいて、電源効率を低下させずに、無線LAN通信モジュールやUSBホスト機能を備えていても、即座に動作させることができるので、レーザビームプリンタ300のユーザビリティーを向上させることができる。以上説明したように、本実施例によれば、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することができる。
20 第一のDCDCコンバータ
60 第二のDCDCコンバータ
67 コンデンサ
153 誤差増幅器
154 FET
60 第二のDCDCコンバータ
67 コンデンサ
153 誤差増幅器
154 FET
Claims (15)
- 交流電源の交流電圧から直流電圧を生成する電源装置であって、
前記交流電圧を整流及び平滑する整流平滑手段と、
第一のスイッチング手段を有し、前記第一のスイッチング手段をスイッチング動作させて前記整流平滑手段の出力から第一の直流電圧を生成する第一のコンバータ部と、
第二のスイッチング手段を有し、前記第二のスイッチング手段をスイッチング動作させて前記第一の直流電圧から前記第一の直流電圧よりも低い第二の直流電圧を生成する第二のコンバータ部と、
前記第一のコンバータ部から出力される電圧を蓄える蓄電手段と、
前記第二のコンバータ部が生成する電圧を検知する第一の検知手段と、
前記第二のコンバータ部の入力端と出力端をバイパスする経路を有し、前記第一のコンバータ部の前記第一の直流電圧を前記第二の直流電圧よりも低い第三の直流電圧に低下させる動作モードのときに、前記第一の検知手段が検知した電圧に応じて、前記経路を接続又は切断するバイパス手段と、
を備え、
前記バイパス手段によって前記経路が接続されることにより、前記蓄電手段の電圧が前記第二のコンバータ部の出力端に供給されることを特徴とする電源装置。 - 前記バイパス手段が前記経路を接続するときの前記第一の検知手段が検知した電圧は、前記第三の直流電圧よりも低い第四の直流電圧であることを特徴とする請求項1に記載の電源装置。
- 前記バイパス手段が前記経路を切断するときの前記第一の検知手段が検知した電圧は、前記第四の直流電圧よりも高い電圧であり、ヒステリシスを有することを特徴とする請求項2に記載の電源装置。
- 前記蓄電手段は、一端を前記第一のコンバータ部と前記第二のコンバータ部との接続点に接続され、他端は接地されているコンデンサであることを特徴とする請求項1乃至3のいずれか1項に記載の電源装置。
- 前記第一のコンバータ部は、前記第一のコンバータ部が生成する電圧を検知する第二の検知手段を有し、
前記第一のコンバータ部は、前記動作モードのときに、前記第二の検知手段が前記第一のコンバータ部が生成する電圧が前記第三の直流電圧より高いと検知した場合には、前記第一のスイッチング手段によるスイッチング動作を停止することを特徴とする請求項1乃至4のいずれか1項に記載の電源装置。 - 前記第一のコンバータ部は、前記第二のコンバータ部が生成する電圧を検知する第三の検知手段を有し、
前記第一のコンバータ部は、前記動作モードのときに、前記第三の検知手段が前記第二のコンバータ部が生成する電圧が第五の直流電圧より低いと検知した場合、又は前記第二の検知手段が前記第一のコンバータ部が生成する電圧が前記第三の直流電圧より低いと検知した場合には、前記第一のスイッチング手段によるスイッチング動作を行わせることを特徴とする請求項5に記載の電源装置。 - 前記第一のコンバータ部は、前記第一のスイッチング手段のスイッチング動作により、前記第二の直流電圧よりも高い電圧を生成することを特徴とする請求項6に記載の電源装置。
- 前記第三の検知手段は、遅延回路を有し、
前記遅延回路は、前記第三の検知手段が前記第二のコンバータ部が生成する電圧が前記第五の直流電圧より高いことを検知した後も所定の時間、前記第一のスイッチング手段によるスイッチング動作を行わせることを特徴とする請求項6又は7に記載の電源装置。 - 前記第五の直流電圧は、前記第二の直流電圧よりも低い電圧であることを特徴とする請求項6乃至8のいずれか1項に記載の電源装置。
- 前記第一のコンバータ部が負荷に前記第一の直流電圧を出力する通常モードと、前記第一のコンバータ部が負荷に電圧を出力しない待機モードと、を有することを特徴とする請求項1乃至9のいずれか1項に記載の電源装置。
- 前記第一のコンバータ部は、前記通常モードでは前記第一の直流電圧を負荷に供給し、前記待機モードでは前記第一の直流電圧の負荷への供給を停止するスイッチを有することを特徴とする請求項10に記載の電源装置。
- 前記動作モードは、前記待機モードであることを特徴とする請求項10又は11に記載の電源装置。
- 請求項1乃至12のいずれか1項に記載の電源装置を有することを特徴とする画像形成装置。
- 記録材に画像形成を行う画像形成手段と、
前記画像形成手段を制御する制御手段と、
を備える画像形成装置であって、
前記画像形成装置に電力を供給する請求項10乃至12のいずれか1項に記載の電源装置を備えたことを特徴とする画像形成装置。 - 前記制御手段は、前記電源装置に前記通常モード又は前記待機モードの設定を行うことを特徴とする請求項14に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014093862A JP2015211615A (ja) | 2014-04-30 | 2014-04-30 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014093862A JP2015211615A (ja) | 2014-04-30 | 2014-04-30 | 電源装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015211615A true JP2015211615A (ja) | 2015-11-24 |
Family
ID=54613436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014093862A Pending JP2015211615A (ja) | 2014-04-30 | 2014-04-30 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015211615A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093674A (ja) * | 2016-12-06 | 2018-06-14 | キヤノン株式会社 | 電源装置および画像形成装置 |
-
2014
- 2014-04-30 JP JP2014093862A patent/JP2015211615A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093674A (ja) * | 2016-12-06 | 2018-06-14 | キヤノン株式会社 | 電源装置および画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071156B2 (en) | Switching power supply device and image forming apparatus with switching power supply device | |
US9343985B2 (en) | Power supply apparatus and image forming apparatus | |
US7042178B2 (en) | Motor driving apparatus | |
JP6075827B2 (ja) | スイッチング電源装置及び画像形成装置 | |
US9093913B2 (en) | Switching power supply with detection of the AC input voltage | |
KR101436967B1 (ko) | 전류 공진 전원 | |
KR20130050157A (ko) | 화상 형성 장치용 스위칭 모드 전원 공급장치와 이를 이용하여 전원을 공급하는 방법 및 화상 형성 장치 | |
US8605468B2 (en) | Switching power supply and image forming apparatus with EMF reduction of the current sense circuit | |
JP6608197B2 (ja) | 電源装置及び電源装置を有する画像形成装置 | |
JP2013251979A (ja) | 電源装置及び画像形成装置 | |
JP2020188538A (ja) | 電源装置及び画像形成装置 | |
JP2015211615A (ja) | 電源装置及び画像形成装置 | |
JP2015097447A (ja) | 電源装置及び画像形成装置 | |
JP2002258687A (ja) | 画像形成装置 | |
US10211717B2 (en) | Power supply device and image forming apparatus | |
JP2017041949A (ja) | 電源装置及び画像形成装置 | |
JP2016082714A (ja) | 電源装置及び画像形成装置 | |
JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
JP7271152B2 (ja) | 電源装置及び画像形成装置 | |
JP7182983B2 (ja) | 電源装置及び画像形成装置 | |
JP7214472B2 (ja) | 電源装置及び画像形成装置 | |
JP6316013B2 (ja) | 電源装置及び画像形成装置 | |
JP2022135237A (ja) | スイッチング電源及び画像形成装置 | |
JP2016039727A (ja) | 電源装置及び画像形成装置 | |
JP2005295662A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |