JP2020072610A

JP2020072610A - 電源装置及び画像形成装置

Info

Publication number: JP2020072610A
Application number: JP2018207138A
Authority: JP
Inventors: 篤史大野; Atsushi Ono
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2018-11-02
Filing date: 2018-11-02
Publication date: 2020-05-07

Abstract

【課題】待機モードにおける電源効率の低下を抑制すること。【解決手段】コントロールユニット１２９は、間欠モードの場合に、電源制御ＩＣ１１７により間欠モードで電界効果トランジスタ１０６、１０７を制御している場合に、間欠モードの１周期中に二次巻線１１２に生成される交流電圧を１つのパルス信号に変換する間欠周波数検出回路２０から出力されたパルス信号に基づいて第二の負荷１３２の大きさを検出し、検出した第二の負荷１３２に応じた電力供給を行うために、抵抗１２５に流れる電流を切り替える直流電圧切替回路４０を制御して、第一の直流電圧Ｖｏｕｔの電圧を切り替える。【選択図】図１

Description

本発明は、交流電圧から直流電圧を生成する電源装置及び電源装置を備える画像形成装置に関する。

駆動手段を備えた電子機器用の電源装置では、例えばモータやソレノイド等の動作に必要な電圧が高い駆動手段への第一の直流電圧と、ＣＰＵやＡＳＩＣ等の動作に必要な電圧が低い制御手段への第二の直流電圧との２系統の電圧を出力する構成が多い。このような電源装置では、商用交流電源からの交流電圧を整流、平滑して、駆動系への第一の直流電圧を生成するＡＣ／ＤＣコンバータと、第一の直流電圧を用いて制御系への第二の直流電圧を生成するＤＣ／ＤＣコンバータを備えた構成が採用されることが多い。

電子機器が省エネルギー状態である待機モードになっているときには、駆動系での消費電力を削減するため、ロードスイッチ等によって駆動系への電力供給を遮断する構成が採用される。また、ＤＣ／ＤＣコンバータの負荷であるＣＰＵやＡＳＩＣでは、消費電流が小さくなるように動作クロックを下げて負荷電流を可能な限り小さくする対策が取られている。

しかしながら、負荷電流が小さい場合には、上述したＤＣ／ＤＣコンバータの効率は低下することが一般的に知られている。そこで、例えば特許文献１では、待機モード時における効率を改善するために、次のような構成が提案されている。すなわち、ＣＰＵ等の制御手段により、ＡＣ／ＤＣコンバータが生成する第一の直流電圧を第二の直流電圧より低い第三の直流電圧に下げることで、ＤＣ／ＤＣコンバータのスイッチング手段を連続導通状態で駆動する構成が提案されている。このような構成にすることにより、ＤＣ／ＤＣコンバータのスイッチング損失がなくなり、待機モード時の電源効率を向上させることができる。

特許第５２６８６１５号公報

しかしながら、電源装置が上述した従来構成の場合には、待機モード時には消費電流の大きな負荷を動作させるための電流を出力することができないという課題がある。これは、負荷への電流供給は、制御手段によってＡＣ／ＤＣコンバータの出力を第一の直流電圧から第三の直流電圧に制御した後に、スイッチング手段を連続導通状態で駆動したＤＣ／ＤＣコンバータから行われることが原因である。このような構成で、ＤＣ／ＤＣコンバータの負荷が大きくなると、ＤＣ／ＤＣコンバータ内部及びＤＣ／ＤＣコンバータ出力部に接続されている電子部品の直列抵抗成分が、直流電圧を低下させる。直流電圧が低下すると、その先に接続された電子部品にかかる電圧が低くなるため、例えば制御系であるコントロールユニットの動作電圧を下回る等により、回路が正常に動作しないことが起こり得る。このため、待機モードにおいて電流を比較的多く消費する負荷を動作させる場合には、予め電源装置のＡＣ／ＤＣコンバータが生成する直流電圧を第三の直流電圧から第一の直流電圧に戻しておく必要がある。第一の直流電圧がＤＣ／ＤＣコンバータに入力されると、ＤＣ／ＤＣコンバータは第二の直流電圧を生成するために、スイッチング手段によりスイッチング動作を行う。その結果、ＤＣ／ＤＣコンバータの出力電流が増大しても、負荷に供給される直流電圧が低下することはない。しかしながら、第一の直流電圧は、電源装置の消費電力が低くなるように調整された電圧ではないため、調整された第三の直流電圧での動作時と比較して待機モードでの効率が低下してしまうという課題がある。

本発明は、このような状況のもとでなされたもので、待機モードにおける電源効率の低下を抑制することを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）一次巻線及び二次巻線を有するトランスと、交流電源からの入力電圧が印加される前記トランスの前記一次巻線に接続されたスイッチング手段と、分圧抵抗を有し、前記トランスの前記二次巻線に誘起され、負荷に供給される第一の直流電圧を前記分圧抵抗で分圧した電圧に応じたフィードバック電圧を出力するフィードバック手段と、前記スイッチング手段を所定周期で連続発振させる連続モード、又は前記スイッチング手段を前記所定周期よりも長い間欠周期で間欠発振させる間欠モードに切り替えが可能で、前記フィードバック電圧に応じて、前記スイッチング手段を制御する第一の制御手段と、前記第一の制御手段の連続モード又は間欠モードへの切替えを制御する第二の制御手段と、前記第一の制御手段により前記間欠モードで前記スイッチング手段を制御している場合に、前記間欠モードの１周期中に前記二次巻線に生成される交流電圧を１つのパルス信号に変換する信号変換手段と、前記フィードバック手段の前記分圧抵抗に流れる電流を制御して、前記第一の直流電圧を切り替える電圧切替手段と、を備え、前記第二の制御手段は、前記間欠モードの場合に、前記信号変換手段から出力された前記パルス信号に基づいて前記負荷の大きさを検出し、検出した前記負荷の大きさに応じた電力供給を行うために前記電圧切替手段を制御して前記第一の直流電圧を切り替えることを特徴とする電源装置。

（２）一次巻線及び二次巻線を有するトランスと、交流電源からの入力電圧が印加される前記トランスの前記一次巻線に接続されたスイッチング手段と、分圧抵抗を有し、前記トランスの前記二次巻線に誘起され、負荷に供給される第一の直流電圧を前記分圧抵抗で分圧した電圧に応じたフィードバック電圧を出力するフィードバック手段と、前記スイッチング手段を所定周期で連続発振させる連続モード、又は前記スイッチング手段を前記所定周期よりも長い間欠周期で間欠発振させる間欠モードに切り替えが可能で、前記フィードバック電圧に応じて、前記スイッチング手段を制御する第一の制御手段と、前記第一の制御手段の連続モード又は間欠モードへの切替えを制御する第二の制御手段と、前記第一の制御手段により前記間欠モードで前記スイッチング手段を制御している場合に、前記間欠モードの１周期中に前記二次巻線に生成される交流電圧を１つのパルス信号に変換する信号変換手段と、前記信号変換手段により変換された前記パルス信号の周期に応じて平滑化された電圧と基準電圧との電圧差に応じた信号を出力する直流電圧制御手段と、前記直流電圧制御手段から出力された前記信号に応じて、前記フィードバック手段の前記分圧抵抗に流れる電流を制御して、前記第一の直流電圧を切り替える電圧切替手段と、前記直流電圧制御手段から出力される前記信号を有効又は無効にするスイッチ手段と、を備え、前記第二の制御手段は、前記スイッチ手段を制御して、前記連続モードの場合には前記信号を無効にし、前記間欠モードの場合には前記信号を有効にすることを特徴とする電源装置。

（３）記録材に画像形成を行う画像形成手段と、前記（１）又は前記（２）に記載の電源装置と、を備えることを特徴とする画像形成装置。

（４）記録材に画像形成を行う画像形成手段と、前記（１）又は前記（２）に記載の電源装置と、を備える画像形成装置であって、前記画像形成手段を制御するコントローラを備え、前記第二の制御手段は、前記コントローラであることを特徴とする画像形成装置。

本発明によれば、待機モードにおける電源効率の低下を抑制することができる。

実施例１、３の電源装置の回路構成を示す回路図実施例１〜３の電流共振回路の動作を説明する図実施例１〜３の電流共振回路のＦＥＴのドレイン電流波形を示す図実施例１〜３の間欠モードにおけるスイッチング動作を説明するタイミングチャート実施例１〜３の待機モードでの間欠周波数と負荷との特性関係を示すグラフ実施例１〜３のＤＣ／ＤＣコンバータの回路構成を示す回路図実施例１〜３の待機モードでの効率が最大となる直流電圧の負荷特性を示す図実施例１〜３の間欠周波数検出回路の各部の電圧波形を示す図実施例２、３の電源装置の回路構成を示す回路図実施例３の画像形成装置の構成を示す概略断面図

以下に、図面を参照して本発明の実施の形態について詳細に説明する。

［電源装置の構成］
図１は、実施例１の電源装置の回路構成を示す回路図である。本実施例の電源装置は、一般的な電流共振方式でスイッチング動作を行う電源装置である。図１において、インレット１０１から入力された交流電圧は、ヒューズ１０２、コモンモードコイル１０３を経て、整流ダイオードブリッジ１０４により整流され、平滑コンデンサ１０５により平滑化される。トランス１０９のスイッチングを行う電界効果トランジスタ（以下、ＦＥＴという）１０６、１０７は直列に接続されている。そして、平滑コンデンサ１０５の一端はＦＥＴ１０６（第一のスイッチング素子）のドレイン端子に接続され、平滑コンデンサ１０５の他端はＦＥＴ１０７（第二のスイッチング素子）のソース端子に接続されている。

トランス１０９は、漏洩インダクタンスがコントロールされて設計されたトランスであり、一次側には一次巻線１１０、補助巻線１１４を有し、二次側には二次巻線１１２、１１３を有する。一次巻線１１０の一端はＦＥＴ１０７のドレイン端子とＦＥＴ１０６のソース端子との接続点に接続され、一次巻線１１０の他端は電流共振コンデンサ（電流共振用のコンデンサ）１０８の一端に接続されている。更に、電流共振コンデンサ１０８の他端はＦＥＴ１０７のソース端子に接続されている。補助巻線１１４には、補助巻線１１４に誘起された電圧を整流平滑するダイオード１１５、平滑コンデンサ１１６が接続され、平滑コンデンサ１１６に蓄えられた電圧は電源制御ＩＣ１１７のＶＣＣ端子に入力される。トランス１０９の二次巻線１１２、１１３には、それぞれ整流ダイオード１２０、１２１が接続され、整流ダイオード１２０、１２１は、二次巻線１１２、１１３に誘起された電圧を整流し、平滑コンデンサ１２２により平滑化される。電圧出力部１２７は、平滑コンデンサ１２２に蓄えられた電圧を、第一の直流電圧Ｖｏｕｔとして、ロードスイッチ１２８を介して電圧出力部１２７に接続された第一の負荷１３１に出力する。また、ロードスイッチ１２８は、電圧出力部１２７から第一の負荷１３１への電流供給路に設けられ、電力供給路の接続又は切断を行う。

電圧出力部１２７の出力電圧である第一の直流電圧Ｖｏｕｔの状態を一次側にフィードバックするフィードバック部は、フォトカプラ１４０、シャントレギュレータ１２４、抵抗１２５、１２６、１３５、ＦＥＴ１２３等から構成されている。シャントレギュレータ１２４のＲＥＦ端子には、第一の直流電圧Ｖｏｕｔを抵抗１２５、１２６等で分圧された電圧が入力される。シャントレギュレータ１２４は、フォトカプラ１４０のダイオードと接続されたカソード端子Ｋと、グランド（ＧＮＤ）と接続されたアノード端子Ａを備えている。フィードバック部の動作については、後述する。

電源装置を制御する電源制御ＩＣ１１７は、ＦＥＴ１０６、１０７のゲート端子に電圧を印加し、ＦＥＴ１０６、１０７のオン・オフ動作を制御するＧ１、Ｇ２端子、及び補助巻線１１４で生成された電源電圧が供給されるＶＣＣ端子を備えている。また、第一の制御手段である電源制御ＩＣ１１７は、定電圧を出力するＲＥＧ端子、通常モードと待機モードを切り替えるＣＬ端子、そしてグランド（ＧＮＤ）レベルを取得するためのＧＮＤ端子を備えている。なお、通常モード（連続モードともいう）では、ＦＥＴ１０６、１０７は所定周期で連続発振される。一方、待機モード（間欠モードともいう）では、ＦＥＴ１０６、１０７は所定周期よりも長い周期で間欠発振される。更に、電源制御ＩＣ１１７は、電圧出力部１２７の第一の直流電圧Ｖｏｕｔをモニタして、ＦＥＴ１０６、１０７のスイッチング動作を制御するためのＦＢ端子を有している。コンデンサ１１８は、ＦＢ端子から供給される電荷を蓄えるコンデンサであり、コンデンサ１１９は、ＳＢ端子から供給される電荷を蓄えるコンデンサである。また、電源制御ＩＣ１１７のＦＢ端子は、電源制御ＩＣ１１７内部に定電流充電回路を備えており、ＳＢ端子は、電源制御ＩＣ１１７内部に、定電流充電回路及び放電回路を備えている。本実施例の電源制御ＩＣ１１７においては、待機モードにおけるスイッチング周波数は、ＳＢ端子電圧に応じて制御される。

第二の制御手段であるコントロールユニット１２９は、汎用出力機能を備えたＧＰＯ１端子、ＧＰＯ２端子、及びＧＰＯ３端子に加え、電源電圧が入力されるＶＣＣ端子を有している。ＧＰＯ１端子は、ロードスイッチ１２８に接続され、ＧＰＯ３端子は、ＦＥＴ１２３のゲート端子と接続されている。また、ＧＰＯ２端子は、フォトカプラ１４１のダイオードと接続され、フォトカプラのフォトトランジスタのコレクタ端子は、電源制御ＩＣ１１７のＲＥＧ端子と接続され、エミッタ端子はＣＬ端子と接続されている。ＧＰＯ１端子、ＧＰＯ２端子、及びＧＰＯ３端子から出力される信号については、後述する。また、コントロールユニット１２９は、デジタル信号をアナログ信号に変換して出力するＤ／Ａ変換機能を備えたＤＡ端子、入力信号の周波数をカウントする機能を備えたＩＣ端子を有している。

間欠周波数検出回路２０は二次巻線１１２に誘起された電圧を整流する整流ダイオード２０１、ローパスフィルタを構成する抵抗２０２、コンデンサ２０３、及びコントロールユニット１２９の入力端子を保護するツェナーダイオード２０４を有している。直流電圧切替回路４０は、直流電圧を切り替えるためのスイッチ素子であるトランジスタ４０１、トランジスタ４０１のコレクタ電流を制御する抵抗４０２（第三の分圧抵抗）を有している。ＤＣ／ＤＣコンバータ１３０は、ＩＮ端子から入力される電圧出力部１２７の出力電圧である第一の直流電圧Ｖｏｕｔを、第二の直流電圧に変換して、ＯＵＴ端子から出力する。第二の負荷１３２は、ＤＣ／ＤＣコンバータ１３０のＯＵＴ端子に接続された負荷であり、ＤＣ／ＤＣコンバータ１３０から第二の直流電圧が供給される。同様に、コントロールユニット１２９のＶＣＣ端子には、ＤＣ／ＤＣコンバータ１３０のＯＵＴ端子から電源電圧が入力される。なお、本実施例では通常モードにおける第一の直流電圧Ｖｏｕｔを２４．０Ｖ、第二の直流電圧を３．３Ｖとしている。

［スイッチング動作の説明］
図１において、電源制御ＩＣ１１７のＶＣＣ端子に補助巻線１１４から電源電圧が供給されると、電源制御ＩＣ１１７が起動される。電源制御ＩＣ１１７は起動されると、ＦＥＴ１０６、１０７の各ゲート端子にＧ１、Ｇ２端子から制御信号を出力し、ＦＥＴ１０６、１０７の動作を制御する。次に、図２、図３を参照して、電源装置が搭載された画像形成装置が画像形成を行う通常モード（連続モードともいう）におけるトランス１０９の一次側の電流の流れについて、ＦＥＴ１０６、１０７のオン／オフ状態に応じた順序に沿って説明する。図２は、トランス１０９の一次側の電流の流れを説明するために、トランス１０９、ＦＥＴ１０６、１０７、電源制御ＩＣ１１７、平滑コンデンサ１０５から構成される電流共振回路の周辺回路部分を図１の回路図より抜き出した回路図である。図２では、説明の順に（ａ）から（ｆ）の回路図に電流の流れを矢印で表示している。図３は、ＦＥＴ１０６、１０７のドレイン電流の電流波形を示した図であり、上図はＦＥＴ１０６のドレイン電流の電流波形を示しており、下図はＦＥＴ１０７のドレイン電流の電流波形を示している。図３では、縦軸は電流値、横軸は時間を示す。また、図３に示すＦＥＴ１０６、１０７の波形図は、図２（ａ）〜（ｆ）の電流の流れと対応しており、図中に記載した順序番号（順序１〜順序７）は、図２の（ａ）（順序１、７）〜（ｆ）（順序６）に対応する。

１）順序１（図２（ａ）の状態）
図２（ａ）では、ＦＥＴ１０６がオン（ＯＮ）状態、ＦＥＴ１０７がオフ（ＯＦＦ）状態であり、このときの電流の流れを図中、順序１の破線で示している。図２（ａ）では、電流は平滑コンデンサ１０５からＦＥＴ１０６を介して、トランス１０９の一次巻線１１０へと流れ、一次巻線１１０を流れた電流は、電流共振コンデンサ１０８を経て、平滑コンデンサ１０５に戻る電流経路で流れる。

２）順序２（図２（ｂ）の状態）
図２（ｂ）では、ＦＥＴ１０６がオフ（ＯＦＦ）状態、ＦＥＴ１０７がオフ（ＯＦＦ）状態であり、このときの電流の流れを図中、順序２の破線で示している。図２（ｂ）では、ＦＥＴ１０６がオン状態からオフ状態になっても、トランス１０９の一次巻線１１０に流れる電流は図２（ａ）での電流の流れを維持しようと働く。そのため、トランス１０９の一次巻線１１０を流れる電流は、電流共振コンデンサ１０８を経て、ＦＥＴ１０７の寄生ダイオードを経由して一次巻線１１０に戻る電流経路で電流が流れる。

３）順序３（図２（ｃ）の状態）
図２（ｃ）では、ＦＥＴ１０６がオフ（ＯＦＦ）状態、ＦＥＴ１０７がオン（ＯＮ）状態であり、このときの電流の流れを図中、順序３の破線で示している。図２（ｃ）では、順序２の状態でＦＥＴ１０７をオン状態にしても、引き続き、電流は、トランス１０９の一次巻線１１０から電流共振コンデンサ１０８を経て、ＦＥＴ１０７の寄生ダイオードを経由する電流経路で流れる。

４）順序４（図２（ｄ）の状態）
図２（ｄ）では、順序３に引き続き、ＦＥＴ１０６がオフ（ＯＦＦ）状態、ＦＥＴ１０７がオン（ＯＮ）状態であり、このときの電流の流れを図中、順序４の破線で示している。図２（ｄ）では、トランス１０９の漏洩インダクタンスと電流共振コンデンサ１０８との共振作用により、電流は、順序３の状態から次第に次のように流れる。すなわち、電流は、電流共振コンデンサ１０８からトランス１０９の一次巻線１１０へと流れ、ＦＥＴ１０７を経て、電流共振コンデンサ１０８に戻る電流経路で流れるように変化する。

５）順序５（図２（ｅ）の状態）
図２（ｅ）では、ＦＥＴ１０６がオフ（ＯＦＦ）状態、ＦＥＴ１０７がオフ（ＯＦＦ）状態であり、このときの電流の流れを図中、順序５の破線で示している。図２（ｅ）では、順序４の状態のままでＦＥＴ１０７をオン状態からオフ状態にしても、トランス１０９の一次巻線１１０に流れる電流は図２（ｄ）での電流の流れを維持しようと働く。そのため、電流は、電流共振コンデンサ１０８からトランス１０９の一次巻線１１０へと流れ、トランス１０９の一次巻線１１０からＦＥＴ１０６の寄生ダイオードを経由して、平滑コンデンサ１０５に向かう電流経路で流れる。

６）順序６（図２（ｆ）の状態）
図２（ｆ）では、ＦＥＴ１０６がオン（ＯＮ）状態、ＦＥＴ１０７がオフ（ＯＦＦ）状態であり、このときの電流の流れを図中、順序６の破線で示している。図２（ｆ）では、順序５の状態でＦＥＴ１０６をオフ状態からオン状態にしても、引き続き、電流は、次のように流れる。すなわち、電流は、電流共振コンデンサ１０８からトランス１０９の一次巻線１１０へと流れ、トランス１０９の一次巻線１１０からＦＥＴ１０６の寄生ダイオードを経由して、平滑コンデンサ１０５に向かう電流経路で流れる。

７）順序７（図２（ａ）の状態）
図２（ｆ）に引き続き、ＦＥＴ１０６がオン（ＯＮ）状態、ＦＥＴ１０７がオフ（ＯＦＦ）状態であり、このときの電流の流れを図中、順序７の破線で示している。トランス１０９の漏洩インダクタンスと電流共振コンデンサ１０８との共振作用により、電流は、順序６の状態から、次第に次のように流れる。すなわち、電流は、平滑コンデンサ１０５からＦＥＴ１０６を経由してトランス１０９の一次巻線１１０へと流れ、一次巻線１１０から電流共振コンデンサ１０８を経由して平滑コンデンサ１０５に戻る電流経路で、電流が流れるように変化する。

このようにして、トランス１０９の一次巻線１１０には、正方向と逆方向の電流が交互に流れることになる。これにより、トランス１０９の二次巻線１１２、１１３に電圧が誘起され、誘起された電圧は２つの整流ダイオード１２０、１２１、及び平滑コンデンサ１２２から構成される整流平滑回路によって整流・平滑化されて、第一の直流電圧Ｖｏｕｔが生成される。また、このとき、トランス１０９の補助巻線１１４にも電圧が誘起され、この誘起電圧は、ダイオード１１５、及び平滑コンデンサ１１６の整流平滑回路により整流、平滑化され、電源制御ＩＣ１１７のＶＣＣ端子に電源電圧として入力される。なお、ＦＥＴ１０６、１０７のスイッチング周波数が低い程、ＦＥＴ１０６、１０７のオン時間が長くなるため、ＦＥＴ１０６、１０７のドレイン電流が増加し、トランス１０９の一次巻線１１０の電圧振幅が大きくなる。これにより、トランス１０９の二次側には、より大きな電圧が誘起され、より大きな電圧の第一の直流電圧Ｖｏｕｔを出力することができる。

［フィードバック制御の説明］
次に、通常モードにおけるフィードバック制御について説明する。なお、通常モードにおいては、直流電圧切替回路４０のトランジスタ４０１がオフ状態となるように、コントロールユニット１２９のＤＡ端子の出力は、ロー（Ｌｏｗ）レベルが出力されているものとする。また、コントロールユニット１２９のＧＰＯ３端子は、ＦＥＴ１２３のゲート端子にハイ（Ｈｉｇｈ）レベル信号を出力し、ＦＥＴ１２３はオンしているものとする。

上述したように、電圧出力部１２７から第一の直流電圧Ｖｏｕｔが出力されると、抵抗１２５（第一の分圧抵抗）、１２６（第二の分圧抵抗）、１３５によって分圧された電圧が、シャントレギュレータ１２４のＲＥＦ端子に入力される。シャントレギュレータ１２４は、ＲＥＦ端子の入力電圧が、シャントレギュレータ１２４が内部に有する基準電圧より高い場合は、カソード端子Ｋをアノード端子Ａと導通させることで、シャントレギュレータ１２４を導通状態に設定する。一方、シャントレギュレータ１２４は、ＲＥＦ端子の入力電圧が、シャントレギュレータ１２４が内部に有する基準電圧以下の場合には、カソード端子Ｋをハイインピーダンス状態にして、シャントレギュレータ１２４を非導通状態に設定する。

シャントレギュレータ１２４のカソード端子Ｋは、フォトカプラ１４０の発光ダイオードと接続され、シャントレギュレータ１２４が導通状態の場合には、フォトカプラ１４０の発光ダイオードに電流が流れる。これにより、フォトカプラ１４０のフォトトランジスタがオンする。一方、シャントレギュレータ１２４が非導通状態の場合には、フォトカプラ１４０の発光ダイオードには電流が流れず、フォトカプラ１４０のフォトトランジスタはオフする。また、フォトカプラ１４０のフォトトランジスタのコレクタ端子は、電源制御ＩＣ１１７のＦＢ端子に接続されている。そのため、ＦＢ端子の電圧は、ＦＢ端子に接続された定電流源から供給される電流量、コンデンサ１１８の容量、フォトカプラ１４０のフォトトランジスタの動作、つまりはシャントレギュレータ１２４の動作に応じて変化する。なお、以下では、フィードバック電圧であるＦＢ端子の電圧をＦＢ端子電圧という。

第一の直流電圧Ｖｏｕｔの電圧が高い場合には、ＲＥＦ端子の入力電圧が高くなり、シャントレギュレータ１２４が導通状態となる。これにより、フォトカプラ１４０の発光ダイオードが導通状態となり、フォトカプラ１４０のフォトトランジスタがオンし、その結果、コンデンサ１１８に充電された電荷が放電され、電源制御ＩＣ１１７のＦＢ端子電圧が低下する。

一方、第一の直流電圧Ｖｏｕｔの電圧が低下すると、フォトカプラ１４０の発光ダイオードに流れる電流が減少するため、発光ダイオードの発光量が減り、フォトトランジスタに流れる電流も低下する。そのため、電源制御ＩＣ１１７内部のＦＢ端子に接続されている定電流充電回路により電流が供給され、コンデンサ１１８が充電されることにより、ＦＢ端子電圧は上昇する。そして、第一の直流電圧Ｖｏｕｔの電圧が更に低下して、シャントレギュレータ１２４のＲＥＦ端子の入力電圧が、シャントレギュレータ１２４が内部に有する基準電圧以下になると、カソード端子Ｋはハイインピーダンス状態となる。その結果、フォトカプラ１４０の発光ダイオードには電流が流れなくなり、フォトトランジスタはオフ状態となるため、定電流充電回路から供給される電流によりコンデンサ１１８が充電されるため、ＦＢ端子電圧は、更に上昇する。このように、電源制御ＩＣ１１７は、ＦＢ端子電圧に基づいて、第一の直流電圧Ｖｏｕｔの電圧を検出することができ、ＦＢ端子電圧に基づいて、ＦＥＴ１０６、１０７のスイッチング制御を行う。これにより、電源装置は、安定した第一の直流電圧Ｖｏｕｔを出力することが可能になる。

［待機モードの説明］
通常モードでは、常にＦＥＴ１０６、１０７によるスイッチング動作が行われている。その結果、電源制御ＩＣ１１７の動作電流やＦＥＴ１０６、１０７のスイッチング時の損失により、消費電力が増加することになる。そのため、近年の電源制御ＩＣは、消費電力を低減するため、間欠的にスイッチング動作を行う待機モード（間欠モードともいう）を備えている。

本実施例では、コントロールユニット１２９のＧＰＯ２端子からハイレベル信号が出力されると、フォトカプラ１４１の発光ダイオードが導通状態となって、フォトトランジスタがオンする。その結果、電源制御ＩＣ１１７のＲＥＧ端子の電圧がＣＬ端子に出力されることによって、ＣＬ端子の入力電圧が上昇する。これにより、電源制御ＩＣ１１７では、通常モードから待機モードへの切替えが行われる。また、消費電力低減のために、コントロールユニット１２９は、ＧＰＯ１端子の出力を切り替えることにより、ロードスイッチ１２８をオフし、第一の負荷１３１への電力供給を遮断する。更に、コントロールユニット１２９は、待機モードではＧＰＯ３端子からローレベル信号は出力し、ＦＥＴ１２３をオフする。

電源制御ＩＣ１１７は、シャントレギュレータ１２４のＲＥＦ端子の入力電圧が定電圧（例えば２．５Ｖ）となるように、ＦＥＴ１０６、１０７の制御を行う。そのため、電圧出力部１２７には、シャントレギュレータ１２４のＲＥＦ端子に入力される電圧に抵抗１２５の両端に生じる電圧だけ高い電圧が発生する。上述したように、待機モードでは、コントロールユニット１２９によってＦＥＴ１２３はオフされる。そのため、抵抗１３５には電流が流れなくなり、抵抗１２６、１３５が並列に接続されていた通常モードと比べて、抵抗１２５に流れる電流は小さくなり、抵抗１２５の両端に生じる電圧は小さくなる。その結果、待機モードではＦＥＴ１２３をオフすることで、電圧出力部１２７の電圧である第一の電圧Ｖｏｕｔを通常モードに比べて小さくすることができる。

なお、通常モードから待機モードへ切り替える場合には、コントロールユニット１２９は、次のような順序で切替制御動作を行う。まず、コントロールユニット１２９はＧＰＯ１端子の出力を切り替えてロードスイッチ１２８をオフした後、ＧＰＯ２端子からハイレベル信号を出力して、電源制御ＩＣ１１７を通常モードから待機モードへと移行させる。次に、コントロールユニット１２９はＧＰＯ３端子からローレベル信号を出力して、電圧出力部１２７の電圧値を低下させる。このときは、コントロールユニット１２９は、ＤＡ端子からローレベル信号を出力しているため、トランジスタ４０１はオフ状態のままである。そのため、電圧出力部１２７の電圧は、抵抗１２５、１２６に流れる電流値と、シャントレギュレータ１２４のＲＥＦ端子への入力電圧とで決定される電圧になる。そして、コントロールユニット１２９が間欠周波数検出回路２０からＩＣ端子に入力される信号に基づいて、間欠周波数を検出した後、後述する直流電圧を切り替える制御動作を行い、ＤＡ端子から所定の電圧を出力する。その結果、電圧出力部１２７の電圧値が適切な電圧値に切り替わる。

［待機モードにおけるスイッチング動作］
図４は、電源制御ＩＣ１１７のＦＢ端子、ＳＢ端子の電圧、ＤＣ／ＤＣコンバータ１３０の入力電圧である電圧出力部１２７の第一の直流電圧Ｖｏｕｔの電圧波形を用いて、ＦＥＴ１０６、１０７のスイッチング動作を説明するタイミングチャートである。図４において、縦軸方向には、上から順に、第一の直流電圧Ｖｏｕｔの電圧波形、ＦＢ端子電圧の電圧波形、ＳＢ端子電圧の電圧波形、ＦＥＴ１０６、１０７のゲート端子の電圧（ゲート電圧）、間欠モードの状態を示している。横軸は時間を示し、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５は、時間（タイミング）を示す。

待機モードにおけるスイッチング周波数とスイッチング動作時間は、電源制御ＩＣ１１７のＦＢ端子電圧とＳＢ端子電圧によって制御される。通常モードから待機モードに切り替わると、ＦＥＴ１０６、１０７のスイッチング動作は停止し、電圧出力部１２７の第一の直流電圧Ｖｏｕｔが徐々に低下する。そのため、上述したフィードバック制御によってＦＢ端子電圧が上昇する。時間Ｔ１において、ＦＢ端子電圧が閾値電圧ＦＢｏｎを上回ると、電源制御ＩＣ１１７のＳＢ端子の内部に設けられた定電流充電回路から電流が供給され、コンデンサ１１９が充電され、ＳＢ端子電圧が上昇する。時間Ｔ２においてＳＢ端子電圧が閾値電圧ＳＢｏｎを上回ると、電源制御ＩＣ１１７により停止していたＦＥＴ１０６、１０７のスイッチング動作が再開される。待機モードにおいては、ＳＢ端子電圧が高くなる程、ＦＥＴ１０６、１０７のスイッチング周波数が低くなるため、第一の直流電圧Ｖｏｕｔは徐々に上昇する。第一の直流電圧Ｖｏｕｔが上昇するとＦＢ端子電圧が低下し、時間Ｔ３でＦＢ端子電圧が閾値電圧ＦＢｏｆｆを下回ると、ＳＢ端子の内部回路が定電流充電回路から定電流放電回路に切り替わり、コンデンサ１１９が放電され、ＳＢ端子電圧が低下する。時間Ｔ４でＳＢ端子電圧が閾値電圧ＳＢｏｆｆを下回ると、電源制御ＩＣ１１７は、ＦＥＴ１０６、１０７によるスイッチング動作を停止して、休止期間へと移行する。

休止期間では、電源制御ＩＣ１１７は、ＦＥＴ１０６、１０７のスイッチング動作を行わないため、トランス１０９の二次側に電力が供給されない。そのため、ＤＣ／ＤＣコンバータ１３０を介した第二の負荷１３２への電力供給は、平滑コンデンサ１２２に蓄積された電荷（充電電圧）からのみ行われる。電力供給が続くと、平滑コンデンサ１２２の電荷が徐々に減少していき、第一の直流電圧Ｖｏｕｔも徐々に減少する。第一の直流電圧Ｖｏｕｔが低下してＦＢ端子電圧が上昇し、ＦＢ端子電圧が閾値電圧ＦＢｏｎを上回ると、再び上述した制御が行われ、時間Ｔ５にて、再度スイッチング動作期間に移行して同様の制御が繰り返される。

なお、図４において、時間Ｔ２から時間Ｔ４までのＦＥＴ１０６、１０７のスイッチング動作を行っている期間（動作期間）の時間を時間Ｔｏｎ、時間Ｔ４から時間Ｔ５までのスイッチング動作を休止している期間（休止期間）の時間を時間Ｔｏｆｆとする。すると、間欠周期Ｔは（時間Ｔｏｎ＋時間Ｔｏｆｆ）で表わすことができる。

［間欠周波数と負荷との関係］
図５は、第二の負荷１３２と、待機モード時（間欠モード時）のＦＥＴ１０６、１０７の間欠周波数の特性関係を示すグラフであり、縦軸は間欠周波数（Ｈｚ）、横軸は第二の負荷１３２に流れる電流値（図中、負荷（ｍＡ）と表示）を示す。ここで、間欠周波数は、間欠周期Ｔの逆数１／Ｔとする。休止時間Ｔｏｆｆは、平滑コンデンサ１２２の容量、第一の直流電圧Ｖｏｕｔの大きさ、第二の負荷１３２の大きさによって決まり、例えば負荷が２倍になると、休止期間Ｔｏｆｆは１／２倍になる。一方、動作時間Ｔｏｎは、休止時間Ｔｏｆｆと比べて短いため、間欠周波数は、ほぼ休止時間Ｔｏｆｆによって決まる。その結果、図５に示すように、間欠周波数は第二の負荷１３２に対してほぼ比例する関係を有していることがわかる。そのため、間欠周波数を検出することで、検出した間欠周波数に基づいて第二の負荷１３２の大きさを予測することができる。

［ＤＣ／ＤＣコンバータの説明］
次に、ＤＣ／ＤＣコンバータ１３０の動作について説明する。図６は、ＤＣ／ＤＣコンバータ１３０の構成の一例を示した回路図である。ＤＣ／ＤＣコンバータ１３０のＩＮ端子には、電圧出力部１２７から第一の直流電圧Ｖｏｕｔが入力され、ＯＵＴ端子からは、接続された第二の負荷１３２に第二の直流電圧Ｖｏｕｔ２が出力される。ＤＣ／ＤＣコンバータ１３０は、ＤＣ／ＤＣコンバータ制御ＩＣ１５０、ＦＥＴ１５１、回生ダイオード１５２、インダクタ１５３、コンデンサ１５４、抵抗１５５、１５６を有している。

ＤＣ／ＤＣコンバータ１３０に電圧出力部１２７から第一の直流電圧Ｖｏｕｔが入力されると、ＤＣ／ＤＣコンバータ制御ＩＣ１５０はＦＥＴ１５１を断続的に駆動し、インダクタ１５３にパルス電圧を供給する。このパルス電圧は、インダクタ１５３、回生ダイオード１５２、コンデンサ１５４によって直流化され、第二の直流電圧Ｖｏｕｔ２を出力する。また、第二の直流電圧Ｖｏｕｔ２は、抵抗１５５、１５６により分圧され、ＤＣ／ＤＣコンバータ制御ＩＣ１５０に入力される。ＤＣ／ＤＣコンバータ制御ＩＣ１５０は、内部に基準電圧を有しており、基準電圧と分圧された第二の直流電圧Ｖｏｕｔ２が等しくなるように、ＦＥＴ１５１のオンデューティ（ＯｎＤｕｔｙ）を制御する。これにより、安定した第二の直流電圧Ｖｏｕｔ２が第二の負荷１３２に供給される。

［第二の負荷の大きさによる各部の消費電力の変化］
次に、待機モードにおける第二の負荷１３２の大きさによる各部の消費電力の変化について説明する。ここでは、条件として第一の直流電圧Ｖｏｕｔ及び第二の直流電圧Ｖｏｕｔ２は一定であるとする。待機モードにおいて消費電力が大きい素子としては、ＦＥＴ１０６、１０７、電源制御ＩＣ１１７、整流ダイオード１２０、１２１、ＤＣ／ＤＣコンバータ１３０等が挙げられる。

ＦＥＴ１０６、１０７では、ターンオン・ターンオフする際に発生するスイッチング損失と、オン状態中にＦＥＴの内部抵抗によって生じるオン損失の２つの損失が発生する。これらの損失は、待機モードではスイッチング動作を行っている動作期間のみで発生し、休止期間においては発生しない。また、第二の負荷１３２が増加すると、トランス１０９の一次側からの電力供給を増加させる必要がある。そのため、ＦＥＴ１０６、１０７のドレイン電流が増加し、結果としてスイッチング損失及びオン損失が増加することになる。

電源制御ＩＣ１１７は、休止期間と動作期間で消費電力は異なる。休止期間では、ＲＥＧ端子内部のレギュレーション回路や、ＦＢ端子及びＳＢ端子内部に設けられた定電流源回路による消費電力が発生し、動作期間では、これに加えて、ＦＥＴ１０６、１０７を駆動するための消費電力が発生する。また、第二の負荷１３２が増加すると、一次巻線１１０の漏洩インダクタによって巻線電圧が増加し、それに伴い補助巻線１１４の巻線電圧も増加し、結果として電源制御ＩＣ１１７のＶＣＣ端子電圧も増加する。そのため、電源制御ＩＣ１１７による消費電力は増加することになる。ただし、待機モードでは、第二の負荷１３２は小さいため、一次巻線１１０の巻線電圧の増加分も小さく、電源制御ＩＣ１１７の消費電力の増加は無視することができる。

整流ダイオード１２０、１２１は、平滑コンデンサ１２２へ電荷を蓄える際に流れる電流によって、導通損が発生する。この損失は、ＦＥＴ１０６、１０７と同様に、動作期間のみで発生する。また、第二の負荷１３２が増加すると、平滑コンデンサ１２２から供給される電荷量が増加する。そのため、動作期間において供給された分の電荷を蓄える必要があり、整流ダイオード１２０、１２１の導通損も増加することになる。

ＤＣ／ＤＣコンバータ１３０は、上述したように内部にＦＥＴ１５１を有し、ＦＥＴ１５１のスイッチング動作により、入力された第一の直流電圧Ｖｏｕｔを第二の直流電圧Ｖｏｕｔ２に変換をしている。そのため、ＦＥＴ１５１のスイッチング損失及びオン損失、ＤＣ／ＤＣコンバータ制御ＩＣ１５０の駆動電流による消費電力等が発生する。また、第二の負荷１３２が増加すると、ＦＥＴ１５１に流れる電流が増加するため、スイッチング損失及びオン損失が増加することになる。

［第一の直流電圧の大きさによる各部の消費電力の変化］
続いて、第一の直流電圧Ｖｏｕｔの電圧値の変化による各部の消費電力の変化について説明する。なお、第二の負荷１３２及び第二の直流電圧Ｖｏｕｔ２は一定であるとする。

ＦＥＴ１０６、１０７は、第二の負荷１３２が一定の場合には、第一の直流電圧Ｖｏｕｔが高い程、ＦＥＴ１０６、１０７に流れる電流が増加するため、スイッチング損失及びオン損失が増加する。逆に、第一の直流電圧Ｖｏｕｔが低くなると、ＦＥＴ１０６、１０７のスイッチング損失及びオン損失は減少する。また、第一の直流電圧Ｖｏｕｔが高い程、一次巻線１１０の巻線電圧が増加し、それに伴い、補助巻線１１４の巻線電圧も増加することで、電源制御ＩＣ１１７の消費電力は増加する。逆に、第一の直流電圧Ｖｏｕｔが低いと、一次巻線１１０の巻線電圧は減少し、結果として電源制御ＩＣ１１７の消費電力は減少する。

整流ダイオード１２０、１２１は、第一の直流電圧Ｖｏｕｔが高い場合には、平滑コンデンサ１２２へ供給する電流量が少なくなるため、消費電力は減少する。一方、第一の直流電圧Ｖｏｕｔが低い場合には、整流ダイオード１２０、１２１は、平滑コンデンサ１２２へ供給する電流量が多くなるため、消費電力は増加する。ＤＣ／ＤＣコンバータ１３０は、第一の直流電圧Ｖｏｕｔが高いとＦＥＴ１５１のスイッチング損失が大きくなり、消費電力が増加する。一方、第一の直流電圧Ｖｏｕｔが低いと、ＦＥＴ１５１のスイッチング損失が小さくなり、ＤＣ／ＤＣコンバータ１３０の消費電力は減少する。

以上より、第一の直流電圧Ｖｏｕｔが高くなると、ＦＥＴ１０６、１０７、電源制御ＩＣ１１７、ＤＣ／ＤＣコンバータ１３０の消費電力は増加し、整流ダイオード１２０、１２１の消費電力は減少する。一方、第一の直流電圧Ｖｏｕｔが低くなると、ＦＥＴ１０６、１０７、電源制御ＩＣ１１７、ＤＣ／ＤＣコンバータ１３０の消費電力は減少し、整流ダイオード１２０、１２１の消費電力は増加する。

このように、第一の直流電圧Ｖｏｕｔの大きさと各素子の消費電力の大きさの相関は同一ではない。したがって、電源装置全体としての消費電力は、これら各素子の消費電力の総和となるため、各部の消費電力量のバランスを考慮した上で、第一の直流電圧Ｖｏｕｔの大きさを選定する必要がある。また、上述したように、これらのバランスは第二の負荷１３２の大きさによっても変化するため、負荷が変化した際にも電源装置全体としての効率を高くするためには、使用する素子や負荷の大きさに応じて、第一の直流電圧Ｖｏｕｔを最適化する必要がある。

［第一の直流電圧の負荷特性］
図７は、本実施例の電源装置の効率が最大となる第一の直流電圧Ｖｏｕｔと第二の負荷との特性関係を示したグラフである。縦軸は、効率が最大となる第一の直流電圧Ｖｏｕｔ（Ｖ）を示し、横軸は、第二の負荷１３２の負荷（Ｗ）を示している。本実施例では、第二の負荷１３２が最も小さい場合（１０ｍＷ）には、効率が最大となる第一の直流電圧Ｖｏｕｔは７．０Ｖ程度である。図７に示すように、第二の負荷１３２を増加させると、効率が最大となる第一の直流電圧Ｖｏｕｔも徐々に上昇し、第二の負荷１３２の負荷が２Ｗのときには、効率が最大となる第一の直流電圧Ｖｏｕｔは、１５．５Ｖ程度となる。このように、待機モードでは、第二の負荷１３２の大きさに応じて、間欠周期（間欠周波数）が変動し、かつ電源装置の効率が最大となる第一の直流電圧Ｖｏｕｔが異なっている。

［間欠周波数検出回路の説明］
図１に示す、信号変換手段である間欠周波数検出回路２０は、トランス１０９の二次巻線１１２に発生した電圧を検出することにより、待機モードにおける間欠周期を検出するための回路である。図８は、間欠周波数検出回路２０の各部の電圧波形を示した図である。図８において、上から順に、間欠周波数検出回路２０に入力される、トランス１０９の二次巻線１１２の電圧波形（二次巻線電圧）、間欠周波数検出回路２０の整流ダイオード２０１のカソード端子の電圧波形（整流ダイオードカソード電圧）を示している。また、図８の上から３番目の図では、コントロールユニット１２９のＩＣ端子の入力電圧波形（コントロールユニットＩＣ端子電圧）を示している。なお、図８の横軸は時間を示す。

待機モードの動作期間では、二次巻線１１２に一次巻線１１０と二次巻線１１２の巻数比で決まる電圧をピーク値とする交流電圧が発生する。発生した交流電圧は、整流ダイオード２０１によって整流され、交流電圧の波形（図８の二次巻線電圧）が半波波形（図８の整流ダイオードカソード電圧）となる。半波波形となった交流電圧は、間欠周波数検出回路２０の抵抗２０２及びコンデンサ２０３により構成され、半波波形の期間が平滑化されてオン期間となったパルス信号に変換するローパスフィルタを通過する。その結果、動作期間中のＦＥＴ１０６、１０７による複数のスイッチング波形（半波波形）が平滑化されて、略１つのパルス波形（図８のコントロールユニットＩＣ端子電圧）となり、コントロールユニット１２９のＩＣ端子に入力される。間欠周波数検出回路２０のツェナーダイオード２０４は、略パルス波形のピーク電圧がコントロールユニット１２９の入力電圧定格値以下となるように、コントロールユニット１２９の保護のために設けられている。そのため、コントロールユニット１２９のＩＣ端子に入力される略パルス波形は、ツェナーダイオード２０４のツェナー電圧によりクランプされている。なお、ツェナーダイオード２０４のツェナー電圧は、コントロールユニット１２９のＩＣ端子の定格電圧及び検出可能電圧に応じて選定される。

待機モードの休止期間では、ＦＥＴ１０６、１０７によるスイッチング動作は行われないため、二次巻線１１２には交流電圧は発生しない。その結果、コントロールユニット１２９のＩＣ端子には、１回の間欠動作、すなわち間欠モードの１周期中に二次巻線１１２に生成される交流電圧の波形を１つのパルス信号に変換したパルス信号が入力されることになる。コントロールユニット１２９は、ＩＣ端子に入力されたパルス信号の立ち上がりを検出し、パルス信号間の時間をタイマで計測することにより、間欠周期を算出し、算出した間欠周期に基づいて待機モードでの間欠周波数を求める。なお、間欠周波数検出回路２０の抵抗２０２やコンデンサ２０３の定数は、動作期間中のスイッチング回数や１回のスイッチング動作におけるオン時間、第一の直流電圧Ｖｏｕｔの電圧値、コントロールユニット１２９の入力電圧仕様を考慮して決定される。

また、本実施例では、二次巻線１１２に発生した電圧を間欠周波数検出回路２０において整流、平滑した上でコントロールユニット１２９に入力しているが、これらの動作をコントロールユニット１２９で行ってもよい。例えば、二次巻線１１２に発生した交流電圧をコントロールユニット１２９のＡ／Ｄ変換機能を有したポートに入力し、コントロールユニット１２９内でデジタル値に変換する。そして、コントロールユニット１２９は、デジタル値に変換された交流電圧が閾値を上回る度にフラグをセット後にリセットし、フラグがセットされてから次にフラグがセットされるまでの時間をタイマで測定する。これにより、コントロールユニット１２９は、間欠周期及び間欠周波数を取得することができる。更に、本実施例では、二次巻線１１２に生じる交流電圧を用いて間欠周波数の検出を行ったが、もう一方の二次巻線１１３に生じる交流電圧を用いて間欠周波数の検出を行ってもよい。

［直流電圧切替回路の説明］
次に、コントロールユニット１２９が間欠周波数を検出した後の制御動作について説明する。コントロールユニット１２９は、以下の表１に示すような制御テーブルを有しており、表１に基づいて、検出した間欠周波数に応じた電圧をＤＡ端子から出力する。

表１は、間欠周波数、予測負荷、目標直流電圧、ＤＡ端子電圧の各項目を対応付けた制御テーブルである。間欠周波数は、ＩＣ端子に入力されたパルス信号に基づいて、コントロールユニット１２９が算出した間欠周波数を示し、予測負荷は、算出された間欠周波数と図５のグラフに基づいて予測される第二の負荷１３２の予測負荷を示している。目標直流電圧は、予測負荷で示される第二の負荷に必要な電力をＤＣ／ＤＣコンバータ１３０から供給するための、電圧出力部１２７の第一の直流電圧Ｖｏｕｔの目標電圧値を示している。また、ＤＡ端子電圧は、電圧出力部１２７の第一の直流電圧Ｖｏｕｔを目標直流電圧値に制御するために、コントロールユニット１２９のＤＡ端子から直流電圧切替回路４０のトランジスタ４０１のベース端子に出力する電圧（制御信号）を示している。例えば、検出された間欠周波数が２０Ｈｚの場合には、第二の負荷１３２の予測される負荷は１００ｍＡである。そして、ＤＣ／ＤＣコンバータ１３０から第二の負荷１３２に必要な電力を供給するためには、電圧出力部１２７の第一の直流電圧Ｖｏｕｔの目標電圧値は１３Ｖとなる。そこで、電圧出力部１２７の第一の直流電圧Ｖｏｕｔが目標直流電圧値になるように制御するためには、コントロールユニット１２９のＤＡ端子から２．８Ｖの電圧を出力すればよい。

コントロールユニット１２９のＤＡ端子から検出した間欠周波数に応じた電圧が出力されると、直流電圧切替回路４０のトランジスタ４０１がオンし、ベース−エミッタ間電圧を差し引いた電圧が抵抗４０２に生じる。抵抗４０２の両端に生じる電圧を抵抗４０２の抵抗値で除して求められる電流値の電流が、電圧出力部１２７から抵抗１２５を介して、トランジスタ４０１のコレクタ電流として流れる。上述したように、電圧出力部１２７の第一の直流電圧Ｖｏｕｔは、抵抗１２５に流れる電流によって制御することができる。待機モードでは、ＧＰ０３端子からはローレベル信号が出力されるため、ＦＥＴ１２３はオフ状態である。そのため、抵抗１２５に流れる電流の大きさは、抵抗１２６に流れる電流と、トランジスタ４０１のコレクタ電流とで決定される。抵抗１２６の抵抗値は一定であり、抵抗１２６に流れる電流は一定であるため、トランジスタ４０１のコレクタ電流によって、抵抗１２５の電流値を可変することができる。

コントロールユニット１２９のＤＡ端子からの出力電圧が高い場合には、トランジスタ４０１に大きなコレクタ電流が流れ、抵抗１２５の両端には大きな電圧が発生することにより、電圧出力部１２７の第一の直流電圧Ｖｏｕｔの電圧値は高くなる。一方、コントロールユニット１２９のＤＡ端子からの出力電圧が低い場合は、トランジスタ４０１のコレクタ電流が小さいため、抵抗１２５の両端には小さな電圧しか発生せず、電圧出力部１２７の電圧値は低くなる。このように、コントロールユニット１２９がＤＡ端子の出力電圧を変化させることで、電圧出力部１２７の電圧値を可変することができる。なお、本実施例では、コントロールユニット１２９が有する制御テーブルのデータに基づいて、ＤＡ端子からの出力電圧の設定を行っているが、コントロールユニット１２９で検出した間欠周波数に基づいた演算結果でＤＡ端子から出力電圧の設定を行ってもよい。

［Ｄｕｔｙ検出回路の説明］
本実施例では、第二の負荷１３２によって間欠周期Ｔが変化することを説明したが、使用する電源制御ＩＣの仕様によっては、間欠周期Ｔを一定（所定の周期）とし、動作時間Ｔｏｎと休止時間ＴｏｆｆのＤｕｔｙ（デューティ）を変化させる構成も考えられる。間欠周期Ｔを一定にしてＤｕｔｙを変化させる場合でも、間欠周波数検出回路２０を使用して、Ｄｕｔｙを検出することが可能である。二次巻線１１２に生じた交流電圧を整流ダイオード２０１に入力して交流電圧を整流し、整流した交流電圧を抵抗２０２とコンデンサ２０３によって平滑化させることで、略パルス波形が作成される。Ｄｕｔｙによる制御の場合には、第二の負荷１３２が大きくなる程、電源制御ＩＣによるスイッチング回数が増加するため、動作時間Ｔｏｎは長くなり、略パルス波形のオンＤｕｔｙ（オンデューティ時間）も長くなる。一方、第二の負荷１３２が小さくなると、動作時間Ｔｏｎは短くなり、略パルス波形のオンＤｕｔｙも短くなる。そこで、コントロールユニット１２９は、ＩＣ端子に入力された略パルス波形の立ち上がり及び立ち下がりを検出し、その間の時間をタイマで測定することにより、略パルス波形のＤｕｔｙを検出することができる。そして、コントロールユニット１２９には、前述した表１のように、Ｄｕｔｙ、予測負荷、目標直流電圧、ＤＡ端子電圧の項目から構成された制御テーブルを予め設けておき、検出されたＤｕｔｙに応じて直流電圧切替回路４０の制御を行うようにすればよい。

以上説明したように、本実施例では、コントロールユニット１２９で待機モードのときの間欠周波数の検出、及び検出した間欠周波数に応じた直流電圧切替を行う。これにより、電子部品の増加を抑制した上で、負荷が増大した場合においても電源効率の低下を抑えることができる。

以上説明したように、本実施例によれば、待機モードにおける電源効率の低下を抑制することができる。

実施例１では、コントロールユニット１２９が間欠周波数の検出機能（ＩＣ機能）及び直流電圧の切替機能（ＤＡ機能）を有しているため、これら機能を実現するための電子部品を削減することができた。ところが、コントロールユニット１２９がこれらの機能を備えていない場合には、実施例１に示す回路構成では対応できない場合がある。そこで、実施例２では、コントロールユニット１２９のＩＣ機能やＤＡ機能を使用しない実施例について説明する。なお、本実施例では、電源装置の効率が最大となる第一の直流電圧Ｖｏｕｔの電圧値が、第二の負荷１３２に対して線形の特性を有しているものとする。

［電源装置の構成］
図９は、実施例２の電源装置の回路構成を示す回路図である。図９は、実施例１の図１と比べて、間欠周波数検出回路２０の出力は、コントロールユニット１２９のＩＣ端子ではなく、新たに設けられた直流電圧制御回路３０に入力されている点が異なる。更に、図９では、図１と比べて、コントロールユニット１２９からＩＣ端子及びＤＡ端子が削除され、直流電圧制御回路３０の出力が待機モードの場合に有効となるように制御するために、汎用出力機能を有するＧＰ０４端子が追加されている点が異なる。

図９において、抵抗２１１及びコンデンサ２１２を有するローパスフィルタ回路は、間欠周波数検出回路２０から出力された略パルス波形の信号を周波数に応じた電圧に平滑化して、直流電圧制御回路３０に出力する。直流電圧制御回路３０は、入力された信号の電圧と基準電圧の電圧差に基づいて直流電圧切替回路４０に出力する電圧（制御信号）を決定し、決定した電圧に応じて直流電圧切替回路４０を制御する。直流電圧制御回路３０は、誤差増幅器３０１、基準電圧３０２、抵抗３０３、３０４、３０５、３０６から構成されている。間欠周波数検出回路２０から出力されたパルス信号は、抵抗３０３を介して誤差増幅器３０１の非反転端子（＋）に入力される。なお、誤差増幅器３０１の非反転端子（＋）は、抵抗３０４を介して、グランド（ＧＮＤ）に接続されている。また、誤差増幅器３０１の反転端子（−）は、抵抗３０５を介して基準電圧３０２と接続されている。基準電圧は、第二の負荷のうちの最も小さい第二の負荷に対応する電圧である。更に、誤差増幅器３０１の反転端子（−）は、抵抗３０６を介して、誤差増幅器３０１の出力端子と接続されている。なお、抵抗３０３と抵抗３０５、抵抗３０４と抵抗３０６は、それぞれ同一の抵抗値とする。誤差増幅器３０１の出力端子は、直流電圧切替回路４０のトランジスタ４０１のベース端子に接続されている。以上の回路構成により、本実施例では、第一の直流電圧Ｖｏｕｔを、第二の負荷１３２の大きさに応じた第三の直流電圧に切り替えることができる。

なお、通常モードでは、上述した直流電圧切替回路４０が動作しないようにする必要がある。そのため、通常モードでは、コントロールユニット１２９は、ＧＰＯ４端子からハイレベル信号をスイッチ手段であるＦＥＴ１６０のゲート端子に出力することにより、ＦＥＴ１６０をオン状態に設定し、直流電圧切替回路４０のトランジスタ４０１をオフする。これにより、直流電圧制御回路３０の誤差増幅器３０１の出力が無効となり、電圧出力部１２７の第一の直流電圧Ｖｏｕｔの切替えは行われない。一方、待機モードでは、コントロールユニット１２９は、ＧＰＯ４端子からローレベル信号を出力することにより、ＦＥＴ１６０をオフ状態に設定し、直流電圧切替回路４０のトランジスタ４０１のオフを解除する。これにより、直流電圧制御回路３０の誤差増幅器３０１の出力が有効となり、電圧出力部１２７の第一の直流電圧Ｖｏｕｔの切替えが可能になる。

［待機モードにおけるスイッチング動作］
次に、待機モードでの各部の動作について説明する。待機モードにおいて、間欠動作の動作期間中の間欠周波数検出回路２０のツェナーダイオード２０４には、ツェナー電圧に等しい定電圧がかかる。一方、休止期間中にはスイッチング動作は行われないため、ツェナーダイオード２０４には電圧がかからない。このため、間欠周波数検出回路２０には、ツェナーダイオード２０４のツェナー電圧をピーク値として、動作期間中はオン、休止期間中はオフの略パルス波形が発生する。抵抗２１１とコンデンサ２１２で構成されたローパスフィルタ回路によりに、略パルス波形は、その波形の周波数に応じた電圧に平滑化され、直流電圧制御回路３０に入力される。直流電圧制御回路３０は、誤差増幅器３０１を用いた差動増幅回路であり、平滑後の略パルス波形の入力電圧をＶｉｎ、抵抗３０３及び抵抗３０５の抵抗値をＲａ、抵抗３０４及び抵抗３０６の抵抗値をＲｂ、基準電圧３０２の電圧値をＶｒｅｆとする。誤差増幅器３０１の出力電圧Ｖｏｕｔ２は、Ｖｏｕｔ２＝（Ｒｂ／Ｒａ）×（Ｖｉｎ−Ｖｒｅｆ）で表すことができる。ここで、抵抗値Ｒａ、Ｒｂ、基準電圧Ｖｒｅｆは一定であるため、出力電圧Ｖｏｕｔ２は、入力電圧Ｖｉｎに対して線形の関係を有することがわかる。

第二の負荷１３２が大きくなると、間欠周期が短くなって間欠周波数が高くなり、平滑後の入力電圧Ｖｉｎも高いため、出力電圧Ｖｏｕｔ２は高くなる。そして、出力電圧Ｖｏｕｔが高くなると、トランジスタ４０１のコレクタ電流が大きくなるため、電圧出力部１２７の第一の直流電圧の電圧値を大きくすることができる。一方、第二の負荷１３２が小さくなると、間欠周期が長くなって間欠周波数が低くなり、平滑後の入力電圧Ｖｉｎが低いため、出力電圧Ｖｏｕｔ２は低くなる。そして、出力電圧Ｖｏｕｔ２が低くなると、トランジスタ４０１のコレクタ電流が小さくなるため、電圧出力部１２７の第一の直流電圧の電圧値を小さくすることができる。このように、電源装置の効率が最大となる第一の直流電圧Ｖｏｕｔの電圧値が負荷に対して線形の特性を有する回路では、同様の線形の特性を有する差動増幅回路を用いることで、電圧出力部１２７の直流電圧を適切に切り替えることができる。

以上説明したように、本実施例によれば、待機モードにおける電源効率の低下を抑制することができる。本実施例は、コントロールユニットがＩＣ機能やＤＡ機能を有していない構成においても適用することができるため、負荷が増大した場合でも電源効率の低下を抑えることができる。

実施例１、２で説明した電源装置は、例えば画像形成装置の低圧電源、すなわちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１０に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部（画像形成手段）である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置５００を備えている。なお、実施例１、２の電源装置５００を適用可能な画像形成装置は、図１０に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、実施例１、２に記載の電源装置５００は、例えば第二の負荷であるコントローラ３２０に電力を供給する。また、実施例１、２に記載の電源装置５００は、感光ドラム３１１を回転するため、又はシートを搬送する各種ローラ等を駆動するための第一の負荷１３１であるモータ等の駆動部に電力を供給する。なお、コントローラ３２０は、実施例１の図１、及び実施例２の図９のコントロールユニット１２９に相当する。本実施例の電源装置５００が実施例１、２の電源装置である場合、電源制御ＩＣ１１７は、コントローラ３２０からの指示に応じて、通常モード又は待機モードの切り換えを行う。通常モードでは、モータ等の駆動部に第一の直流電圧Ｖｏｕｔが出力され、コントローラ３２０等の制御系には、ＤＣ／ＤＣコンバータ１３０より、第二の直流電圧が出力される。一方、待機モードでは、ロードスイッチ１２８により電力供給が遮断される。そして、間欠周波数検出回路２０は、二次巻線１１２に生じた交流電圧波形に応じた略パルス波形を出力する。電源装置５００が実施例１の電源装置の場合には、略パルス波形はコントローラ３２０に入力され、入力された略パルス波形に基づいて間欠周期が検出され、コントローラ３２０は、検出された間欠周期に応じて直流電圧切替回路４０の制御を行う。一方、電源装置５００が実施例２の電源装置の場合には、略パルス波形は直流電圧制御回路３０に入力され、入力された略パルス波形の電圧に応じて、直流電圧切替回路４０の制御が行われる。これにより、第２の負荷１３２の大きさに応じて、電圧出力部１２７の第一の直流電圧の電圧値が制御され、ＤＣ／ＤＣコンバータ１３０を介して、第二の負荷１３２へ適切な電力供給が行われる。

２０間欠周波数検出回路
４０直流電圧切替回路
１０６、１０７電界効果トランジスタ
１１２二次巻線
１１７電源制御ＩＣ
１２５抵抗
１２９コントロールユニット
１３２第二の負荷

Claims

一次巻線及び二次巻線を有するトランスと、
交流電源からの入力電圧が印加される前記トランスの前記一次巻線に接続されたスイッチング手段と、
分圧抵抗を有し、前記トランスの前記二次巻線に誘起され、負荷に供給される第一の直流電圧を前記分圧抵抗で分圧した電圧に応じたフィードバック電圧を出力するフィードバック手段と、
前記スイッチング手段を所定周期で連続発振させる連続モード、又は前記スイッチング手段を前記所定周期よりも長い間欠周期で間欠発振させる間欠モードに切り替えが可能で、前記フィードバック電圧に応じて、前記スイッチング手段を制御する第一の制御手段と、
前記第一の制御手段の連続モード又は間欠モードへの切替えを制御する第二の制御手段と、
前記第一の制御手段により前記間欠モードで前記スイッチング手段を制御している場合に、前記間欠モードの１周期中に前記二次巻線に生成される交流電圧を１つのパルス信号に変換する信号変換手段と、
前記フィードバック手段の前記分圧抵抗に流れる電流を制御して、前記第一の直流電圧を切り替える電圧切替手段と、
を備え、
前記第二の制御手段は、前記間欠モードの場合に、前記信号変換手段から出力された前記パルス信号に基づいて前記負荷の大きさを検出し、検出した前記負荷の大きさに応じた電力供給を行うために前記電圧切替手段を制御して前記第一の直流電圧を切り替えることを特徴とする電源装置。
前記パルス信号の周期は、前記負荷の大きさに応じて可変することを特徴とする請求項１に記載の電源装置。
前記第二の制御手段は、前記パルス信号の周波数と、前記パルス信号の周波数に対応する前記負荷の大きさと、前記負荷の大きさに応じた電力を供給するための前記第一の直流電圧の目標電圧値とを対応付けたテーブルを有し、
前記パルス信号に基づいて前記パルス信号の周波数を算出し、算出した前記パルス信号の周波数と前記テーブルとに基づいて、前記パルス信号に応じた前記第一の直流電圧の目標電圧値を取得することを特徴とする請求項２に記載の電源装置。
前記パルス信号の周期は、所定の周期であり、前記パルス信号のオンデューティは、前記負荷に応じて可変することを特徴とする請求項１に記載の電源装置。
前記第二の制御手段は、前記パルス信号のオンデューティと、前記パルス信号のオンデューティに対応する前記負荷の大きさと、前記負荷の大きさに応じた電力を供給するための前記第一の直流電圧の目標電圧値とを対応付けたテーブルを有し、
前記パルス信号に基づいて前記オンデューティを検出し、検出した前記パルス信号のオンデューティと前記テーブルとに基づいて、前記パルス信号に応じた前記第一の直流電圧の目標電圧値を取得することを特徴とする請求項４に記載の電源装置。
前記第二の制御手段は、前記第一の直流電圧を切り替えるための制御信号を前記電圧切替手段に出力し、前記第一の直流電圧を取得した前記パルス信号に応じた前記第一の直流電圧の目標電圧値に切り替えることを特徴とする請求項３又は請求項５に記載の電源装置。
一次巻線及び二次巻線を有するトランスと、
交流電源からの入力電圧が印加される前記トランスの前記一次巻線に接続されたスイッチング手段と、
分圧抵抗を有し、前記トランスの前記二次巻線に誘起され、負荷に供給される第一の直流電圧を前記分圧抵抗で分圧した電圧に応じたフィードバック電圧を出力するフィードバック手段と、
前記スイッチング手段を所定周期で連続発振させる連続モード、又は前記スイッチング手段を前記所定周期よりも長い間欠周期で間欠発振させる間欠モードに切り替えが可能で、前記フィードバック電圧に応じて、前記スイッチング手段を制御する第一の制御手段と、
前記第一の制御手段の連続モード又は間欠モードへの切替えを制御する第二の制御手段と、
前記第一の制御手段により前記間欠モードで前記スイッチング手段を制御している場合に、前記間欠モードの１周期中に前記二次巻線に生成される交流電圧を１つのパルス信号に変換する信号変換手段と、
前記信号変換手段により変換された前記パルス信号の周期に応じて平滑化された電圧と基準電圧との電圧差に応じた信号を出力する直流電圧制御手段と、
前記直流電圧制御手段から出力された前記信号に応じて、前記フィードバック手段の前記分圧抵抗に流れる電流を制御して、前記第一の直流電圧を切り替える電圧切替手段と、
前記直流電圧制御手段から出力される前記信号を有効又は無効にするスイッチ手段と、
を備え、
前記第二の制御手段は、前記スイッチ手段を制御して、前記連続モードの場合には前記信号を無効にし、前記間欠モードの場合には前記信号を有効にすることを特徴とする電源装置。
前記直流電圧制御手段は、前記パルス信号を平滑化するフィルタ回路を有し、
前記パルス信号は、前記フィルタ回路により前記パルス信号の周期に応じた電圧に変換されることを特徴とする請求項７に記載の電源装置。
前記直流電圧制御手段は、２つの電圧の電圧差に応じた信号を出力する誤差増幅器を有し、
前記基準電圧は、前記負荷のうちの最も小さい大きさの負荷に対応する電圧であり、
前記誤差増幅器は、前記パルス信号の周期に応じた前記電圧と前記基準電圧との電圧差に基づいて、前記第一の直流電圧を切り替えるための制御信号を出力することを特徴とする請求項８に記載の電源装置。
前記二次巻線に誘起された電圧を整流及び平滑化する整流平滑手段を有し、
前記第一の直流電圧は、前記整流平滑手段により生成されることを特徴とする請求項６又は請求項９に記載の電源装置。
前記負荷は、第一の負荷と第二の負荷とを有し、
前記連続モードでは、前記第一の負荷及び前記第二の負荷に電力供給が行われ、
前記間欠モードでは、前記第二の負荷に電力供給が行われることを特徴とする請求項１０に記載の電源装置。
前記第一の負荷への電力供給路に設けられ、前記電力供給路の接続又は切断を行うロードスイッチを備え、
前記第二の制御手段は、前記連続モードの場合には前記ロードスイッチをオンして前記第一の負荷への電力供給を行い、前記間欠モードの場合には前記ロードスイッチをオフして前記第一の負荷への電力供給を遮断することを特徴とする請求項１１に記載の電源装置。
前記第一の直流電圧を前記第一の直流電圧より低い第二の直流電圧に変換し、前記第二の負荷に供給するコンバータを備えることを特徴とする請求項１２に記載の電源装置。
前記信号変換手段は、前記間欠モードの１周期の間に前記二次巻線に生成される交流電圧を整流するダイオードと、前記ダイオードにより整流された交流電圧を平滑化して前記パルス信号がオン状態のオン期間を生成するフィルタ回路と、前記オン期間の電圧をクランプするツェナーダイオードと、を有することを特徴とする請求項１３に記載の電源装置。
前記フィードバック手段の前記分圧抵抗は、第一の分圧抵抗及び第二の分圧抵抗を有し、
前記間欠モードの場合には、前記第二の分圧抵抗に第三の分圧抵抗が並列に接続されることを特徴とする請求項１４に記載の電源装置。
前記電圧切替手段は、前記第三の分圧抵抗と、前記第三の分圧抵抗と直列に接続され、前記制御信号により駆動されるスイッチ素子とを有し、
前記スイッチ素子は、前記制御信号に応じて前記スイッチ素子を流れる電流を切り替えることにより、前記第一の分圧抵抗を介して前記第一の直流電圧を切り替えることを特徴とする請求項１５に記載の電源装置。
交流電源からの入力電圧を整流及び平滑化する整流平滑手段を備え、
前記スイッチング手段は、第一のスイッチング素子と、第二のスイッチング素子と、電流共振用のコンデンサと、を有し、
前記第一のスイッチング素子は、一端が前記整流平滑手段の一端に接続され、他端が前記第二のスイッチング素子に接続され、
前記第二のスイッチング素子は、一端が前記第一のスイッチング素子の前記他端に接続され、他端が前記整流平滑手段の他端に接続され、
前記一次巻線は、一端が前記第一のスイッチング素子の前記他端と前記第二のスイッチング素子の前記一端とに接続され、他端が前記コンデンサの一端と接続され、
前記コンデンサの他端は、前記第二のスイッチング素子の前記他端と接続されていることを特徴とする請求項１から請求項１６のいずれか１項に記載の電源装置。
記録材に画像形成を行う画像形成手段と、
請求項１から請求項１７のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
記録材に画像形成を行う画像形成手段と、
請求項１から請求項１７のいずれか１項に記載の電源装置と、
を備える画像形成装置であって、
前記画像形成手段を制御するコントローラを備え、
前記第二の制御手段は、前記コントローラであることを特徴とする画像形成装置。