JPH02155470A - スイッチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチングレギュレータ等に於けるスイッ
チング回路に関するものである。

トランジスタ等のスイッチング素子を用いて、トランス
の一次巻線等のインダクタンスを含む負荷回路のスイッ
チングを行うスイッチング回路に於いて２は、スイッチ
ングに伴って発生するサージ電圧から、スイッチング素
子を保護する必要があり、又トランジスタ等のスイッチ
ング素子のスイッチングに伴う損失を低減することが要
望されている。

〔従来の技術〕

スイッチングレギュレータに於いては、バイポーラトラ
ンジスタや電界効果トランジスタ等のスイッチング素子
により、トランスの一次＠線に供給する電流をスイッチ
ングするものであり、このようなスイッチング動作を行
うスイッチング回路に於いては、スイッチング素子のタ
ーンオフ時に生じるサージ電圧を抑制してスイッチング
素子を保護する必要があり、抵抗とコンデンサとの直列
回路をスイッチング素子に並列に接続した所謂スナバ回
路が設けられている。

この従来例のスナバ回路は、スイッチング素子のオン、
オフに従ってコンデンサの充放電が行われ、その度に抵
抗に充放電電流が流れて損失となる。従って、スイッチ
ング周波数を高（すると、単位時間に於けるコンデンサ
の充放電回数が増加し、抵抗による損失が著しく増大す
る。そこで、第４図に示すようにスイッチングレギュレ
ータに適用したスイッチング回路が先に提案されている
（特願昭６２−１６４０５３号参照）、同図に於いて、
６１は主スイッチング素子としての電界効果トランジス
タ、６３は副スイッチング素子としての電界効果トラン
ジスタ、６２はコンデンサ、６４．６５はダイオード、
６６はチョークコイル、６７は駆動トランス、６８は駆
動回路、６９は直流電源、７０は主トランス、７１．７
２は整流用のダイオード、７３．７４は平滑用のチョー
クコイル及びコンデンサである。

トランス７０の二次巻線に接続されたダイオード７１．
７２及びチョークコイル７３とコンデンサ７４とからな
る整流平滑回路の出力電圧が駆動回路６８により検出さ
れ、出力電圧が設定値となるように、駆動トランス６７
を介して電界効果トランジスタ６１のオン、オフの制御
が行われる。

又電界効果トランジスタ６３も同時にオン、オフ制御さ
れる。従って、電界効果トランジスタ６１のターンオフ
時のサージ電圧は、ダイオード６４を介してコンデンサ
６２に印加され、又電界効果トランジスタ６３のターン
オンにより、コンデンサ６２の充電電荷は、ダイオード
６５を介して、チョークコイル６６との直列共振回路に
於ける共振電流として直流電源６９に帰還される。

第５図は前述の第４図の動作説明図であり、（ａｌは電
界効果トランジスタ６１のドレイン・ソース間電圧、（
ｂ）は電界効果トランジスタ６１のドレイン電流、（Ｃ
１はチョークコイル６６に流れる電流、（ｄ＋はコンデ
ンサ６２の端子電圧、（ｅｌは電界効果トランジスタ６
１のスイッチング損失を示す。

電界効果トランジスタ６１がオンとなると、そのドレイ
ン・ソース間電圧はほぼＯとなり、ドレイン電流は次第
に上昇する。又電界効果トランジスタ６３も同時にオン
となり、コンデンサ６２とチョークコイル６６との直列
共振電流の半波が、ダイオード６５を介してＴＯ）に示
すように流れる。

即ち、コンデンサ６２の充１１１Ｅ荷が直流電源６９に
帰還され、コンデンサ６２の端子電圧は＋ｄ）に示すよ
うにほぼ０となる。

次に、電界効果トランジスタ６１．６３がオフとなると
、電界効果トランジスタ６１のドレイン・ソース間電圧
は、ダイオード６４を介してコンデンサ６２に印加され
る。このコンデンサ６２の端子電圧は、（ｄ）に示すよ
うに、電界効果トランジスタ６１がオフとなる直前にＯ
ｖとなっているから、電界効果トランジスタ６１のドレ
イン・ソース間電圧の上昇を抑制することができる。又
このコンデンサ６２に対する充放電は、抵抗を介して行
われるものではないので、電界効果トランジスタ６１の
スイッチング周波数を高くしても、損失が特に増大する
ことはない。

〔発明が解決しようとする課題〕

第４図に示す先に提案されたスイッチング回路に於いて
は、コンデンサ６２の充電電荷を直流電源６９に帰還す
るものであるから、無損失でスイッチング素子としての
電界効果トランジスタ６１の保護を行うことができる。

しかし、実際には、電界効果トランジスタ６１と並列に
、ダイオード６４とコンデンサ６２との直列回路を接続
することになり、その接続の為のリード・インダクタン
ス及びダイオード６４の順方向回復特性（順方向電流の
立上り遅れ特性）により、電界効果トランジスタ６１の
ドレイン・ソース間のサージ電圧を完全に吸収すること
ができないことになる。

又コンデンサ６２の端子電圧は、共振半波電流によって
ほぼＯｖとすることができるが、電界効果トランジスタ
６１の寄生容量の充電電荷は放電されないので、ターン
オン時にその電荷が放電することになり、次式に示す損
失Ｐ、が生じる。

Ｐ　Ｌ＝　’Ａ　Ｃｏ５５　　Ｖ”　　ｆ　　　　　　
　　　　　−・・（ｌ）なお、Ｃ０８，は電界効果トラ
ンジスタ６１の出力容量、■は電界効果トランジスタ６
１のターンオン直前のドレイン・ソース間の電圧、ｆは
一スイッチング周波数である。

従って、（１）式に示す損失は、スイッチング周波数ｆ
が低い時には余り問題とならないが、スイッチングレギ
ュレータに於ける高周波化に伴って、スイッチング周波
数を高くすると、それに伴って無視できないものとなる
。

本発明は、スイッチング周波数を高くした場合の前述の
問題点を解決することを目的とするものである。

〔課題を解決するための手段〕

本発明のスイッチング回路は、主スイッチング素子ｌに
並列に抵抗を介さずにコンデンサやダイオードを接続し
たもので、第１図を参照して説明する。

主スイッチング素子１と並列に第１のコンデンサ２と第
１のダイオード３とをそれぞれ並列に接続し、主スイッ
チング素子１をオンとする直前にオンとし、且つ１或い
は複数サイクルの共振電流が流れる時間後にオフとなる
ように制御される副スイッチング素子４と並列に第２の
ダイオード５を接続し、主スイッチング素子１と副スイ
ッチング素子４との間に、インダクタンス６と第２のコ
ンデンサ７とからなる直列回路を接続したものである。

又負荷回路８は、トランス１０と、ダイオード１１．１
２と、チョークコイル１３と、コンデンサ１４とからな
る回路を示し、直流電源９からトランスｌＯの一次巻線
に供給する電流を、主スイッチング素子ｌによりオン、
オフ制御する場合を示している。又第１．第２のダイオ
ード３．５は、主スイッチング素子１及び副スイ・ノチ
ング素子４の半導体導電領域による寄生ダイオードとす
ることができる。

〔作用〕

第２図は動作説明図であり、（ａｌは第１のコンデンサ
２の端子電圧、（ｂ）はチョークコイル６に流れる電流
、（Ｃ）は第２のコンデンサ７の端子電圧、（ｄ）、（
ｅ）は副スイッチング素子４及び主スイッチング素子１
のオン、オフ動作を示す。主スイッチング素子１及び副
スイッチング素子４がオフの時に、第１のコンデンサ２
の端子電圧が図示の＋、−の極性で、第２のコンデンサ
７の端子電圧が図示の＋、−と反対の極性であり、時刻
ｔ１に副スイッチング素子４をオンとすると、第１のコ
ンデンサ２とインダクタンス６と第２のコンデンサ７と
の直列共振回路が形成されて、（ｂ）に示すように共振
電流が流れる。

この共振電流により時刻ｔ２に於いてコンデンサ２の端
子電圧はＴａｌに示すように０■となる。そして、それ
以後の共振電流はダイオード３を介して流れることにな
り、コンデンサ２の端子電圧は０■のままとなる。従っ
て、時刻ｔ２以後の例えば時刻ｔ３に於いて主スイッチ
ング素子ｌをオンとしても、コンデンサ２の端子電圧は
ＯＶであるから、放電サージ電流が主スイッチング素子
ｌに流れ込むことはなくなる。

又共振電流により第２のコンデンサ７の端子電圧は、負
極性から正極性に向かって上昇し、時刻ｔ４に於いて正
極性の最大端子電圧となる。そして、それ以降は共振電
流の方向が反転するが、主スイッチング素子１はオン状
態であるから、第１のコンデンサ２が逆方向に充電され
ることはなく、又副スイッチング素子４を時刻ｔ４以後
の任意の時刻にオフとしても、ダイオード５を介して共
振電流が流れるから、第２のコンデンサ７の端子電圧は
最初の状態の負極性となる。

又時刻ｔ６に於いて主スイッチング素子１をオフとする
と、第１のコンデンサ２の端子電圧はＯＶであるから、
負荷回路８のインダクタンスによるサージ電圧が発生し
ても、第１のコンデンサ２により確実に抑圧することが
できる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第３図は本発明の実施例のブロック図であり、スイッチ
ング素子として電界効果トランジスタを用いたスイッチ
ングレギュレータに適用した場合を示す、同図に於いて
、２１は主スイッチング素子１に対応する電界効果トラ
ンジスタ、２２叫第１のコンデンサ２に対応するコンデ
ンサ、２３は第１のダイオード３に対応する電界効果ト
ランジスタ２１の寄生ダイオード、２４は副スイッチン
グ素子４に対応する電界効果トランジスタ、２５は第２
のダイオード５に対応する電界効果トランジスタ２４の
寄生ダイオード、２６はインダクタンス６に対応するイ
ンダクタンス、２７は第２のコンデンサ７に対応するコ
ンデンサ、２８は負荷回路８に対応する負荷回路、２９
は直流電源９に対応する直流電源である。この直流電源
２９は、交流電圧を整流回路により整流し、平滑回路に
より平滑化する構成とすることもできる。

又３０はトランス、３１．３２はダイオード、３３はチ
ラークコイル、３４はコンデンサ、３５．３６は直流電
圧の出力端子、３７．３８は電界効果トランジスタ２１
．２２の寄生容量、３９〜４３は抵抗、４４はツェナー
ダイオード、４５は差動増幅器、４６はホトカブラ、４
７は三角波発生回路、４８は比較回路、４９は単安定マ
ルチバイブレーク、５０．５２は駆動回路、５１は遅延
回路、ＶＣＣは制御回路の電源電圧である。

トランス３０の二次巻線の誘起電圧は、ダイオード３１
．３２とチラークコイル３３とコンデンサ３４とからな
る整流平滑回路により直流電圧となり、出力端子３５．
３６から出力される。この直流出力電圧は、抵抗３９．
４０により分圧されて、ツェナーダイオード４４による
基準電圧と差動増幅器４５により比較され、その差に対
応した出力信号がホトカブラ４６のホトダイオードに加
えられ、そのホトダイオードと光学的に結合されたホト
トランジスタの出力信号と、三角波発生回路４７からの
三角波信号と比較回路４８により比較され、その比較出
力信号はパルス幅制御信号となり、単安定マルチバイブ
レーク４９と遅延回路５１とに加えられる。

単安定マルチバイブレータ４９は、例えば、第２図に於
ける時刻ｔ１−ｔ４間又はｔ１〜ｔ５間のパルスを出力
するものであり、又遅延回路５１は、例えば、第２図に
於ける時刻ｔ１〜ｔ３間の遅延時間を有するものである
。従って、比較回路４８の出力信号に従って単安定マル
チバイブレータ４９から一定のパルス幅の出力信号が駆
動回路５０に加えられると、この駆動回路５０により電
界効果トランジスタ２４は、第２図に於ける時刻ｔ１〜
ｔ５間オンとなる。

電界効果トランジスタ２４がオンとなると、コンデンサ
２２と、電界効果トランジスタ２１の寄生容量３７と、
インダクタンス２６と、コンデンサ２７との閉回路が形
成され、共振電流が例えば第２図の申）に示すように流
れて、コンデンサ２２及び寄生容量３７の充電電荷はコ
ンデンサ２７に転送され、このコンデンサ２７の端子電
圧は第２図の（Ｃ）に示すように負極性から正極性に向
かって上昇し、又コンデンサ２２の端子電圧は第２図の
（ａ）に示すように時刻ｔ２にＯ■となる。即ち、コン
デンサ２２の充電電荷がコンデンサ２７に完全に転送さ
れたことになる。

又比較回路４８の出力信号は遅延回路５１により第２図
に於ける時刻ｔｌ−ｔ３間の時間遅延されて駆動回路５
２に加えられるから、この駆動回路５２により電界効果
トランジスタ２１は、例えば、第２図に於ける時刻ｔ３
にオンとなる。この時、コンデンサ２２の端子電圧はＯ
■であるから、放電サージ電流が電界効果トランジスタ
２１に流れ込むことはない。

又電界効果トランジスタ２１がオンとなることにより、
コンデンサ２７の端子電圧が例えば第２図に於ける時刻
ｔ４に最大となった後、共振電流の方向が反対となり、
その時点で電界効果トランジスタ２４をオフとしても、
寄生ダイオード２５を介してその共振電流が流れ、コン
デンサ２７の端子電圧は、第２図の（Ｃ）に示すように
、再び負極性となる。即ち、半サイクルの共振電流によ
りコンデンサ２２の充電電荷がコンデンサ２７に転送さ
れ、その後の半サイクルの共振電流によりコンデンサ２
７の端子電圧の極性が最初の状態に戻ることになる。

そして、第２図に於ける時刻ｔ６に、電界効果トランジ
スタ２１をオフとすると、負荷回路２８のトランス３０
のリーケージインダクタンス等によりサージ電圧が発生
し、このサージ電圧はコンデンサ２２に加えられる。こ
の時点に於いては、コンデンサ２２の充電電荷は０であ
り、又コンデンサ２２は電界効果トランジスタ２１に直
接的に接続することにより、リードインダクタンスによ
る遅延を受けることもなく、且つ抵抗やダイオードを介
してコンデンサ２２に充電電流が流れるものでもないか
ら、サージ電圧を確実に抑圧することができる。

本発明は、前述の実施例にのみ限定されるものではなく
、スイッチング素子として各種の半導体素子を使用する
ことが可能であり、又各種の構成のスイッチングレギュ
レータに適用することができるものである。又共振電流
を１サイクル分流す場合について示しているが、複数サ
イクル分流すように、補助スイッチング素子４に対応す
る電界効果トランジスタ２４のオン期間を、例えば、単
安定マルチバイブレータ４９により設定することも可能
である。

〔発明の効果〕

以上説明したように、本発明は、主スイッチング素子ｌ
に並列に第１のコンデンサ２を接続したことにより、主
スイッチング素子ｌをオフとした時のサージ電圧を、ダ
イオードの順方向回復特性やリードインダクタンス等に
よる遅延を受けることなく、且つ抵抗による損失を生じ
ることなく、確実に抑圧することができる利点がある。

又サージ電圧を抑圧したことによる第１のコンデンサ２
の充電電荷は、副スイッチング素子４をオンとすること
により、直列共振回路を形成して第２のコンデンサ７に
転送し、次の主スイッチング素子１のターンオフに備え
ることができる。その場合も、共振電流により充電電荷
を転送するものであるから、原理的には損失を生じない
ものとなる。文筆２のコンデンサ７の端子電圧は、１或
いは複数サイクルの共振電流により反転し、次の第１の
コンデンサ２の充電電荷の転送に備えることができる。

従って、スイッチング周波数を高くしても、コンデンサ
２の充放電による損失が生じない構成となり、スイッチ
ングレギュレータに適用し、高周波化によって装置の小
型化を図ることが容易となる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の動作説
明図、第３図は本発明の実施例のブロック図、第４図は
先に提案されたスイッチング回路、第５図は第４図の動
作説明図である。 １は主スイッチング素子、２は第１のコンデンサ、３は
第１のダイオード、４は副スイッチング素子、５は第２
のダイオード、６はインダクタンス、７は第２のコンデ
ンサ、８は負荷回路、９は直流電源である。 特許出願人　　富士通電装株式会社 代理人弁理士　　　拍　谷　昭　司 代理人弁理士　　　渡　邊　弘　− 本発明の原理説明図 第１図 本究明の動作説明図 第２図

Claims (1)

1. 【特許請求の範囲】 主スイッチング素子（１）によりインダクタンスを含む
   負荷回路のスイッチングを行うスイッチング回路に於い
   て、 前記主スイッチング素子（１）と並列に接続された第１
   のコンデンサ（２）及び第１のダイオード（３）と、 前記主スイッチング素子（１）をオンとする直前にオン
   として１或いは複数サイクルの共振電流が流れる時間後
   にオフとするように制御される副スイッチング素子（４
   ）と、 該副スイッチング素子（４）と並列に接続された第２の
   ダイオード（５）と、 前記主スイッチング素子（１）と前記副スイッチング素
   子（４）との間に接続されたインダクタンス（６）と第
   ２のコンデンサ（７）とからなる直列回路と を備えたことを特徴とするスイッチング回路。