JPS59127421A - ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 - Google Patents
ゲ−トタ−ンオフサイリスタのタ−ンオフ回路Info
- Publication number
- JPS59127421A JPS59127421A JP58003014A JP301483A JPS59127421A JP S59127421 A JPS59127421 A JP S59127421A JP 58003014 A JP58003014 A JP 58003014A JP 301483 A JP301483 A JP 301483A JP S59127421 A JPS59127421 A JP S59127421A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- circuit
- voltage
- capacitor
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
- H03K17/732—Measures for enabling turn-off
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は大電力インバータ装置等に用いられるダートタ
ーンオフサイリスタ（以下、ＧＴＯと略記する）のター
ンオフ回路に係シ、特にターンオフ動作用電源に関する
。
ーンオフサイリスタ（以下、ＧＴＯと略記する）のター
ンオフ回路に係シ、特にターンオフ動作用電源に関する
。
従来、ＧＴＯのターンオフ回路は、第１図あるいは第２
図に示すように構成され、ノクルストランスを介して元
号な立ち上がジとピーク値を持つオフゲート電流を供給
してＧＴＯｋ確実にター／オフさせるようになっている
。即ち、第１図のターンオフ回路においては、ターンオ
フ動作用電源である直流電源１、逆電流防止用のダイオ
ード２、パルストランス３の一次巻線４，５およびスイ
ッチング素子（たとえばトランジスタ）６が直列に接続
されている。パルストランス３の上記−次巻ａ４，５お
よび二次巻線７の極性はそれぞれ図示の通シである。８
は上記−次巻線４，５の接続点（Ｂ点）と直流電源１の
負極端との間に接続された充放電用コンデンサ、９はタ
ーンオフ信号が入力すると前記トランジスタ６をターン
オンさせ、ターンオフ信号入力が終了すると上記トラン
ジスタ６をターンオフするスイッチ制御回路であシ、こ
こではベース回路と称する。１０はＧＴＯであシ、その
ダート・カソード間に前記パルストランス３の二次巻線
７およびサイリスタ１１が直列に接続されている。１２
はターンオフ信号が入力すると上記サイリスタ１１をタ
ーンオンさせるスイッチ制御回路であシ、ここではダー
ト回路と称する。
図に示すように構成され、ノクルストランスを介して元
号な立ち上がジとピーク値を持つオフゲート電流を供給
してＧＴＯｋ確実にター／オフさせるようになっている
。即ち、第１図のターンオフ回路においては、ターンオ
フ動作用電源である直流電源１、逆電流防止用のダイオ
ード２、パルストランス３の一次巻線４，５およびスイ
ッチング素子（たとえばトランジスタ）６が直列に接続
されている。パルストランス３の上記−次巻ａ４，５お
よび二次巻線７の極性はそれぞれ図示の通シである。８
は上記−次巻線４，５の接続点（Ｂ点）と直流電源１の
負極端との間に接続された充放電用コンデンサ、９はタ
ーンオフ信号が入力すると前記トランジスタ６をターン
オンさせ、ターンオフ信号入力が終了すると上記トラン
ジスタ６をターンオフするスイッチ制御回路であシ、こ
こではベース回路と称する。１０はＧＴＯであシ、その
ダート・カソード間に前記パルストランス３の二次巻線
７およびサイリスタ１１が直列に接続されている。１２
はターンオフ信号が入力すると上記サイリスタ１１をタ
ーンオンさせるスイッチ制御回路であシ、ここではダー
ト回路と称する。
１３は制御信号発生回路であって、ＧＴＯ１０をターン
オンさせるときにターンオン信号な出力し、ＧＴＯｌｏ
をターンオフさせ、るときにターンオフ信号を出力する
。このターンオフ信号は、前記ベース回路９およびダー
ト回路１２に供給される。また、１４は上記ターンオン
信号を受けてＧＴＯ１０ｆターンオンさせるためのター
ンオン回路である。
オンさせるときにターンオン信号な出力し、ＧＴＯｌｏ
をターンオフさせ、るときにターンオフ信号を出力する
。このターンオフ信号は、前記ベース回路９およびダー
ト回路１２に供給される。また、１４は上記ターンオン
信号を受けてＧＴＯ１０ｆターンオンさせるためのター
ンオン回路である。
次に、上記第１図のターンオフ回路の動作を説明する。
ここで、説明の簡単化のために・ぐルストランス３の一
次巻線４，５の巻数比が１：１であシ、−次巻線対二次
巻線の巻数比がｎ：１であるものとする。定常状態では
、コンデンサ８の電圧Ｅ。は直流電源１の電圧Ｅよりも
後述する如く高くなっておシ（ＥＣ＞Ｅ）、ダイオード
２はオフになっている。また、ＧＴＯｌｏがターン信号
によってターンオンし、オン状態になっているものとす
る。
次巻線４，５の巻数比が１：１であシ、−次巻線対二次
巻線の巻数比がｎ：１であるものとする。定常状態では
、コンデンサ８の電圧Ｅ。は直流電源１の電圧Ｅよりも
後述する如く高くなっておシ（ＥＣ＞Ｅ）、ダイオード
２はオフになっている。また、ＧＴＯｌｏがターン信号
によってターンオンし、オン状態になっているものとす
る。
いま、制御信号発生回路１３から所定幅のターンオフ信
号が発せられると、ベース回路９およびダート回路１２
が動作し、トランジスタ６′およびサイリスタ１１がタ
ーンオンする。このとき、パルストランス３の一次巻線
５の両端間（Ｂ点、Ｃ点間）にはコンデンサ８の電圧Ｅ
Ｃが印加され、−次巻線４には電圧Ｅ、が誘起され、そ
の一端であるＡ点の電位は２Ｅｃとなる。ここで、２Ｅ
Ｃ＞Ｅ′ｔ′あるから、ダイオード２は逆バイアスされ
、直流電源１からノ４ルストランス３への電流の流入は
ない。また、このときパルストランス３の二次巻線７に
はＥ（／ｎの電圧が現われる。ここで、ノヤルストラン
ス３の一次側に換算した二次側のＧＴＯ１０の抵抗’ｋ
Ｒｔ、コンデンサ８の容量をＣとすると、ＲＩＸＣの時
定数でコンデンサ８が放電し、パルストランス３の二次
側のＧＴＯ１０のカソード・ダート間にはオフケ８−ト
（ターンオフ）電流が供給される。この場合、コンデン
サ８の容量およびノＥルストランス３のインダクタンス
を調整することｉごよシ、−上記オフブート電流は、立
ち上が夕が速く、ピーク値の大きなものが得られる。や
がて、コンデンサ８の両端電圧がＥ／２に低下すると、
前記Ａ点の電位がＥと々シ、さらにコンデンサ８が放電
してＢ点の電圧がＥ／２よシ低くなるとダイオード２が
順バイアスされる。これによって、直流電源１、ダイオ
ード２、−次巻線４，５およびトランジスタ６の直列経
路に電流が流れ、二次巻線７にはＥ／２ ｎに減じた電
圧が誘起され、ＧＴＯＩＯのカソード・ダート間には比
較的低電流が供給され続ける。
号が発せられると、ベース回路９およびダート回路１２
が動作し、トランジスタ６′およびサイリスタ１１がタ
ーンオンする。このとき、パルストランス３の一次巻線
５の両端間（Ｂ点、Ｃ点間）にはコンデンサ８の電圧Ｅ
Ｃが印加され、−次巻線４には電圧Ｅ、が誘起され、そ
の一端であるＡ点の電位は２Ｅｃとなる。ここで、２Ｅ
Ｃ＞Ｅ′ｔ′あるから、ダイオード２は逆バイアスされ
、直流電源１からノ４ルストランス３への電流の流入は
ない。また、このときパルストランス３の二次巻線７に
はＥ（／ｎの電圧が現われる。ここで、ノヤルストラン
ス３の一次側に換算した二次側のＧＴＯ１０の抵抗’ｋ
Ｒｔ、コンデンサ８の容量をＣとすると、ＲＩＸＣの時
定数でコンデンサ８が放電し、パルストランス３の二次
側のＧＴＯ１０のカソード・ダート間にはオフケ８−ト
（ターンオフ）電流が供給される。この場合、コンデン
サ８の容量およびノＥルストランス３のインダクタンス
を調整することｉごよシ、−上記オフブート電流は、立
ち上が夕が速く、ピーク値の大きなものが得られる。や
がて、コンデンサ８の両端電圧がＥ／２に低下すると、
前記Ａ点の電位がＥと々シ、さらにコンデンサ８が放電
してＢ点の電圧がＥ／２よシ低くなるとダイオード２が
順バイアスされる。これによって、直流電源１、ダイオ
ード２、−次巻線４，５およびトランジスタ６の直列経
路に電流が流れ、二次巻線７にはＥ／２ ｎに減じた電
圧が誘起され、ＧＴＯＩＯのカソード・ダート間には比
較的低電流が供給され続ける。
次いで、ターンオフ信号期間が終了してトランジスタ６
がターンオフすると、コンデンサ８は直流電源１によシ
再光電される。このターンオフの際に、パルストランス
３の励磁エネルギーの殆んど全てがコンデンサ８ＦｒＣ
蓄積される。
がターンオフすると、コンデンサ８は直流電源１によシ
再光電される。このターンオフの際に、パルストランス
３の励磁エネルギーの殆んど全てがコンデンサ８ＦｒＣ
蓄積される。
これによって、コンデンサ８の両端電圧はＥ、 ＋ ２
Ｅ程度になシ、ダイオード２は逆バイアスされる。１
だ、上記ターンオフ時に、パルストランス３の二次巻線
７にその極性とは逆方向の電圧が発生し、これによって
サイリスタ１１は逆バイアスされてターンオフし、ＧＴ
ＯＩＯのターンオフ動作が終了する。
Ｅ程度になシ、ダイオード２は逆バイアスされる。１
だ、上記ターンオフ時に、パルストランス３の二次巻線
７にその極性とは逆方向の電圧が発生し、これによって
サイリスタ１１は逆バイアスされてターンオフし、ＧＴ
ＯＩＯのターンオフ動作が終了する。
一方、第２図に示すＧＴＯのターンオフ回路は、前記第
１図のターンオフ回路に比べて次の点で異なるが、その
他は同じであるので同一部分には同一符号を付して因る
。即ち、前記直流電源１の正極端とパルストランス３の
一次側のＢ点との間に充電用抵抗１５およびダイオード
１６が直列に接続され、上記抵抗１５とダイオード１６
との接続点と直流電源１の負極端との間に前記コンデン
サ８が接続されている。上記ダイオード１６は、前記−
次巻線４側から上記コンデンサ８に電流が流れ込むのを
防止するだめのものである。さらに、トランジスタ６が
ターンオンした後の一次巻線４，５のエネルギーを還流
させるために、−次巻線４に並列にダイオード１７が接
続され、−次巻線５に並列に抵抗１８が接続されている
。
１図のターンオフ回路に比べて次の点で異なるが、その
他は同じであるので同一部分には同一符号を付して因る
。即ち、前記直流電源１の正極端とパルストランス３の
一次側のＢ点との間に充電用抵抗１５およびダイオード
１６が直列に接続され、上記抵抗１５とダイオード１６
との接続点と直流電源１の負極端との間に前記コンデン
サ８が接続されている。上記ダイオード１６は、前記−
次巻線４側から上記コンデンサ８に電流が流れ込むのを
防止するだめのものである。さらに、トランジスタ６が
ターンオンした後の一次巻線４，５のエネルギーを還流
させるために、−次巻線４に並列にダイオード１７が接
続され、−次巻線５に並列に抵抗１８が接続されている
。
上記第２図のターンオフ回路の定常状態では、コンデン
サ８は直流電源１から充電用抵抗１５を通じて充電電流
が流入して電圧Ｅに光電されている。いま、所定幅のタ
ーンオフ信号が発生すると、第１図のターンオフ回路と
同様にペース回路９、ダート回路１２が動作し１．トラ
ンジスタ６、サイリスタ１１がターンオンする。トラン
ジスタ６のターンオンによってコンデンサ８からダイオ
ード１６を通じて一次巻線５に電流が流れ、二次巻線７
にＥ／ｎの電圧が誘起される。この際、Ａ点の電位は２
Ｅとなシ、ダイオード２は逆バイアスされるので導通し
ない。さらにコンデンサ８が放電してＢ点の電位が帖よ
シ低くなると、直流電源１、ダイオード２、−次巻線４
，５、トランジスタ６の直列経路に電流が流れ、二次巻
線７にＥ／２ ｎの電圧が誘起される。次いで、トラン
ジスタ６がオフになった後は、／クルストランス３の一
次巻線４，５のエネルギーはダイオード１７、抵抗１８
を還流し、トランジスタ６に過電圧がかがることが防止
される。
サ８は直流電源１から充電用抵抗１５を通じて充電電流
が流入して電圧Ｅに光電されている。いま、所定幅のタ
ーンオフ信号が発生すると、第１図のターンオフ回路と
同様にペース回路９、ダート回路１２が動作し１．トラ
ンジスタ６、サイリスタ１１がターンオンする。トラン
ジスタ６のターンオンによってコンデンサ８からダイオ
ード１６を通じて一次巻線５に電流が流れ、二次巻線７
にＥ／ｎの電圧が誘起される。この際、Ａ点の電位は２
Ｅとなシ、ダイオード２は逆バイアスされるので導通し
ない。さらにコンデンサ８が放電してＢ点の電位が帖よ
シ低くなると、直流電源１、ダイオード２、−次巻線４
，５、トランジスタ６の直列経路に電流が流れ、二次巻
線７にＥ／２ ｎの電圧が誘起される。次いで、トラン
ジスタ６がオフになった後は、／クルストランス３の一
次巻線４，５のエネルギーはダイオード１７、抵抗１８
を還流し、トランジスタ６に過電圧がかがることが防止
される。
上述したような従来のＧＴＯのターンオフ回路にお−て
は、ターンオフ動作用の専用の直流電源を必要とし、し
かも大電力インノ々−タ装置などのように複数個のＧＴ
Ｏを使用する場合のターンオフ回路ではＧＴＯの使用数
に比例した大きな直流電源容量を必要とする。また、大
容量あるいは高周波用途のＧＴＯ’ｅターンオフさせる
場合に直流電源の容量が不足することがある。また、図
示していないが、通常は前記直流電源と並列に比較的大
きな容量の電源コンデンサを使用することが避けられず
、従来のターンオフ回路は小型化、軽量化が難しいとい
う問題がある。
は、ターンオフ動作用の専用の直流電源を必要とし、し
かも大電力インノ々−タ装置などのように複数個のＧＴ
Ｏを使用する場合のターンオフ回路ではＧＴＯの使用数
に比例した大きな直流電源容量を必要とする。また、大
容量あるいは高周波用途のＧＴＯ’ｅターンオフさせる
場合に直流電源の容量が不足することがある。また、図
示していないが、通常は前記直流電源と並列に比較的大
きな容量の電源コンデンサを使用することが避けられず
、従来のターンオフ回路は小型化、軽量化が難しいとい
う問題がある。
本発明は上記の事情に鑑みてなされたもので、直流電源
を簡略化し得ると共に大容量の電源コンデンサを省略で
き、小型化、軽量化、低価格化が可能なダートターンオ
フサイリスタのターンオフ回路を提供するものである。
を簡略化し得ると共に大容量の電源コンデンサを省略で
き、小型化、軽量化、低価格化が可能なダートターンオ
フサイリスタのターンオフ回路を提供するものである。
即ち、本発明のＧＴＯのターンオフ回路は、３相の交流
電圧を整流し、この整流電圧を従来の直流電源に代えて
ターンオフ動作用電源として充放電用コンデンサに供給
することを特徴とするものである。
電圧を整流し、この整流電圧を従来の直流電源に代えて
ターンオフ動作用電源として充放電用コンデンサに供給
することを特徴とするものである。
上記３相の交流電圧はＧＴＯ応用装置内で通常使用され
るものを利用でき、３相整流器は簡易なものであシ、電
源コンデンサは不要になる。
るものを利用でき、３相整流器は簡易なものであシ、電
源コンデンサは不要になる。
また、従来の直流電源とパルストランスとの間に直列に
挿入されていた逆流防止用ダイオードは、３相整流器に
ょル代用されるようＫなるので不用になる。したがって
、ターンオフ回路の小型化、軽量化、低価格化が可能に
なる。
挿入されていた逆流防止用ダイオードは、３相整流器に
ょル代用されるようＫなるので不用になる。したがって
、ターンオフ回路の小型化、軽量化、低価格化が可能に
なる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第３図に示すＧＴＯのターンオン回路は、第１図を参照
して前述したターンオフ回路に比べて、直流電源（第１
図１）および逆流防止用ダイオード（第１図２）が省略
され、代ゎりに３相又流電源１９からの３相交流電圧Ｕ
、Ｖ、Ｗを全波整流する３相全波整流器３ｏが接続され
ている点が異なり、その他は同じであるので第３図中第
１図と同一部分には同一符号を付してその説明を省略す
る。
して前述したターンオフ回路に比べて、直流電源（第１
図１）および逆流防止用ダイオード（第１図２）が省略
され、代ゎりに３相又流電源１９からの３相交流電圧Ｕ
、Ｖ、Ｗを全波整流する３相全波整流器３ｏが接続され
ている点が異なり、その他は同じであるので第３図中第
１図と同一部分には同一符号を付してその説明を省略す
る。
上記３相全波整流器３ｏは６個のダイオード２０〜２５
からなシ、その高電位側出方端である０点は一次巻線３
のＡ点に接続され、低電位側出力端であるＥ点はコンデ
ンサ８の一端およびトランジスタ６の一端（エミッタ）
に接続されている。
からなシ、その高電位側出方端である０点は一次巻線３
のＡ点に接続され、低電位側出力端であるＥ点はコンデ
ンサ８の一端およびトランジスタ６の一端（エミッタ）
に接続されている。
而して、上記第３図のターンオフ回路において、３相全
波整流器３０のり、Ｅ点間の電圧（全波整流電圧）は第
４図に示すようになる。
波整流器３０のり、Ｅ点間の電圧（全波整流電圧）は第
４図に示すようになる。
ＶＰは３相交流電圧のピーク値、ＶＡＶは全波整流電圧
の平均値、ＶＢは整流電圧の下限値である。
の平均値、ＶＢは整流電圧の下限値である。
次に、上記第３図のターンオフ回路の動作を説明する。
定常状態では、コンデンサ８の電圧ＥＣは後述の如くＥ
Ｃ〉ＶＡＶであシ、３相全波整流器３０のダイオード２
０〜２５は逆バイアスされている。いま、ターンオフ信
号が発せられると、ペース回路９およびダート回路１２
が動作し、トランジスタ６、サイリスク１１がターンオ
ンする。このとき、パルストランス３の一次巻線７の両
端間（Ｂ、Ｃ点間）には電圧Ｅ。が印加され、Ａ点の電
位は２ＥＣになる。ここで、２Ｅｃ＞ＶＡｖであるから
、３相全波整流器３０のダイオード２０〜２５は逆バイ
アスでアシ、交流電源１９からパルストランス３への電
流流入はない。また、このとき、二次巻線７にはＥｃ／
ｎの電圧が現われ、ＧＴＯｌｏにピークの大きいオフゲ
ート電流が供給されるようになる。
Ｃ〉ＶＡＶであシ、３相全波整流器３０のダイオード２
０〜２５は逆バイアスされている。いま、ターンオフ信
号が発せられると、ペース回路９およびダート回路１２
が動作し、トランジスタ６、サイリスク１１がターンオ
ンする。このとき、パルストランス３の一次巻線７の両
端間（Ｂ、Ｃ点間）には電圧Ｅ。が印加され、Ａ点の電
位は２ＥＣになる。ここで、２Ｅｃ＞ＶＡｖであるから
、３相全波整流器３０のダイオード２０〜２５は逆バイ
アスでアシ、交流電源１９からパルストランス３への電
流流入はない。また、このとき、二次巻線７にはＥｃ／
ｎの電圧が現われ、ＧＴＯｌｏにピークの大きいオフゲ
ート電流が供給されるようになる。
そして、コンデンサ８がさらに放電し、コンデンサ８０
両端電圧がｖＡｖ／２よシ低くなると、３相全波整流器
３０のダイオード２０〜２５が順バイアスされ、パルス
トランス３の一次巻線４にＶＡＶ／２が印加され、二次
巻線７にはＶＡＴ／２ｎの電圧が誘起され、前記オフｒ
−）電流がＧＴＯ１０ＶＣ供給され続ける。次いで、タ
ーンオフ信号期間が終了してトランジスタ６がターンオ
フ回路ト、コンデンサ８がパルストランス３の一次巻線
４を介して３相全波整流器３０よシ再充電される。この
際に、パルストランス３の励磁エネルギーがコンデンサ
８に蓄積され、コンデンサ８の電圧がＥｃ＋２ｖＡｖと
なる。これによって、３相全波整流器３０のダイオード
２０〜２５は逆バイアスされ、ターンオフ動作が終了す
る。
両端電圧がｖＡｖ／２よシ低くなると、３相全波整流器
３０のダイオード２０〜２５が順バイアスされ、パルス
トランス３の一次巻線４にＶＡＶ／２が印加され、二次
巻線７にはＶＡＴ／２ｎの電圧が誘起され、前記オフｒ
−）電流がＧＴＯ１０ＶＣ供給され続ける。次いで、タ
ーンオフ信号期間が終了してトランジスタ６がターンオ
フ回路ト、コンデンサ８がパルストランス３の一次巻線
４を介して３相全波整流器３０よシ再充電される。この
際に、パルストランス３の励磁エネルギーがコンデンサ
８に蓄積され、コンデンサ８の電圧がＥｃ＋２ｖＡｖと
なる。これによって、３相全波整流器３０のダイオード
２０〜２５は逆バイアスされ、ターンオフ動作が終了す
る。
上述したように、３相交流電圧を全波整流して得た整流
電圧を従来の直流電源（第１図１）に代えて使用しても
所望のターンオフ動作が可能である。この場合、整流電
圧の平均値ｖＡｖは、３相交流電圧のピーク値ＶＰの９
６％程度であフ、ターンオフ動作用電源として充分用い
ることができる。また、整流電圧の下限値ＶＢは、前記
ピーク値Ｖ、の８７％程度であるが、ＧＴｏの大容量化
あるいは高周波化に伴って前記ピーク値Ｖを変えること
によシ前記平均値ｖＡｖ１下限値ＶＢを自由に設定でき
るので、ＧＴｏに充分大きなど−ク値を持つターンオフ
電流を供給することは可能である。しかも、逆流防止用
ダイオード（第１図２）の機能を３相全波整流器のダイ
オードが兼ねている。
電圧を従来の直流電源（第１図１）に代えて使用しても
所望のターンオフ動作が可能である。この場合、整流電
圧の平均値ｖＡｖは、３相交流電圧のピーク値ＶＰの９
６％程度であフ、ターンオフ動作用電源として充分用い
ることができる。また、整流電圧の下限値ＶＢは、前記
ピーク値Ｖ、の８７％程度であるが、ＧＴｏの大容量化
あるいは高周波化に伴って前記ピーク値Ｖを変えること
によシ前記平均値ｖＡｖ１下限値ＶＢを自由に設定でき
るので、ＧＴｏに充分大きなど−ク値を持つターンオフ
電流を供給することは可能である。しかも、逆流防止用
ダイオード（第１図２）の機能を３相全波整流器のダイ
オードが兼ねている。
第５図は本発明の他の実施例に係るターンオフ回路を示
してお次第２図を参照して前述したターンオフ回路に対
して、直流電源（第２図１）および逆流防止用ダイオー
ド（第２図２）を省略し、代ゎシに３相交流電源１９が
らの３相交流電圧をダイオード２０〜２５にょ９３相全
波整流する３相全波整流器３０ｆ用いるようにしたもの
である。
してお次第２図を参照して前述したターンオフ回路に対
して、直流電源（第２図１）および逆流防止用ダイオー
ド（第２図２）を省略し、代ゎシに３相交流電源１９が
らの３相交流電圧をダイオード２０〜２５にょ９３相全
波整流する３相全波整流器３０ｆ用いるようにしたもの
である。
そして、３相全波整流器３ｏの負荷抵抗３１゜３２の中
点（整流電圧の中間の電位点）に充電用抵抗１５の一端
を接続し、その他端を充放電用コンデンサ８の一端に接
続してｂる。このように整流電圧を使用しても、前述し
たと同様にターンオフ動作が可能である。
点（整流電圧の中間の電位点）に充電用抵抗１５の一端
を接続し、その他端を充放電用コンデンサ８の一端に接
続してｂる。このように整流電圧を使用しても、前述し
たと同様にターンオフ動作が可能である。
なお、上記各実施例ではパルストランス３の一次巻線４
，５の巻数比を１＝１としたが、これに限らず任意に変
えることは可能である。また、バイポ４う形のトランジ
スタ６およびサイリスタ１１は、他のスイッチング素子
、たとえばＦＥＴ （ＴＬ界効果トランジスタ）、ＧＴ
Ｏ，５ＩＴ（静電誘導サイリスタ）々どに置換してもよ
く、さらにサイリスタ１１に代えてこれと同方向にダイ
オードを挿入してもよい。また、３相全波整流器３０は
、上記ダイオード２０〜５ｏに代えて第６図に示すよう
にサイリスタ６０〜６２とダイオード６３〜６５との混
合ブリッジを用いてもよく、あるいは上記のような個別
部品の組合わせに限らず一体的に構成された３相全波整
流ブリッジを用いてもよい。
，５の巻数比を１＝１としたが、これに限らず任意に変
えることは可能である。また、バイポ４う形のトランジ
スタ６およびサイリスタ１１は、他のスイッチング素子
、たとえばＦＥＴ （ＴＬ界効果トランジスタ）、ＧＴ
Ｏ，５ＩＴ（静電誘導サイリスタ）々どに置換してもよ
く、さらにサイリスタ１１に代えてこれと同方向にダイ
オードを挿入してもよい。また、３相全波整流器３０は
、上記ダイオード２０〜５ｏに代えて第６図に示すよう
にサイリスタ６０〜６２とダイオード６３〜６５との混
合ブリッジを用いてもよく、あるいは上記のような個別
部品の組合わせに限らず一体的に構成された３相全波整
流ブリッジを用いてもよい。
なお、ノ母ルストランス３の２個の一次巻線４゜５は、
中間タップ付きの１個の一次巻線であってもよい。
中間タップ付きの１個の一次巻線であってもよい。
上述したような本発明のＧＴＯのターンオフ回路によれ
ば、ターンオフ動作用電源として３相交流電圧の全波整
流電圧を用いるので、専用の直流電源および電源用のコ
ンデンサが不要になると共にＧＴＯの大容量化、高周波
化に伴なう電源容量の増加にも容易に対応できる。また
、３相全波整流用のダイオードで逆流防止用ダイオード
を兼ねることができる。このように、直流電源、電源用
コンデンサ、逆流防止用ダイオードを省略でき、構成の
簡略な３相全波整流器を用いるので、ターンオフ回路の
小型化、軽量化、低価格化を実現できる。
ば、ターンオフ動作用電源として３相交流電圧の全波整
流電圧を用いるので、専用の直流電源および電源用のコ
ンデンサが不要になると共にＧＴＯの大容量化、高周波
化に伴なう電源容量の増加にも容易に対応できる。また
、３相全波整流用のダイオードで逆流防止用ダイオード
を兼ねることができる。このように、直流電源、電源用
コンデンサ、逆流防止用ダイオードを省略でき、構成の
簡略な３相全波整流器を用いるので、ターンオフ回路の
小型化、軽量化、低価格化を実現できる。
第１図および第２図はそれぞれ従来のダートターンオフ
サイリスタのターンオフ回路を示す回路図、第３図は本
発明に係るｒ−）ターンオフサイリスタのターンオフ回
路の一実施例を示す回路図、第４図は第３図の３相全波
整流器の整流電圧を示す波形図、第５図は本発明の他の
実施例を示す回路図、第６図は第３図および第５図の３
相全波整流器の変形例を示す回路図である。 ３・・・パ、ルストランス、４．５・・・−次巻線、６
・・・トランジスタ（スイッチング素子）、７・・・二
次巻線、８・・・コンデンサ、９・・・スイッチ制御回
路、１０・・・ＧＴｏ、７５・・・充電用抵抗、１６・
・・ダイオード、１９・・・３相交流電源、３０・・・
３相全波整流器。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４図 Ｏ■−−一一−−一一一
サイリスタのターンオフ回路を示す回路図、第３図は本
発明に係るｒ−）ターンオフサイリスタのターンオフ回
路の一実施例を示す回路図、第４図は第３図の３相全波
整流器の整流電圧を示す波形図、第５図は本発明の他の
実施例を示す回路図、第６図は第３図および第５図の３
相全波整流器の変形例を示す回路図である。 ３・・・パ、ルストランス、４．５・・・−次巻線、６
・・・トランジスタ（スイッチング素子）、７・・・二
次巻線、８・・・コンデンサ、９・・・スイッチ制御回
路、１０・・・ＧＴｏ、７５・・・充電用抵抗、１６・
・・ダイオード、１９・・・３相交流電源、３０・・・
３相全波整流器。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第４図 Ｏ■−−一一−−一一一
Claims (1)
- ３相交流電圧を全波整流する３相全波整流器と、この３
相全波整流器の一対の出力端子間に直列に接続されたパ
ルストランスの一次巻線および第１のスイッチング素子
と、前記３相全波整流器の一方の出力端子に一端が接続
され他端が直接に前記−次巻線の中間点に接続されまた
はダイオードを介して上記中間点に接続されると共に抵
抗を介して前記３相全波整流器の他方の出刃端子に接続
された充放電用コンデンサと、前記パルストランスの二
次巻線からオフゲ−ト電流が供給されるように接続され
たダートターンオフサイリスタをターンオフさせるとき
に所定幅のメーンオフ信号が入力し、このターンオフ信
号期間だけ前記スイッチング素子をオン駆動するスイッ
チ制御回路とを具備することを特徴とするゲートターン
オフサイリスタのターンオフ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003014A JPS59127421A (ja) | 1983-01-12 | 1983-01-12 | ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 |
| US06/568,912 US4587438A (en) | 1983-01-12 | 1984-01-06 | Turn-off circuit for gate turn-off thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003014A JPS59127421A (ja) | 1983-01-12 | 1983-01-12 | ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59127421A true JPS59127421A (ja) | 1984-07-23 |
Family
ID=11545480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58003014A Pending JPS59127421A (ja) | 1983-01-12 | 1983-01-12 | ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4587438A (ja) |
| JP (1) | JPS59127421A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH674781A5 (ja) * | 1987-12-08 | 1990-07-13 | Zellweger Uster Ag | |
| EP0431215A1 (de) * | 1989-12-08 | 1991-06-12 | Siemens Aktiengesellschaft | Verfahren zum Schutz eines abschaltbaren Thyristors vor unzulässiger Überspannung und Schaltungsanordnung zur Durchführung des Verfahrens |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3551781A (en) * | 1969-06-26 | 1970-12-29 | Gen Motors Corp | Transient voltage suppression circuit |
| JPS56136023A (en) * | 1980-03-27 | 1981-10-23 | Toshiba Corp | Pulse amplifying circuit |
| JPS5787626A (en) * | 1980-11-21 | 1982-06-01 | Hitachi Ltd | Driving circuit for self-distinguishing type switch element |
-
1983
- 1983-01-12 JP JP58003014A patent/JPS59127421A/ja active Pending
-
1984
- 1984-01-06 US US06/568,912 patent/US4587438A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4587438A (en) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698740A (en) | Current fed regulated voltage supply | |
| US5930122A (en) | Inverter and DC power supply apparatus with inverter used therein | |
| US5146399A (en) | Switching power apparatus having high factor and comprising pair of converter for obtaining fixed or variable output voltage | |
| US20060013024A1 (en) | Rectifier circuit having a power factor correction | |
| EP1214771B1 (en) | Voltage balancing in intermediate circuit capacitors | |
| US4999568A (en) | Switching power supply comprising pair of converters for obtaining constant or sinusoidal input current and fixed or variable output voltage | |
| US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
| US5075838A (en) | Energy efficient voltage snubber circuit | |
| US6519164B1 (en) | Single power stage AC/DC forward converter with power switch voltage clamping function | |
| EP0588635A1 (en) | Gate power supply circuit | |
| JPH10262380A (ja) | 電流給電装置 | |
| US5864471A (en) | Energy recovery circuit for use in a converter | |
| JP3159261B2 (ja) | スナバ回路並びにそれを用いたスイッチング電源装置 | |
| JPS59127421A (ja) | ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 | |
| JPH02155470A (ja) | スイッチング回路 | |
| JP3993704B2 (ja) | アクティブフィルタ装置 | |
| JP2861430B2 (ja) | 整流回路 | |
| JP2019106811A (ja) | 絶縁型スイッチング電源 | |
| JP3205631B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPS6387176A (ja) | 整流回路 | |
| JP3583208B2 (ja) | スイッチング電源 | |
| JPS5947974A (ja) | 多出力スイツチング電源装置 | |
| JPH0687652B2 (ja) | 電力供給回路における電圧振動抑制方法 | |
| JPH08182332A (ja) | スイッチング電源 |