JP2656625B2 - 共振コンバータ - Google Patents
共振コンバータInfo
- Publication number
- JP2656625B2 JP2656625B2 JP1192141A JP19214189A JP2656625B2 JP 2656625 B2 JP2656625 B2 JP 2656625B2 JP 1192141 A JP1192141 A JP 1192141A JP 19214189 A JP19214189 A JP 19214189A JP 2656625 B2 JP2656625 B2 JP 2656625B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- primary winding
- inverter
- parallel
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、一石型スイッチング電源に接続され、一次
側スナバ回路を用いた共振コンバータに関する。
側スナバ回路を用いた共振コンバータに関する。
［従来の技術］ 従来の一石型スイッチング電源に接続され、一次側ス
ナバ回路を用いた共振コンバータとしては、例えば第11
図に示すようなものがある。
ナバ回路を用いた共振コンバータとしては、例えば第11
図に示すようなものがある。
第11図において、１は入力電源、２は出力トランス３
の１次巻線、４は出力トランス３の２次巻線、５は出力
整流用のダイオード、６は出力平滑用のコンデンサ、７
はインバータトランジスタである。インバータトランジ
スタ７にはスナバ用ダイオード８およびスナバ用のコン
デンサ９がそれぞれ並列に接続され、これらのダイオー
ド８およびコンデンサ９がスナバ回路を構成している。
の１次巻線、４は出力トランス３の２次巻線、５は出力
整流用のダイオード、６は出力平滑用のコンデンサ、７
はインバータトランジスタである。インバータトランジ
スタ７にはスナバ用ダイオード８およびスナバ用のコン
デンサ９がそれぞれ並列に接続され、これらのダイオー
ド８およびコンデンサ９がスナバ回路を構成している。
第12図は各部の波形を示し、第12（ａ）はインバータ
18のタイミング、第12図（ｂ）はe1の波形、第12図
（ｃ）はicの波形であり、インバータ電圧e1のピーク値
E1maxがE1max＜2E（Ｅは電源電圧）のとき、出力トラン
ス３のインバータトランジスタ７のオフ時のリセットが
終了すると（T1、参照）、E1maxを初期値として、 の周期で正弦波振動をしながら、インバータ電圧e1が電
源電圧Ｅを中心に低下していく。この場合、インバータ
電圧e1のピーク値E1maxが低下しはじめる出力トランス
３のリセット終了した時からコンデンサ９を流れる電流
ｉcは０から１次巻線12側に流れはじめ、e1が電源電圧
Ｅに等しくなるとき（T2、参照）、−Ic maxとなり、ま
た、e1が最小値となるT3で０となる。
18のタイミング、第12図（ｂ）はe1の波形、第12図
（ｃ）はicの波形であり、インバータ電圧e1のピーク値
E1maxがE1max＜2E（Ｅは電源電圧）のとき、出力トラン
ス３のインバータトランジスタ７のオフ時のリセットが
終了すると（T1、参照）、E1maxを初期値として、 の周期で正弦波振動をしながら、インバータ電圧e1が電
源電圧Ｅを中心に低下していく。この場合、インバータ
電圧e1のピーク値E1maxが低下しはじめる出力トランス
３のリセット終了した時からコンデンサ９を流れる電流
ｉcは０から１次巻線12側に流れはじめ、e1が電源電圧
Ｅに等しくなるとき（T2、参照）、−Ic maxとなり、ま
た、e1が最小値となるT3で０となる。
［発明が解決しようとする課題］ しかしながら、このような従来の共振コンバータにあ
っては、インバータ電圧e1がE1min＝2E−E1maxという電
圧以下には低下しないため、最も低下したとき、すなわ
ちT3のタイミングでインバータトランジスタをオフから
オンに切り換えても、インバータトランジスタには で示される損失が発生するという問題点があった。な
お、この損失はスイッチング周波数ｆに比例するため、
高周波数化を困難にしている原因の１つとなっている。
っては、インバータ電圧e1がE1min＝2E−E1maxという電
圧以下には低下しないため、最も低下したとき、すなわ
ちT3のタイミングでインバータトランジスタをオフから
オンに切り換えても、インバータトランジスタには で示される損失が発生するという問題点があった。な
お、この損失はスイッチング周波数ｆに比例するため、
高周波数化を困難にしている原因の１つとなっている。
本発明は、このような従来の問題点に鑑みてなされた
ものであってE1max＜2Eであっても、出力トランスがリ
セット終了してインバータ電圧e1が低下してきたとき、
e1を零付近にまで低下させてから、インバータトランジ
スタをオフからオンに切り換えることにより、インバー
タトランジスタのオフからオン時の損失を少なくするよ
うにした共振コンバータを提供することを目的としてい
る。
ものであってE1max＜2Eであっても、出力トランスがリ
セット終了してインバータ電圧e1が低下してきたとき、
e1を零付近にまで低下させてから、インバータトランジ
スタをオフからオンに切り換えることにより、インバー
タトランジスタのオフからオン時の損失を少なくするよ
うにした共振コンバータを提供することを目的としてい
る。
［課題を解決するための手段］ 前記目的を達成するために、本発明は、スイッチング
手段の一端を出力トランスの１次巻線に他端を入力電源
のマイナス側に接続し、前記スイッチング手段にダイオ
ードおよびスナバ用のコンデンサを並列に接続した共振
コンバータにおいて、前記コンデンサに、スナバ用の他
のコンデンサとスイッチからなる直列回路を並列に接続
したものである。
手段の一端を出力トランスの１次巻線に他端を入力電源
のマイナス側に接続し、前記スイッチング手段にダイオ
ードおよびスナバ用のコンデンサを並列に接続した共振
コンバータにおいて、前記コンデンサに、スナバ用の他
のコンデンサとスイッチからなる直列回路を並列に接続
したものである。
［作用］ 本発明においては、インバータ電圧e1のピーク値E1ma
xがE1max＜2E（E:電源電圧）であっても、主力トランス
がリセット終了してインバータ電圧e1が低下してきたと
き、所定のタイミングでスイッチをオフとし、スナバ用
のコンデンサのうちの一方のコンデンサの容量に切り換
えて、インバータ電圧e1を零付近とし、この期間中にス
イッチング手段をオフからオンとすることにより、スイ
ッチング手段のオフからオン時の損失をなくすことがで
きる。
xがE1max＜2E（E:電源電圧）であっても、主力トランス
がリセット終了してインバータ電圧e1が低下してきたと
き、所定のタイミングでスイッチをオフとし、スナバ用
のコンデンサのうちの一方のコンデンサの容量に切り換
えて、インバータ電圧e1を零付近とし、この期間中にス
イッチング手段をオフからオンとすることにより、スイ
ッチング手段のオフからオン時の損失をなくすことがで
きる。
また、スナバ用のコンデンサの容量を大きくすること
ができるので、スイッチング手段のオンからオフ時のイ
ンバータ電圧の時間的変化率を小さくすることができ、
スイッチング手段のオンからオフ時の損失も低減するこ
とができる。
ができるので、スイッチング手段のオンからオフ時のイ
ンバータ電圧の時間的変化率を小さくすることができ、
スイッチング手段のオンからオフ時の損失も低減するこ
とができる。
［実施例］ 以下、本発明の実施例を図面に基づいて説明する。
第１図および第２図は本発明の第１実施例を示す図で
ある。
ある。
まず、構成を説明すると、第１図において、11は出力
トランスであり、出力トランス11は１次巻線12、鉄心13
および２次巻線14を有している。２次巻線14には出力平
滑用コンデンサ15が並列に接続され、また、２次巻線14
には出力整流用のダイオード16が直列に接続されてい
る。
トランスであり、出力トランス11は１次巻線12、鉄心13
および２次巻線14を有している。２次巻線14には出力平
滑用コンデンサ15が並列に接続され、また、２次巻線14
には出力整流用のダイオード16が直列に接続されてい
る。
17は電源電圧Ｅを出力する入力電源であり、入力電源
17のプラス側には１次巻線12が接続され、この１次巻線
12と入力電源17のマイナス側との間にはスイッチング手
段としてのインバータトランジスタ18が接続されてい
る。
17のプラス側には１次巻線12が接続され、この１次巻線
12と入力電源17のマイナス側との間にはスイッチング手
段としてのインバータトランジスタ18が接続されてい
る。
インバータトランジスタ18には、インバータ電圧e1が
負になるのを防止するためのダイオード19およびスナバ
用コンデンサ20が並列に接続されている。21は他のスナ
バ用のコンデンサ22とスイッチ23とが直列に接続された
直列回路であり、この直列回路21は、コンデンサ20に並
列に接続されている。
負になるのを防止するためのダイオード19およびスナバ
用コンデンサ20が並列に接続されている。21は他のスナ
バ用のコンデンサ22とスイッチ23とが直列に接続された
直列回路であり、この直列回路21は、コンデンサ20に並
列に接続されている。
なお、図中、Ｌは出力トランス11の１次巻線12のイン
ダクタンスを、ｉcはスナバ用コンデンサ20,22を流れる
電流を、それぞれ示す。また、インバータトランジスタ
18としてＮ型MOSFET、またはＰ型MOSFETを使用すれば、
MOSFETの内蔵ダイオードで、前記ダイオード19の代用と
することができる。
ダクタンスを、ｉcはスナバ用コンデンサ20,22を流れる
電流を、それぞれ示す。また、インバータトランジスタ
18としてＮ型MOSFET、またはＰ型MOSFETを使用すれば、
MOSFETの内蔵ダイオードで、前記ダイオード19の代用と
することができる。
次に、第２図に基づいて動作を説明する。
第２図（ａ）はスイッチ23のタイミング、第２図
（ｂ）はインバータ18のタイミング、第１図（ｃ）はe1
の波形、第２図（ｄ）はicの波形である。
（ｂ）はインバータ18のタイミング、第１図（ｃ）はe1
の波形、第２図（ｄ）はicの波形である。
第２図において、トランジスタインバータ18がオンか
らオフになると、フライバック電圧、すなわちインバー
タ電圧e1が発生し、このインバータ電圧e1のピーク値E1
maxがE1max＜2E（Ｅは電源電圧）の時、出力トランス11
のリセットが終了すると、E1maxを初期値として、 （C1はコンデンサ20を、C2はコンデンサ22を、それぞれ
示す）の周期Ｔで正弦波の振動をしながら、インバータ
電圧e1が電源電圧Ｅを中心に低下してくる。
らオフになると、フライバック電圧、すなわちインバー
タ電圧e1が発生し、このインバータ電圧e1のピーク値E1
maxがE1max＜2E（Ｅは電源電圧）の時、出力トランス11
のリセットが終了すると、E1maxを初期値として、 （C1はコンデンサ20を、C2はコンデンサ22を、それぞれ
示す）の周期Ｔで正弦波の振動をしながら、インバータ
電圧e1が電源電圧Ｅを中心に低下してくる。
ここで、インバータ電圧e1のピーク値E1maxとコンデ
ンサ20,22を流れ電流ｉcのピーク値Ic maxとは、次式
に示すような関係が成り立つので、C1＋C2が小さくなる
と、Ic maxが同じならば、E1maxが等価的に大きくな
る。
ンサ20,22を流れ電流ｉcのピーク値Ic maxとは、次式
に示すような関係が成り立つので、C1＋C2が小さくなる
と、Ic maxが同じならば、E1maxが等価的に大きくな
る。
したがって、第２図のT2の近傍のタイミング、すなわ
ちインバータ電圧e1が電源電圧Ｅに等しくなったとき
（電流Icが１次巻線12側へ最大に流れたとき）、スイッ
チ23をオフさせることでC1＋C2の容量をC1に変化させる
ことができ、この場合には、2E−E1maxまでしか低下で
きなかったインバータ電圧e1を、零付近にすることがで
きる。この場合、インバータトランジスタ18に並列に接
続されたダイオード19があるので、インバータ電圧e1は
ダイオード19の順方向電圧でクランプされる（第２図、
参照。） したがって、e1が零付近の期間にインバータトランジ
スタ18をオフからオンにすることにより、インバータト
ランジスタ18のオフからオン時の損失をなくすことがで
きる。なお、スイッチ23のオン状態への転移は、第２図
の記号T0で示すインバータ18のオン期間中に行えばよ
い。
ちインバータ電圧e1が電源電圧Ｅに等しくなったとき
（電流Icが１次巻線12側へ最大に流れたとき）、スイッ
チ23をオフさせることでC1＋C2の容量をC1に変化させる
ことができ、この場合には、2E−E1maxまでしか低下で
きなかったインバータ電圧e1を、零付近にすることがで
きる。この場合、インバータトランジスタ18に並列に接
続されたダイオード19があるので、インバータ電圧e1は
ダイオード19の順方向電圧でクランプされる（第２図、
参照。） したがって、e1が零付近の期間にインバータトランジ
スタ18をオフからオンにすることにより、インバータト
ランジスタ18のオフからオン時の損失をなくすことがで
きる。なお、スイッチ23のオン状態への転移は、第２図
の記号T0で示すインバータ18のオン期間中に行えばよ
い。
また、スナバ用のコンデンサ20,22の放電による損失
を気にせずにすむので、スナバ用コンデンサ20,22の容
量を容易に増加することができるため、インバータ電圧
e1のｄv/dt（e1の時間的変化率）を小さくすることがで
き、インバータトランジスタ18のオンからオフ時の損失
も低減することができる。
を気にせずにすむので、スナバ用コンデンサ20,22の容
量を容易に増加することができるため、インバータ電圧
e1のｄv/dt（e1の時間的変化率）を小さくすることがで
き、インバータトランジスタ18のオンからオフ時の損失
も低減することができる。
なお、第２図中T1は出力トランスのリセットが終了し
たとき、T2はインバータ電圧e1が電源電圧Ｅになったと
き、T3はスイッチ23をオフしなかったときのインバータ
電圧e1が最小になるとき（従来例と同じで、図中破線で
示す）をそれぞれ示す。
たとき、T2はインバータ電圧e1が電源電圧Ｅになったと
き、T3はスイッチ23をオフしなかったときのインバータ
電圧e1が最小になるとき（従来例と同じで、図中破線で
示す）をそれぞれ示す。
次に、第３図は本発明の第２実施例を示す図である。
本実施例においては、コンデンサ22とスイッチ23を直
列接続した直列回路21を出力トランス11の１次巻線12と
並列であって、インバータトランジスタ18に直列に接続
している。
列接続した直列回路21を出力トランス11の１次巻線12と
並列であって、インバータトランジスタ18に直列に接続
している。
次に、第４図は本発明の第３実施例を示す図である。
本実施例においては、第２実施例の直列回路21に並列
にコンデンサ20を接続している。コンデンサ20は１次巻
線12に並列に接続される。
にコンデンサ20を接続している。コンデンサ20は１次巻
線12に並列に接続される。
次に、第５図は本発明の第４実施例を示す図である。
本実施例においては、第１実施例のコンデンサ20を１
次巻線12に並列でかつインバータトランジスタ18に直列
に接続している。直列回路21は第１実施例のように、イ
ンバータトランジスタ18に並列に接続される。
次巻線12に並列でかつインバータトランジスタ18に直列
に接続している。直列回路21は第１実施例のように、イ
ンバータトランジスタ18に並列に接続される。
次に、第６図は本発明の第５実施例を示す図である。
この実施例においては、インバータトランジスタ18、ダ
イオード19およびコンデンサ20の各一端を１次巻線12の
途中にそれぞれ接続している。直列回路21の一端は１次
巻線12の一端に接続され、他端は、入力電源17のマイナ
ス側に接続されている。
この実施例においては、インバータトランジスタ18、ダ
イオード19およびコンデンサ20の各一端を１次巻線12の
途中にそれぞれ接続している。直列回路21の一端は１次
巻線12の一端に接続され、他端は、入力電源17のマイナ
ス側に接続されている。
第７図は、本発明の第６実施例を示す図である。
この実施例においては、直列回路21の一端は１次巻線
12の途中に接続され、他端は入力電源17のマイナス側に
接続されている。
12の途中に接続され、他端は入力電源17のマイナス側に
接続されている。
第８図は本発明の第７実施例を示す図である。
この実施例においては、出力トランス11の１次巻線12
とは別の１次巻線24を設け、この１次巻線24に直列に回
路21を接続している。
とは別の１次巻線24を設け、この１次巻線24に直列に回
路21を接続している。
第２実施例〜第４実施例は、コンデンサ20とコンデン
サ22の相対的な接続を変えたものであり、第５実施例〜
第７実施例は出力トランス11を介してコンデンサ20とコ
ンデンサ22を接続したものである。
サ22の相対的な接続を変えたものであり、第５実施例〜
第７実施例は出力トランス11を介してコンデンサ20とコ
ンデンサ22を接続したものである。
第２実施例〜第７実施例においては第１実施例と同様
な効果を得ることができることは詳述するまでもない。
な効果を得ることができることは詳述するまでもない。
なお、シングルフォワード方式に本発明を用いるとき
は、シングルフォワード方式の２次側回路を、第９図か
ら第10図に変更する必要がある。第10図において、SW2
は、T1からインバータトランジスタ18をオンするまでの
期間ダイオードD1をオフさせたままにしておくスイッチ
であり、半導体や可飽和チョークが使用可能である。
は、シングルフォワード方式の２次側回路を、第９図か
ら第10図に変更する必要がある。第10図において、SW2
は、T1からインバータトランジスタ18をオンするまでの
期間ダイオードD1をオフさせたままにしておくスイッチ
であり、半導体や可飽和チョークが使用可能である。
また、第１実施例〜第７実施例において、出力トラン
ス11を入力電源17のマイナス側に接続し、インバータト
ランジスタ18を入力電源17のプラス側に接続しても同様
な効果が得られることは明らかである。
ス11を入力電源17のマイナス側に接続し、インバータト
ランジスタ18を入力電源17のプラス側に接続しても同様
な効果が得られることは明らかである。
［発明の効果］ 以上説明してきたように、本発明によれば、インバー
タ電圧のピーク値が電源電圧×２以下であっても、出力
トランスがリセット終了してインバータ電圧が低下して
きたとき、これをゼロにまで低下させてから、インバー
タトランジスタをオフからオンさせることにより、イン
バータトランジスタのオフからオン時の損失を少なくす
ることができる。
タ電圧のピーク値が電源電圧×２以下であっても、出力
トランスがリセット終了してインバータ電圧が低下して
きたとき、これをゼロにまで低下させてから、インバー
タトランジスタをオフからオンさせることにより、イン
バータトランジスタのオフからオン時の損失を少なくす
ることができる。
また、スナバ用コンデンサ放電による損失を気にせず
にすむので、スナバ用コンデンサの容量を容易に増加す
ることができ、インバータトランジスタのオンからオフ
時のインバータ電圧の時間的な変化率を小さくすること
ができるので、インバータトランジスタのオンからオフ
時の損失も低減することができる。
にすむので、スナバ用コンデンサの容量を容易に増加す
ることができ、インバータトランジスタのオンからオフ
時のインバータ電圧の時間的な変化率を小さくすること
ができるので、インバータトランジスタのオンからオフ
時の損失も低減することができる。
第１図は本発明の第１実施例を示す図、 第２図は波形図、 第３図は本発明の第２実施例を示す図、 第４図は本発明の第３実施例を示す図、 第５図は本発明の第４実施例を示す図、 第６図は本発明の第５実施例を示す図、 第７図は本発明の第６実施例を示す図、 第８図は本発明の第７実施例を示す図、 第９図は従来のシングルフォワード方式の２次側回路
図、 第10図は本発明のシングルフォワード方式の２次側回路
図、 第11図は従来例を示す図、 第12図は従来の波形図である。 図中、 11……出力トランス、 12……１次巻線、 13……鉄心、 14……２次巻線、 15……出力平滑用コンデンサ、 16……出力整流用ダイオード、 17……入力電源、 18……インバータトランジスタ（スイッチング手段）、 19……ダイオード、 20……スナバ用コンデンサ、 21……直列回路、 22……スナバ用コンデンサ、 23……スイッチ、 24……他の１次巻線。
図、 第10図は本発明のシングルフォワード方式の２次側回路
図、 第11図は従来例を示す図、 第12図は従来の波形図である。 図中、 11……出力トランス、 12……１次巻線、 13……鉄心、 14……２次巻線、 15……出力平滑用コンデンサ、 16……出力整流用ダイオード、 17……入力電源、 18……インバータトランジスタ（スイッチング手段）、 19……ダイオード、 20……スナバ用コンデンサ、 21……直列回路、 22……スナバ用コンデンサ、 23……スイッチ、 24……他の１次巻線。
Claims (7)
- 【請求項１】スイッチング手段の一端を出力トランスの
１次巻線に他端を入力電源のマイナス側に接続し、前記
スイッチング手段にダイオードおよびスナバ用のコンデ
ンサを並列に接続した共振コンバータにおいて、前記コ
ンデンサに、スナバ用の他のコンデンサとスイッチから
なる直列回路を並列に接続したことを特徴とする共振コ
ンバータ。 - 【請求項２】前記直列回路を前記１次巻線に並列でかつ
前記スイッチング手段に直列に接続したことを特徴とす
る前記請求項１記載の共振コンバータ。 - 【請求項３】前記スナバ用のコンデンサを前記直列回路
並列に接続したことを特徴とする前記請求項２記載の共
振コンバータ。 - 【請求項４】前記スナバ用のコンデンサを前記１次巻線
に並列でかつ前記スイッチング手段に直列に接続したこ
とを特徴とする前記請求項１記載の共振コンバータ。 - 【請求項５】前記スイッチング手段、前記ダイオードお
よび前記スナバ用のコンデンサの各一端を前記１次巻線
の途中に接続したことを特徴とする前記請求項１記載の
共振コンバータ。 - 【請求項６】前記直列回路の一端を前記１次巻線の途中
に接続したことを特徴とする前記請求項１記載の共振コ
ンバータ。 - 【請求項７】前記直列回路を前記１次巻線と別に設けた
他の１次巻線に接続したことを特徴とする前記請求項１
記載の共振コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192141A JP2656625B2 (ja) | 1989-07-25 | 1989-07-25 | 共振コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192141A JP2656625B2 (ja) | 1989-07-25 | 1989-07-25 | 共振コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0356069A JPH0356069A (ja) | 1991-03-11 |
| JP2656625B2 true JP2656625B2 (ja) | 1997-09-24 |
Family
ID=16286374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192141A Expired - Fee Related JP2656625B2 (ja) | 1989-07-25 | 1989-07-25 | 共振コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656625B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734653B2 (ja) * | 1989-09-05 | 1995-04-12 | 九州大学長 | 電源装置 |
| JPH03207263A (ja) * | 1990-01-09 | 1991-09-10 | Sanken Electric Co Ltd | スイッチング電源装置 |
| JPH03222671A (ja) * | 1990-01-25 | 1991-10-01 | Sanken Electric Co Ltd | スイッチング電源装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681500B2 (ja) * | 1988-12-05 | 1994-10-12 | 富士通電装株式会社 | スイッチング回路 |
-
1989
- 1989-07-25 JP JP1192141A patent/JP2656625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0356069A (ja) | 1991-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132889A (en) | Resonant-transition DC-to-DC converter | |
| US6788556B2 (en) | Switching power source device | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US4365171A (en) | Low loss snubber circuit | |
| EP1150418B1 (en) | Switching power supply apparatus with active voltage clamp circuit | |
| US5418703A (en) | DC-DC converter with reset control for enhanced zero-volt switching | |
| EP1156580A2 (en) | Switching power supply apparatus with active clamp circuit | |
| JPH0591740A (ja) | 電源回路 | |
| EP1269615A1 (en) | Method and arrangement for controlling a synchronous rectifier in a dc/dc converter | |
| US4926304A (en) | Switched-mode power supply with low loss interrupted oscillation | |
| JPH04368464A (ja) | 直流電源装置 | |
| EP0649214A2 (en) | High efficiency switch mode regulator | |
| EP0474312B1 (en) | DC-DC converter | |
| JP2513381B2 (ja) | 電源回路 | |
| JP2656625B2 (ja) | 共振コンバータ | |
| EP0058399B1 (en) | High frequency switching circuit | |
| JP2835899B2 (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
| JP3275856B2 (ja) | 電力変換装置 | |
| JPH0357709B2 (ja) | ||
| JPH08331841A (ja) | スイッチング電源装置 | |
| JPH11178341A (ja) | スイッチング電源装置 | |
| JPH03139168A (ja) | 直列共振形コンバータ | |
| JP2000333463A (ja) | スイッチング電源装置 | |
| JPH05176531A (ja) | 電源回路 | |
| JP3026709U (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |