JPH0687655B2 - 高圧制御回路 - Google Patents
高圧制御回路Info
- Publication number
- JPH0687655B2 JPH0687655B2 JP60139783A JP13978385A JPH0687655B2 JP H0687655 B2 JPH0687655 B2 JP H0687655B2 JP 60139783 A JP60139783 A JP 60139783A JP 13978385 A JP13978385 A JP 13978385A JP H0687655 B2 JPH0687655 B2 JP H0687655B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- control circuit
- switching element
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高圧電源回路等に適用し得るスイッチング方
式による高圧制御回路に関し、特に水平走査周波数の高
い高精細度表示装置等に用いて好適なものである。
式による高圧制御回路に関し、特に水平走査周波数の高
い高精細度表示装置等に用いて好適なものである。
本発明はスイッチング方式高圧制御回路において、高圧
出力を得るための第１のスイッチング素子と並列にコン
デンサ、コイル及びダイオードから成る直列回路を設け
ると共に、上記ダイオードに第２のスイッチング素子を
並列に接続し、この第２のスイッチング素子を出力電圧
に応じてパルス巾制御するように成し、この際、有効走
査期間の後半に対応した第１のスイッチング素子の導通
期間の後半からこの導通期間の終了までの間でパルス巾
制御を行うようにしたものである。これによっ、て高速
追従性に優れた高圧制御回路を提供することができる。
出力を得るための第１のスイッチング素子と並列にコン
デンサ、コイル及びダイオードから成る直列回路を設け
ると共に、上記ダイオードに第２のスイッチング素子を
並列に接続し、この第２のスイッチング素子を出力電圧
に応じてパルス巾制御するように成し、この際、有効走
査期間の後半に対応した第１のスイッチング素子の導通
期間の後半からこの導通期間の終了までの間でパルス巾
制御を行うようにしたものである。これによっ、て高速
追従性に優れた高圧制御回路を提供することができる。
CAD、CAM等の高精度表示装置においては、水平走査周波
数を例えば63〜128KHzとして走査線数が1000〜2000本に
なるようにしている。このような高精細度表示装置に
は、陰極線管のアノード電圧等の高電圧を得るための高
圧制御回路が設けられている。
数を例えば63〜128KHzとして走査線数が1000〜2000本に
なるようにしている。このような高精細度表示装置に
は、陰極線管のアノード電圧等の高電圧を得るための高
圧制御回路が設けられている。
高圧制御回路としては、従来よりシリーズレギュレータ
方式、可飽和リアクタを用いたインダクタンス制御方式
及びスイッチング方式等の３つの基本的な方式が知られ
ている。これらの方式のうちシリーズレギュレータ方式
及びインダクタンス制御方式は、損失が大きく、また制
御の追従性が遅いため、高精細度表示装置には適してい
ない。またスイッチング方式は低損失、高速追従性及び
制御範囲の拡大等が追求され、種々の高性能の回路が考
案されている。その一例として特開昭55−141971号によ
り提案されたものがある。
方式、可飽和リアクタを用いたインダクタンス制御方式
及びスイッチング方式等の３つの基本的な方式が知られ
ている。これらの方式のうちシリーズレギュレータ方式
及びインダクタンス制御方式は、損失が大きく、また制
御の追従性が遅いため、高精細度表示装置には適してい
ない。またスイッチング方式は低損失、高速追従性及び
制御範囲の拡大等が追求され、種々の高性能の回路が考
案されている。その一例として特開昭55−141971号によ
り提案されたものがある。
上述した従来のスイッチング方式による電圧制御回路は
何れも水平走査周波数が15.75KHzの標準テレブ受像機用
として開発されたものである。従って、このような高圧
制御回路を水平走査周波数が63〜128KHzのような標準テ
レビの４〜８倍もの高い周波数で使用すると、スイッチ
ングによる電圧、電流の変化が急激になり、スイッチン
グロスが増大する。またトランジスタ、サイリスタ等の
スイッチング素子やダイオード等の回路素子に、高耐圧
性及び超高速性を有する大電流用のものを用いる必要が
ある。また従来のスイッチング方式高圧制御回路は、水
平帰線期間の後半の期間においてパルス巾制御を行うよ
うにしているため、制御期間が制限され、制御範囲が狭
くなる欠点がある。上記特開昭55−141971号で提案され
たものでは、上記の他にコンデンサによる時間遅れによ
って高速化に限界が生じ、また帰線期間において共振定
数が変わるため、フライバックトランスの設計が困難と
なる等の欠点がある。
何れも水平走査周波数が15.75KHzの標準テレブ受像機用
として開発されたものである。従って、このような高圧
制御回路を水平走査周波数が63〜128KHzのような標準テ
レビの４〜８倍もの高い周波数で使用すると、スイッチ
ングによる電圧、電流の変化が急激になり、スイッチン
グロスが増大する。またトランジスタ、サイリスタ等の
スイッチング素子やダイオード等の回路素子に、高耐圧
性及び超高速性を有する大電流用のものを用いる必要が
ある。また従来のスイッチング方式高圧制御回路は、水
平帰線期間の後半の期間においてパルス巾制御を行うよ
うにしているため、制御期間が制限され、制御範囲が狭
くなる欠点がある。上記特開昭55−141971号で提案され
たものでは、上記の他にコンデンサによる時間遅れによ
って高速化に限界が生じ、また帰線期間において共振定
数が変わるため、フライバックトランスの設計が困難と
なる等の欠点がある。
本発明においては、第１のスイッチング素子と並列にコ
ンデンサ、コイル及びダイオードから成る直列回路を設
けると共に、上記ダイオードに第２のスイッチング素子
を並列に接続し、この第２のスイッチング素子を出力電
圧に応じてパルス巾制御するように成し、この際、有効
走査期間の後半に対応した第１のスイッチング素子の導
通期間の後半からこの導通期間の終了までの間でパルス
巾制御を行うようにしている。
ンデンサ、コイル及びダイオードから成る直列回路を設
けると共に、上記ダイオードに第２のスイッチング素子
を並列に接続し、この第２のスイッチング素子を出力電
圧に応じてパルス巾制御するように成し、この際、有効
走査期間の後半に対応した第１のスイッチング素子の導
通期間の後半からこの導通期間の終了までの間でパルス
巾制御を行うようにしている。
パルス巾制御の制御範囲が拡大されると共に、電流、電
圧の変化が緩やかになり、このためスイッチングロスが
低減されると共に、高速追従性が向上する。
圧の変化が緩やかになり、このためスイッチングロスが
低減されると共に、高速追従性が向上する。
第１図は本発明による高圧制御回路の実施例を示すもの
で、第２図ａ〜ｆは第１図のａ〜ｆ点における電圧、電
流波形を示す。
で、第２図ａ〜ｆは第１図のａ〜ｆ点における電圧、電
流波形を示す。
第１図において、トランジスタ１のベースには入力端子
２から第２図ａに示すパルスP1が加えられる。これによ
ってこのトランジスタ１は例えば63〜128KHzの水平走査
周波数でスイッチングされる。このトランジスタ１のコ
レクタにはダンパ用ダイオード３、共振用コンデンサ４
が並列に接続されると共に、コンデンサ５、チョークコ
イル６及びダイオード７から成る直列回路が並列に接続
され、さらにフライバックトランス８の１次コイル8aを
介して電源９が接続されている。上記トランス８の２次
側からは所定の高電圧HVが出力されるように成されてい
る。この出力電圧HVは検出抵抗10,11により検出され、
その検出電圧VCによりPWM回路12が制御される。これに
よってｂ点に得られるパルスP2のパルス巾が制御され、
このパルスP2によりトランジスタ13がスイッチングされ
る。このトランジスタ13は、エミッタが上記コイル６と
ダイオード７との接続点Ｃに接続されると共に、エミッ
タ及びベースがPWM回路12のパルストランス（図示略）
の２次巻線に接続され、コレクタは接地されている。
２から第２図ａに示すパルスP1が加えられる。これによ
ってこのトランジスタ１は例えば63〜128KHzの水平走査
周波数でスイッチングされる。このトランジスタ１のコ
レクタにはダンパ用ダイオード３、共振用コンデンサ４
が並列に接続されると共に、コンデンサ５、チョークコ
イル６及びダイオード７から成る直列回路が並列に接続
され、さらにフライバックトランス８の１次コイル8aを
介して電源９が接続されている。上記トランス８の２次
側からは所定の高電圧HVが出力されるように成されてい
る。この出力電圧HVは検出抵抗10,11により検出され、
その検出電圧VCによりPWM回路12が制御される。これに
よってｂ点に得られるパルスP2のパルス巾が制御され、
このパルスP2によりトランジスタ13がスイッチングされ
る。このトランジスタ13は、エミッタが上記コイル６と
ダイオード７との接続点Ｃに接続されると共に、エミッ
タ及びベースがPWM回路12のパルストランス（図示略）
の２次巻線に接続され、コレクタは接地されている。
次に上記のように構成された高圧制御回路の動作につい
て説明する。
て説明する。
先ず、第２図a,bの実線で示すように、水平走査期間Ｈ
の後半（トランジスタ１がONの期間）における任意の時
点、例えばt1時点からこの水平走査期間Ｈの終了時点t2
までの期間に、トランジスタ13をパルスP2によりONと成
す。このときダイオード７はOFFとなっており、またｃ
点の電圧波形は第２図ｃのように略一200Vから0Vにな
る。またコンデンサ５は電源９の電圧Ｅに相当する電圧
に充電されているので、上記トランジスタ13がONになる
と、コイル６からｄ点に鋸歯状波電流ILが流れ始める。
この電流ILは、コイル６のインダクタンスをL1とする
と、 で表わされる。この電流ILはt1時点になる迄の間に電源
９から１次コイル8aに流れていた電流と合成され、電流
IPCとなってｅ点からトランジスタ１に流れる。第２図
ｅの実線で示す電流電流IPCは、t1時点から上記電流IL
の上昇分が増加されている。即ち、点線で示すIPCに同
図ｄの電流ILが加えられている。
の後半（トランジスタ１がONの期間）における任意の時
点、例えばt1時点からこの水平走査期間Ｈの終了時点t2
までの期間に、トランジスタ13をパルスP2によりONと成
す。このときダイオード７はOFFとなっており、またｃ
点の電圧波形は第２図ｃのように略一200Vから0Vにな
る。またコンデンサ５は電源９の電圧Ｅに相当する電圧
に充電されているので、上記トランジスタ13がONになる
と、コイル６からｄ点に鋸歯状波電流ILが流れ始める。
この電流ILは、コイル６のインダクタンスをL1とする
と、 で表わされる。この電流ILはt1時点になる迄の間に電源
９から１次コイル8aに流れていた電流と合成され、電流
IPCとなってｅ点からトランジスタ１に流れる。第２図
ｅの実線で示す電流電流IPCは、t1時点から上記電流IL
の上昇分が増加されている。即ち、点線で示すIPCに同
図ｄの電流ILが加えられている。
この状態でt2時点に達すると、トランジスタ１がOFFと
なる。このため上記電流IPCはコンデンサ４に引継がれ
て流れ、共振電流となる。この結果、ｆ点におけるコン
デンサ４の端子電圧VPが第２図ｆに示すように正弦波の
正の半周期の波形を以って上昇し、t3時点でピーク値に
達する。この電圧VPは、コンデンサ４の容量をＣとすれ
ば、 で表わされる。この電圧VPのt3時点におけるピーク値
は、t2時点に流れていた電流IPCの大きさによって決め
られる。
なる。このため上記電流IPCはコンデンサ４に引継がれ
て流れ、共振電流となる。この結果、ｆ点におけるコン
デンサ４の端子電圧VPが第２図ｆに示すように正弦波の
正の半周期の波形を以って上昇し、t3時点でピーク値に
達する。この電圧VPは、コンデンサ４の容量をＣとすれ
ば、 で表わされる。この電圧VPのt3時点におけるピーク値
は、t2時点に流れていた電流IPCの大きさによって決め
られる。
t3時点でピーク値に達すると、電流ILの極性が反転し、
このときトランジスタ13がOFFとなり、ダイオード７がO
Nとなって、電流ILはこのダイオード７を流れる。
このときトランジスタ13がOFFとなり、ダイオード７がO
Nとなって、電流ILはこのダイオード７を流れる。
次にt4時点になり帰線期間が終了すると、電圧VPがゼロ
になると共に、電流IPCがダンパ用ダイオード４を流れ
るようになる。そしてコイル６を流れる電流ILは徐々に
減少し、t5時点でゼロになる。このt5時点から次にトラ
ンジスタ13が再びONになる時点t6までの期間は、ダイオ
ード７及びトランジスタ13はOFFとなっており、ｃ点は
オープン状態となっている。このためこのｃ点には第２
図ｃに示すように、コンデンサ５に充電された電圧−20
0Vが現れている。
になると共に、電流IPCがダンパ用ダイオード４を流れ
るようになる。そしてコイル６を流れる電流ILは徐々に
減少し、t5時点でゼロになる。このt5時点から次にトラ
ンジスタ13が再びONになる時点t6までの期間は、ダイオ
ード７及びトランジスタ13はOFFとなっており、ｃ点は
オープン状態となっている。このためこのｃ点には第２
図ｃに示すように、コンデンサ５に充電された電圧−20
0Vが現れている。
上記ｆ点において帰線期間t2〜t4に発生した電圧VPはフ
ライバックトランス８の２次側から取り出され、整流さ
れて所定の高電圧HVとなる。この高電圧HVの大きさは上
記電圧VPのピーク値によって決められる。従って、この
高電圧HVを検出した前記検出電圧VCによりPMW回路12を
制御することにより、高電圧HVを所定の大きさに制御す
ることができる。
ライバックトランス８の２次側から取り出され、整流さ
れて所定の高電圧HVとなる。この高電圧HVの大きさは上
記電圧VPのピーク値によって決められる。従って、この
高電圧HVを検出した前記検出電圧VCによりPMW回路12を
制御することにより、高電圧HVを所定の大きさに制御す
ることができる。
本実施例においては、帰線期間の前後、即ち、t1〜t2及
びt4〜t5の各期間にコンデンサ５とチョークコイル６と
の直列回路を等価的に挿入して、これらの期間を含む期
間t1〜t5の期間に電流IPCを制御するようにしている。
また前記（２）式に示すように電圧VPのピーク値は電流
IPCによって定まる。
びt4〜t5の各期間にコンデンサ５とチョークコイル６と
の直列回路を等価的に挿入して、これらの期間を含む期
間t1〜t5の期間に電流IPCを制御するようにしている。
また前記（２）式に示すように電圧VPのピーク値は電流
IPCによって定まる。
従って、電流IPCをt1時点を変えることによって制御す
れば、結局、高電圧HVを制御することができる。第２図
ｂにおいてt1時点を実線で示す位置から二点鎖線で示す
位置を経て点線で示す位置まで可変とした場合を示して
おり、同図ｃ〜ｆの二点鎖線及び点線で示すカーブは同
図ｂと対応している。尚、点線で示すカーブは、コンデ
ンサ５、チョークコイル６、ダイオード７及びトランジ
スタ13の直列回路を省略した場合を示している。
れば、結局、高電圧HVを制御することができる。第２図
ｂにおいてt1時点を実線で示す位置から二点鎖線で示す
位置を経て点線で示す位置まで可変とした場合を示して
おり、同図ｃ〜ｆの二点鎖線及び点線で示すカーブは同
図ｂと対応している。尚、点線で示すカーブは、コンデ
ンサ５、チョークコイル６、ダイオード７及びトランジ
スタ13の直列回路を省略した場合を示している。
以上述べた本実施例によれば、従来は帰線期間の後半
（第２図ではt3〜t4の期間）においてパルス巾制御を行
っていたが、本発明では帰線期間を含むt1〜t5の期間で
パルス巾制御を行っているので、制御の自由度が増し、
制御範囲を拡大することができる。また制御範囲が広い
ので、第２図d,eの電流波形は緩やかに変化する。従っ
て、ダイオード７、トランジスタ1,13等に例えば耐圧数
100V、1.0A程度の高速素子を用いる必要はあるが、高価
な超高速素子を用いる必要はない。また電圧、電流波形
の立上り、立下りにおけるスイッチングロスが極めて少
ない。さらに電流IPCを直接制御しているので、基本的
に高速追従性が良く、また共振電流が流れる共振回路の
定数がパルス巾に無関係に一定であるため、フライバッ
クトランスの高効率設計が可能となる。
（第２図ではt3〜t4の期間）においてパルス巾制御を行
っていたが、本発明では帰線期間を含むt1〜t5の期間で
パルス巾制御を行っているので、制御の自由度が増し、
制御範囲を拡大することができる。また制御範囲が広い
ので、第２図d,eの電流波形は緩やかに変化する。従っ
て、ダイオード７、トランジスタ1,13等に例えば耐圧数
100V、1.0A程度の高速素子を用いる必要はあるが、高価
な超高速素子を用いる必要はない。また電圧、電流波形
の立上り、立下りにおけるスイッチングロスが極めて少
ない。さらに電流IPCを直接制御しているので、基本的
に高速追従性が良く、また共振電流が流れる共振回路の
定数がパルス巾に無関係に一定であるため、フライバッ
クトランスの高効率設計が可能となる。
尚、実施例においてはトランジスタ13に代えてサイリス
タ等のスイッチング素子を用いてもよい。またコンデン
サ５の容量は例えば耐圧数100Vで0.1〜1.0μＦの広い範
囲で自由に選ぶことができる。またチョークコイル６の
インダクタンスL1はフライバックトランス８の１次コイ
ル8aのインダクタンスL2の1.0〜数倍程度に選ばれる。
タ等のスイッチング素子を用いてもよい。またコンデン
サ５の容量は例えば耐圧数100Vで0.1〜1.0μＦの広い範
囲で自由に選ぶことができる。またチョークコイル６の
インダクタンスL1はフライバックトランス８の１次コイ
ル8aのインダクタンスL2の1.0〜数倍程度に選ばれる。
制御範囲を広げて制御の自由度を向上させることがで
き、またスイッチングロスが少なく且つ高速追従性に優
れた高圧制御回路を安価に提供することができる。従っ
て、本発明は高精細度表示装置等におけるスイッチング
周波数の高い高圧制御回路に用いて特に有効である。
き、またスイッチングロスが少なく且つ高速追従性に優
れた高圧制御回路を安価に提供することができる。従っ
て、本発明は高精細度表示装置等におけるスイッチング
周波数の高い高圧制御回路に用いて特に有効である。
第１図は本発明の実施例を示す回路図、第２図は第１図
の各部の電圧、電流の波形図である。 なお図面に用いた符号において、 １……トランジスタ ３……ダンパ用ダイオード ４……共振用コンデンサ ５……コンデンサ ６……チョークコイル ７……ダイオード ８……フライバックトランス ９……電源 10,11……抵抗 12……PWM回路 13……トランジスタ である。
の各部の電圧、電流の波形図である。 なお図面に用いた符号において、 １……トランジスタ ３……ダンパ用ダイオード ４……共振用コンデンサ ５……コンデンサ ６……チョークコイル ７……ダイオード ８……フライバックトランス ９……電源 10,11……抵抗 12……PWM回路 13……トランジスタ である。
Claims (1)
- 【請求項１】電源電圧を所定周波数でフライバックトラ
ンスの１次コイルを介してスイッチングする第１のスイ
ッチング素子と、 上記第１のスイッチング素子と並列に接続されたコンデ
ンサ、コイル及びダイオードから成る直列回路と、 上記ダイオードに並列に接続された第２のスイッチング
素子と、 上記フライバックトランスの２次コイルに得られる整流
電圧の検出手段と、 上記検出手段の検出信号によりその出力パルスのパルス
幅が制御されると共に、 上記出力パルスで上記第２のスイッチング素子を制御す
るパルス幅制御回路とを具備し、 上記パルス幅制御回路は、有効走査期間の後半に対応し
た上記第１のスイッチング素子の導通期間の後半から、
この導通期間の終了までの期間に上記パルス幅を制御す
ることを特徴とする高圧制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139783A JPH0687655B2 (ja) | 1985-06-26 | 1985-06-26 | 高圧制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139783A JPH0687655B2 (ja) | 1985-06-26 | 1985-06-26 | 高圧制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS622858A JPS622858A (ja) | 1987-01-08 |
| JPH0687655B2 true JPH0687655B2 (ja) | 1994-11-02 |
Family
ID=15253316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60139783A Expired - Fee Related JPH0687655B2 (ja) | 1985-06-26 | 1985-06-26 | 高圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687655B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291650A (ja) * | 1988-09-28 | 1990-03-30 | Fuji Photo Film Co Ltd | 現像装置 |
| JP2551640B2 (ja) * | 1988-09-28 | 1996-11-06 | 富士写真フイルム株式会社 | 現像装置 |
| JPH0681501B2 (ja) * | 1988-12-05 | 1994-10-12 | 富士通電装株式会社 | スイッチング回路 |
| JPH0681500B2 (ja) * | 1988-12-05 | 1994-10-12 | 富士通電装株式会社 | スイッチング回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55141971A (en) * | 1979-04-23 | 1980-11-06 | Sony Corp | High voltage generating circuit |
-
1985
- 1985-06-26 JP JP60139783A patent/JPH0687655B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS622858A (ja) | 1987-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6438009B2 (en) | Reducing voltage transients across a MOSFET in a synchronous rectifier in a DC/DC converter | |
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| US8614568B2 (en) | Gate drive circuit of the voltage drive type semiconductor element and power converter | |
| US5763962A (en) | Semiconductor switch driving circuit | |
| US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
| JPH04210775A (ja) | スイッチング電源装置 | |
| GB2096426A (en) | Circuit for generating a sawtooth-shaped current | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| JP2544720B2 (ja) | 偏向巻線に偏向電流を発生させる装置 | |
| JPH0687655B2 (ja) | 高圧制御回路 | |
| JPH05252409A (ja) | 高電圧発生回路 | |
| FI61979C (fi) | Horisontalavlaenkningskrets foer televisionsmottagare | |
| US4492881A (en) | Stored charge inverter circuit | |
| US4774419A (en) | Transformer coupled drive circuit | |
| JPH01195780A (ja) | 鋸歯波状電流発生回路配置 | |
| JPH069589Y2 (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| JPS6155341B2 (ja) | ||
| JPS6220417A (ja) | Ｍｏｓｆｅｔのドライブ回路 | |
| JPH078143B2 (ja) | インバ−タ装置 | |
| JPH0638493Y2 (ja) | Ｉｇｂｔ駆動回路 | |
| JPH0833324A (ja) | 直流−直流変換装置 | |
| SU1403342A1 (ru) | Генератор импульсов | |
| GB2083299A (en) | Stored charge inverter circuit | |
| JPS6373878A (ja) | 高圧制御回路 | |
| JPH06106023B2 (ja) | スイッチング電源用のスイッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |