JPH069589Y2 - Ｍｏｓ−ｆｅｔ駆動回路 - Google Patents
Ｍｏｓ−ｆｅｔ駆動回路Info
- Publication number
- JPH069589Y2 JPH069589Y2 JP1988024693U JP2469388U JPH069589Y2 JP H069589 Y2 JPH069589 Y2 JP H069589Y2 JP 1988024693 U JP1988024693 U JP 1988024693U JP 2469388 U JP2469388 U JP 2469388U JP H069589 Y2 JPH069589 Y2 JP H069589Y2
- Authority
- JP
- Japan
- Prior art keywords
- mos
- voltage
- fet
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〔概要〕 電子機器等に使用されるスイッチイグ型電源の中の直流
／交流電圧の変換をするトランジスタの駆動に関し、 該トランジスタに電界効果トランジスタ（以下MOS-FET
と称す）を用いて高速駆動を実現する回路を提供するこ
とを目的とし、 パルス発生回路から出力される矩形波の正極性／逆極性
電圧によりMOS-FETをスイッチングするMOS-FET駆動回路
において、前記MOS-FETのゲートとソースの間に、該ゲ
ートの正極性電位を保証するダイオードと、充電された
逆極性電位をバイパスするトランジスタ回路および該ト
ランジスタ回路の逆トランジスタ状態を防ぐダイオード
の直列回路を並列に接続に接続するように構成する。
／交流電圧の変換をするトランジスタの駆動に関し、 該トランジスタに電界効果トランジスタ（以下MOS-FET
と称す）を用いて高速駆動を実現する回路を提供するこ
とを目的とし、 パルス発生回路から出力される矩形波の正極性／逆極性
電圧によりMOS-FETをスイッチングするMOS-FET駆動回路
において、前記MOS-FETのゲートとソースの間に、該ゲ
ートの正極性電位を保証するダイオードと、充電された
逆極性電位をバイパスするトランジスタ回路および該ト
ランジスタ回路の逆トランジスタ状態を防ぐダイオード
の直列回路を並列に接続に接続するように構成する。
本考案は、電子機器等に使用されるスイッチイグ型電源
の中の直流−交流電圧の変換をするトランジスタの駆動
に関する。
の中の直流−交流電圧の変換をするトランジスタの駆動
に関する。
電子機器は、ＩＣ、ＬＳＩの使用により高密度化と小型
化が進んでいる。電子機器に組み込まれる電源は、小型
化の上から、高効率であるスイッチング電源が主流とな
っている。
化が進んでいる。電子機器に組み込まれる電源は、小型
化の上から、高効率であるスイッチング電源が主流とな
っている。
スイッチング電源の小型化は、変換周波数の高周波化と
高効率を同時に満たすことにより可能であり、本考案は
これらの条件を満たす技術を提供するものである。
高効率を同時に満たすことにより可能であり、本考案は
これらの条件を満たす技術を提供するものである。
第５図は、従来の一実施例を示す回路図である。
図中、１はパルス発生回路、２はMOS-FET駆動回路、３
は交流／直流電圧変換回路、４は負荷である。第６図
は、第５図の従来回路の動作を説明するもので、Ａ図は
概略構成を、Ｂ図にはＡ図おける各部所の電圧変化のタ
イムチャートを示す。
は交流／直流電圧変換回路、４は負荷である。第６図
は、第５図の従来回路の動作を説明するもので、Ａ図は
概略構成を、Ｂ図にはＡ図おける各部所の電圧変化のタ
イムチャートを示す。
パルス発生回路１は、交流／直流電圧変換回路３の出力
電圧に応じてパルス幅を変換させ、MOS-FET Q21のオン
オフ時間比を制御する。MOS-FET Q21は、直流電圧をス
イッチングして交流電圧に変換するもので、MOS-FET Q2
1で発生した交流電圧をトランスT31で電圧変換し、整流
し交流／直流電圧変換回路３の出力に直流電圧を経て負
荷４に電力を供給する。
電圧に応じてパルス幅を変換させ、MOS-FET Q21のオン
オフ時間比を制御する。MOS-FET Q21は、直流電圧をス
イッチングして交流電圧に変換するもので、MOS-FET Q2
1で発生した交流電圧をトランスT31で電圧変換し、整流
し交流／直流電圧変換回路３の出力に直流電圧を経て負
荷４に電力を供給する。
パルス発生回路１の半導体スイッチ（以下スイッチと称
す）SW1がオンオフすると、入力電圧Esに比例したパル
ス電圧V1,V2をトランスT11の二次側に出力する。このV
1,V2の電圧は同極性で、スイッチSW1がオンのとき正極
性に、また逆に、オフとなったときは負極性になる。
す）SW1がオンオフすると、入力電圧Esに比例したパル
ス電圧V1,V2をトランスT11の二次側に出力する。このV
1,V2の電圧は同極性で、スイッチSW1がオンのとき正極
性に、また逆に、オフとなったときは負極性になる。
いま、スイッチSW1がオンとなると、V1が正極性のため
に、ダイオードD21とD22をオンとし、MOS-FET Q21のゲ
ートＧとソースＳ間の電圧Vgsは正極性となり、MOS-FET
Q21のドレインＤとソースＳ間はオンとなり、同時に、
MOS-FETの入力容量Cissが充電される。
に、ダイオードD21とD22をオンとし、MOS-FET Q21のゲ
ートＧとソースＳ間の電圧Vgsは正極性となり、MOS-FET
Q21のドレインＤとソースＳ間はオンとなり、同時に、
MOS-FETの入力容量Cissが充電される。
また、トランスT11のもう一方のパルス電圧V2は、ダイ
オードD23で整流されコンデンサC21を充電し直流電圧Vc
21をつくる。また、ダイオードD22には順方向電圧Vbeが
発生しており、該電圧VbeはトランジスタQ22のベースと
エミッタ間を逆バイアスする。このため、トランジスタ
Q22はオフとなり、MOS-FET Q21のオン時における立ち上
がりを良くする働きをする。
オードD23で整流されコンデンサC21を充電し直流電圧Vc
21をつくる。また、ダイオードD22には順方向電圧Vbeが
発生しており、該電圧VbeはトランジスタQ22のベースと
エミッタ間を逆バイアスする。このため、トランジスタ
Q22はオフとなり、MOS-FET Q21のオン時における立ち上
がりを良くする働きをする。
また一方、スイッチSW1がオフに転ずると、V1,V2の電圧
は共に極性を反転して負極性の電圧となる。このときダ
イオードD21とD22はオフとなる。このとき、ダイオード
D22のドロップ電圧はトランジスタQ22をオンとし、入力
容量Cissに充電されていた電荷は、トランジスタQ22の
コレクタよりエミッタ、ダイオードD23、トランスT11の
ルートで放電する。また、MOS-FETQ21のゲートには、コ
ンデンサC21の充電電圧Vc21が逆バイアスとして加わ
り、MOS-FETQ21を急速にオフとする。
は共に極性を反転して負極性の電圧となる。このときダ
イオードD21とD22はオフとなる。このとき、ダイオード
D22のドロップ電圧はトランジスタQ22をオンとし、入力
容量Cissに充電されていた電荷は、トランジスタQ22の
コレクタよりエミッタ、ダイオードD23、トランスT11の
ルートで放電する。また、MOS-FETQ21のゲートには、コ
ンデンサC21の充電電圧Vc21が逆バイアスとして加わ
り、MOS-FETQ21を急速にオフとする。
このMOS-FET Q21のオフは、コンデンサC21の蓄積電荷の
多少に依存し、スイッチSW1の時間幅が短くなると、コ
ンデンサC21の蓄積電荷が減少し、MOS-FET Q21の開閉速
度、特にオフ時間が遅くなる。このため、MOS-FET Q21
の最小パルス幅が充分細くならなくなり、直流／直流電
圧変換回路３の出力制御範囲が狭められるようになる。
多少に依存し、スイッチSW1の時間幅が短くなると、コ
ンデンサC21の蓄積電荷が減少し、MOS-FET Q21の開閉速
度、特にオフ時間が遅くなる。このため、MOS-FET Q21
の最小パルス幅が充分細くならなくなり、直流／直流電
圧変換回路３の出力制御範囲が狭められるようになる。
なお、交流／直流電圧変換回路３のPWM31はパルス幅変
調回路であって、整流回路R31の出力電圧が大きくなる
とPWM31の出力のオン時間を小さく、逆に出力電圧が小
さくなるとPWM31の出力電圧のオン時間を大きくする。
この結果、MOS-FET Q21のオン時間を変換させて、オン
オフの時間比を変化させ、交流／直流電圧変換回路３の
出力電圧を一定とする。
調回路であって、整流回路R31の出力電圧が大きくなる
とPWM31の出力のオン時間を小さく、逆に出力電圧が小
さくなるとPWM31の出力電圧のオン時間を大きくする。
この結果、MOS-FET Q21のオン時間を変換させて、オン
オフの時間比を変化させ、交流／直流電圧変換回路３の
出力電圧を一定とする。
なお、第６図(A)で、SW1をスイッチとして記載したのは
説明のためであり、実際は第５図の通り半導体スイッチ
を使用する。
説明のためであり、実際は第５図の通り半導体スイッチ
を使用する。
上記したように従来の回路では、MOS-FET駆動回路２のM
OS-FET Q21のターンオフは入力容量Cissの蓄積電荷の放
電速度に依存するため、スイッチSW1のオン時間幅が短
くなると、コンデンサＣ２１の蓄積電荷が減少し、MOS-
FET Q21の立ち上がり特性、立ち下がり特性に変化を与
え、特に立ち下がりが遅くなる。このため、MOS-FET Q2
1の最小パルス幅が充分細くならなくなり、直流／直流
電圧変換回路３の出力制御範囲が狭ばめられ、制御範囲
の確保のため負荷４に並列にダミー負荷を追加すること
が必要となり、これは電源の変換効率を悪化させ、ひい
ては、小型化を阻害する。
OS-FET Q21のターンオフは入力容量Cissの蓄積電荷の放
電速度に依存するため、スイッチSW1のオン時間幅が短
くなると、コンデンサＣ２１の蓄積電荷が減少し、MOS-
FET Q21の立ち上がり特性、立ち下がり特性に変化を与
え、特に立ち下がりが遅くなる。このため、MOS-FET Q2
1の最小パルス幅が充分細くならなくなり、直流／直流
電圧変換回路３の出力制御範囲が狭ばめられ、制御範囲
の確保のため負荷４に並列にダミー負荷を追加すること
が必要となり、これは電源の変換効率を悪化させ、ひい
ては、小型化を阻害する。
第１図は、本考案の原理構成を示すブロック図である。
本発明は、パルス発生回路１から出力される矩形波の正
極性／逆極性電圧によりMOS-FET Q21をスイッチングす
るMOS-FET駆動回路において、前記MOS-FETQ21のゲート
ＧとソースＳの間に、該ゲートＧの正極性電位を保証す
るダイオードD23と、充電された逆極性電位をバイパス
するトランジスタ回路Q22および該トランジスタ回路22
の逆トランジスタ状態を防ぐダイオードD22の直列回路
とを並列に接続し高速駆動をはかるものである。
極性／逆極性電圧によりMOS-FET Q21をスイッチングす
るMOS-FET駆動回路において、前記MOS-FETQ21のゲート
ＧとソースＳの間に、該ゲートＧの正極性電位を保証す
るダイオードD23と、充電された逆極性電位をバイパス
するトランジスタ回路Q22および該トランジスタ回路22
の逆トランジスタ状態を防ぐダイオードD22の直列回路
とを並列に接続し高速駆動をはかるものである。
本考案では、パルス発生回路１のスイッチSW1がオンの
ときに、トランスT11の二次出力電圧をMOS-FET Q21のゲ
ートに加えてオンとする。また、スイッチSW1がオフに
転じMOS-FET Q21がオフとなると、ゲートとソース間の
入力容量Cissに蓄えた電荷の電圧とパルス発生回路１が
オンに転ずるときに、トランスT11の二次捲線に発生す
る逆極性の電圧の和の電圧をトランジスタQ22に加えト
ランジスタQ22オンとするように動作をさせる。
ときに、トランスT11の二次出力電圧をMOS-FET Q21のゲ
ートに加えてオンとする。また、スイッチSW1がオフに
転じMOS-FET Q21がオフとなると、ゲートとソース間の
入力容量Cissに蓄えた電荷の電圧とパルス発生回路１が
オンに転ずるときに、トランスT11の二次捲線に発生す
る逆極性の電圧の和の電圧をトランジスタQ22に加えト
ランジスタQ22オンとするように動作をさせる。
第２図は、本考案の一実施例を示す回路図である。図
中、１はパルス発生回路、２はMOS-FET駆動回路、３は
交流／直流電圧変換回路、４は負荷であり、また、第３
図は、本考案の一実施例における動作説明図であり、Ａ
図は概略構成図、Ｂ図はＡ図の各部所における電圧波形
のタイムチャートを示す。
中、１はパルス発生回路、２はMOS-FET駆動回路、３は
交流／直流電圧変換回路、４は負荷であり、また、第３
図は、本考案の一実施例における動作説明図であり、Ａ
図は概略構成図、Ｂ図はＡ図の各部所における電圧波形
のタイムチャートを示す。
パルス発生回路１のスイッチSW1をオンオフすると、入
力電圧Esに比例した正極性の矩形波電圧V1がトランスT1
1の２次側に出力される。またスイッチSW1がオフとなっ
たときにはV1の電圧は負極性の電圧となる。
力電圧Esに比例した正極性の矩形波電圧V1がトランスT1
1の２次側に出力される。またスイッチSW1がオフとなっ
たときにはV1の電圧は負極性の電圧となる。
スイッチSW1がオンとなったとき、電圧V1によりD21をオ
ンとなり、MOS-FET Q21のゲートＧとソースＳ間の電圧V
gsは正極性となり、MOS-FET Q21をオンとし、同時に、
該MOS-FET Q21の入力容量Cissも充電される。また、こ
のとき、ダイオードD22に順方向電圧が加わるのでオン
となるが、しかし、NPN極性を有するバイポーラトラン
ジスタQ22のベースとエミッタ間にはダイオードD21のド
ロップ電圧に相当する電圧が加わり、NPNトランジスタQ
22をオフとし、Q21の立ち上がり特性を良くさせる。
ンとなり、MOS-FET Q21のゲートＧとソースＳ間の電圧V
gsは正極性となり、MOS-FET Q21をオンとし、同時に、
該MOS-FET Q21の入力容量Cissも充電される。また、こ
のとき、ダイオードD22に順方向電圧が加わるのでオン
となるが、しかし、NPN極性を有するバイポーラトラン
ジスタQ22のベースとエミッタ間にはダイオードD21のド
ロップ電圧に相当する電圧が加わり、NPNトランジスタQ
22をオフとし、Q21の立ち上がり特性を良くさせる。
次ぎに、SW1がオフに転ずると、V1電圧は極性を反転し
て負極性の電圧となる。このとき、入力容量Cissに充電
されていた電荷は、NPNトランジスタQ22のベース、トラ
ンスT11、抵抗R21、ダイオードD21のルートの電流を流
してNPNトランジスタQ22をオンとする。このとき入力容
量Cissの電荷は、ダイオードD22、NPNトランジスタQ22
のコレクタからエミッタのルートで放電する。この結
果、MOS-FET Q21のゲートは0Vとなって、MOS-FET Q21は
オフとなり立ち上がり特性を良くする。
て負極性の電圧となる。このとき、入力容量Cissに充電
されていた電荷は、NPNトランジスタQ22のベース、トラ
ンスT11、抵抗R21、ダイオードD21のルートの電流を流
してNPNトランジスタQ22をオンとする。このとき入力容
量Cissの電荷は、ダイオードD22、NPNトランジスタQ22
のコレクタからエミッタのルートで放電する。この結
果、MOS-FET Q21のゲートは0Vとなって、MOS-FET Q21は
オフとなり立ち上がり特性を良くする。
以上のMOS-FET Q21のスイッチング動作の結果、交流／
直流電圧変換回路３から直流電圧を出力し負荷に電力を
供給する。
直流電圧変換回路３から直流電圧を出力し負荷に電力を
供給する。
以上の動作において、スイッチSW1のオンオフが高速と
なり、時間幅が短くなっても、従来例のようにコンデン
サの充放電の回路を設けていないため、トランスT11の
パルス出力電圧がそのままオンオフ電圧としているので
高速のオンオフ制御が可能となる。
なり、時間幅が短くなっても、従来例のようにコンデン
サの充放電の回路を設けていないため、トランスT11の
パルス出力電圧がそのままオンオフ電圧としているので
高速のオンオフ制御が可能となる。
なお、交流／直流電圧変換回路３のPWM31の動作は従来
例と同様に交流／直流電圧変換回路３の出力電圧を一定
とするように動作をする。
例と同様に交流／直流電圧変換回路３の出力電圧を一定
とするように動作をする。
更に第４図は、トランジスタQ22としてPNP型トランジス
タを使用した他の実施例を示す例であり、その動作は第
２図と同様である。
タを使用した他の実施例を示す例であり、その動作は第
２図と同様である。
上記したように、本考案によれば、MOS-FETをオンオフ
制御をする電圧が従来に比べて遥かに大きくでき、か
つ、パルス電圧による直接駆動により、高速スイッチン
グ動作が実現できる回路として構成できる。
制御をする電圧が従来に比べて遥かに大きくでき、か
つ、パルス電圧による直接駆動により、高速スイッチン
グ動作が実現できる回路として構成できる。
この結果、電源効率を高くでき、回路の小型化の実現が
可能となる。
可能となる。
第１図は、本考案の原理を示す回路図、 第２図は、本考案の一実施例を示す回路図、 第３図Ａ，Ｂは、本考案の一実施例における動作説明
図、 第４図は、本考案の他の実施例を示す回路図、 第５図は、従来の一実施例を示す回路図、 第６図はＡ，Ｂ、従来の一実施における動作説明図、 である。 図において、 １はパルス発生回路、 SW1はスイッチ、Esは入力電圧、 D11はダイオード、T11はトランス、 ２はMOS-FET駆動回路 Q21はMOS-FET、Q22はバイポーラトランジスタ、D21はダ
イオード、 を示す。
図、 第４図は、本考案の他の実施例を示す回路図、 第５図は、従来の一実施例を示す回路図、 第６図はＡ，Ｂ、従来の一実施における動作説明図、 である。 図において、 １はパルス発生回路、 SW1はスイッチ、Esは入力電圧、 D11はダイオード、T11はトランス、 ２はMOS-FET駆動回路 Q21はMOS-FET、Q22はバイポーラトランジスタ、D21はダ
イオード、 を示す。
Claims (1)
- 【請求項１】パルス発生回路(1)から出力される矩形波
の正極性／逆極性電圧によりMOS-FET(Q21)をスイッチン
グするMOS-FET駆動回路において、 前記MOS-FET(Q21)のゲート(G)とソース(S)の間に、 該ゲート(G)の正極性電位を保証するダイオード(D23)
と、 充電された逆極性電位をバイパスするトランジスタ回路
(Q22)および該トランジスタ回路(Q22)の逆トランジスタ
状態を防ぐダイオード(D22)の直列回路とを並列に接続
してなることを特徴とするMOS-FET駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988024693U JPH069589Y2 (ja) | 1988-02-25 | 1988-02-25 | Ｍｏｓ−ｆｅｔ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988024693U JPH069589Y2 (ja) | 1988-02-25 | 1988-02-25 | Ｍｏｓ−ｆｅｔ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01131290U JPH01131290U (ja) | 1989-09-06 |
| JPH069589Y2 true JPH069589Y2 (ja) | 1994-03-09 |
Family
ID=31244764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988024693U Expired - Lifetime JPH069589Y2 (ja) | 1988-02-25 | 1988-02-25 | Ｍｏｓ−ｆｅｔ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069589Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008067475A (ja) * | 2006-09-06 | 2008-03-21 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042462A (ja) * | 2004-07-26 | 2006-02-09 | Matsushita Electric Ind Co Ltd | パワースイッチとこれを用いたスイッチング電源 |
| KR20160148355A (ko) * | 2015-06-16 | 2016-12-26 | 주식회사 엘지화학 | 변압 릴레이 및 이를 이용한 배터리 전압 측정 시스템 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586440U (ja) * | 1981-07-03 | 1983-01-17 | ボルテツク株式会社 | Ｍｏｓｆｅｔ駆動回路 |
| JPS6175617A (ja) * | 1984-09-21 | 1986-04-18 | Hitachi Ltd | Ｍｏｓ・ｆｅｔのドライブ回路 |
| JPS6217243U (ja) * | 1985-07-15 | 1987-02-02 |
-
1988
- 1988-02-25 JP JP1988024693U patent/JPH069589Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008067475A (ja) * | 2006-09-06 | 2008-03-21 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01131290U (ja) | 1989-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
| JPH07107737A (ja) | 高圧電源回路 | |
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| US7400519B2 (en) | Switching power supply | |
| JPH02501704A (ja) | 直流／直流電力変換器 | |
| JP2716105B2 (ja) | 交番定電流回路 | |
| JPH069589Y2 (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| JPH04222457A (ja) | スイッチングコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| US3987355A (en) | High efficiency switching drive for a resonate power transformer | |
| US6657872B2 (en) | Voltage converter | |
| JP3166149B2 (ja) | 直流コンバータ装置 | |
| JP2018007345A (ja) | 絶縁ゲート型半導体素子駆動装置 | |
| JP4182079B2 (ja) | 整流回路 | |
| WO2006106989A1 (ja) | 整流回路および電圧変換回路 | |
| JP4534354B2 (ja) | 直流−直流変換装置 | |
| KR20010093856A (ko) | 동기 플라이백 컨버터 | |
| JPH0583940A (ja) | スイツチング電源装置 | |
| JP2816892B2 (ja) | 共振型スイッチング電源装置 | |
| KR0178002B1 (ko) | 데드 타임 제어회로 및 이를 이용한 벅 컨버터 | |
| JPH01194606A (ja) | Ｍｏｓｆｅｔのドライブ回路 | |
| JPH03272218A (ja) | スイッチング電源回路 | |
| SU1026255A1 (ru) | Стабилизированный конвертор | |
| JPS6227027Y2 (ja) | ||
| JPH0564448A (ja) | スイツチング電源装置 |