KR0178002B1 - 데드 타임 제어회로 및 이를 이용한 벅 컨버터 - Google Patents

데드 타임 제어회로 및 이를 이용한 벅 컨버터 Download PDF

Info

Publication number
KR0178002B1
KR0178002B1 KR1019960026752A KR19960026752A KR0178002B1 KR 0178002 B1 KR0178002 B1 KR 0178002B1 KR 1019960026752 A KR1019960026752 A KR 1019960026752A KR 19960026752 A KR19960026752 A KR 19960026752A KR 0178002 B1 KR0178002 B1 KR 0178002B1
Authority
KR
South Korea
Prior art keywords
current source
switching transistor
voltage signal
generating
current
Prior art date
Application number
KR1019960026752A
Other languages
English (en)
Other versions
KR980012811A (ko
Inventor
임상태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960026752A priority Critical patent/KR0178002B1/ko
Publication of KR980012811A publication Critical patent/KR980012811A/ko
Application granted granted Critical
Publication of KR0178002B1 publication Critical patent/KR0178002B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Abstract

본 발명의 데드 타임 제어회로를 이용한 벅 컨버터는 입력 전류 펄스를 발생하기 위한 제1정전류원, 가변 전류를 발생하기 위한 가변 전류원, 상기 제1정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제1스위칭 트랜지스터, 상기 가변 전류원 및 제1스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제1전압신호를 발생하기 위한 제2스위칭 트랜지스터, 상기 제2스위칭 트랜지스터에 전류를 공급하기 위한 제1전류원, 반전 입력 전류 펄스를 발생하기 위한 제2정전류원, 상기 제2정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제3스위칭 트랜지스터, 상기 가변 전류원 및 제3스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제2전압신호를 발생하기 위한 제4스위칭 트랜지스터, 상기 제4스위칭 트랜지스터에 전류를 공급하기 위한 제2전류원, 상기 제1, 제2전압신호들에 의해서 각각 제어되는 제5, 6스위칭 트랜지스터들, 상기 제5, 6스위칭 트랜지스터들의 공통점과 접지사이에 직렬 연결된 인덕터 및 캐패시터, 상기 캐패시터에 병렬 연결된 부하, 및 상기 부하에 걸리는 전압을 입력하여 펄스폭을 조절하여 상기 입력 전류 펄스를 발생하기 위한 펄스폭 제어수단을 구비한 것을 특징으로 한다.

Description

데드 타임 제어회로 및 이를 이용한 벅 컨버터
본 발명은 데드 타임 제어회로에 관한 것으로, 특히 회로 구성이 간단한 데드 타임 제어회로 및 이를 이용한 벅 컨버터에 관한 것이다.
노트북(notebook) 컴퓨터와 같은 포터블(portable) 전자 장치는 시장 경쟁력의 중요한 한 요소로서 효율이 얼마나 높은가를 따지게 된다. 이는 밧데리를 전압원으로 사용하기 때문에 제품의 효율이 높으면 높을수록 보다 긴 시간을 사용할 수 있기 때문이다. 이처럼 포터블 전자 장치의 경우, 보다 높은 효율의 제품을 개발하기 위해 노력하고 있는데, 그 중에서 밧데리나 외부 어뎁터를 통해 들어온 직류전압을 일정한 정전압으로 변환시켜 각각의 장치에 안정된 전원을 공급해주는 전원 변환장치의 경우 포터블 전자 장치의 고 효율화에 큰 비중을 차지하게 된다.
노트북 컴퓨터의 경우, 이러한 직류-직류 변환기(DC-DC converter)의 효율을 높이기 위하여 종래의 하나의 능동 스위칭 소자와 프리휠링 다이오우드를 이용한 벅 변환기(buck converter)에서 다이오우드대신 또 다른 능동 스위칭소자를 사용한 동기 정류형의 벅 변환기를 사용하고 있다.
이러한 동기 정류형의 직류-직류 변환기는 종래의 벅 변환기(Buck converter)의 다이오우드에서 소비되는 전력을 스위칭소자로 대치함으로써, 보다 많은 효율의 개선을 가져다 준다.
이러한 동기 정류형 직류-직류 변환기는 두개의 스위칭 소자 구동단이 서로 상보적으로 동작하게 되는데, 이때, 두 스위칭 소자가 동시에 온구간에 있을 때 발생되는 스위칭 손실 및 스트레스를 줄이기 위해서는 한쪽 스위치가 완전히 오프되었을 때 다른 스위치를 온시켜주는 데드타임(dead time)이 필요하게 된다.
동기 정류형 직류-직류 변환기는 통상 스위칭 주파수와 직류-직류 변환기에 사용된 저항, 인덕터, 캐패시터들에 의해 동기 정류 시스템의 효율이 최적이 되게하는 데드 타임 값이 결정되게 되는데, 보다 효율이 높은 시스템을 구현하기 위해서는 외부적으로 적절한 데드 타임을 제어할 수 있는 기능이 필요하게 된다. 이러한 데드 타임 제어회로를 구현하기 위해서는 지연회로를 많이 이용하게 된다.
본 발명의 목적은 회로구성이 간단하고 전류제어에 의해서 데드타임을 제어할 수 있는 타임 제어회로를 제공하는데 있다.
본 발명의 다른 목적은 회로 구성이 간단한 데드 타임 제어회로를 이용한 벅 컨버터를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 데드 타임 제어회로는 입력 전류 펄스를 발생하기 위한 제1정전류원, 가변 전류를 발생하기 위한 가변 전류원, 상기 제1정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제1스위칭 트랜지스터, 상기 가변 전류원 및 제1스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제1전압신호를 발생하기 위한 제2스위칭 트랜지스터, 상기 제2스위칭 트랜지스터에 전류를 공급하기 위한 제1전류원, 반전 입력 전류 펄스를 발생하기 위한 제2정전류원, 상기 제2정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제3스위칭 트랜지스터, 상기 가변 전류원 및 제3스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제2전압신호를 발생하기 위한 제4스위칭 트랜지스터, 및 상기 제4스위칭 트랜지스터에 전류를 공급하기 위한 제2전류원을 구비한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 데드 타임 제어회로를 이용한 벅 컨버터는 입력 전류 펄스를 발생하기 위한 제1정전류원, 가변 전류를 발생하기 위한 가변 전류원, 상기 제1정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제1스위칭 트랜지스터, 상기 가변 전류원 및 제1스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제1전압신호를 발생하기 위한 제2스위칭 트랜지스터, 상기 제2스위칭 트랜지스터에 전류를 공급하기 위한 제1전류원, 반전 입력 전류 펄스를 발생하기 위한 제2정전류원, 상기 제2정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제3스위칭 트랜지스터, 상기 가변 전류원 및 제3스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제2전압신호를 발생하기 위한 제4스위칭 트랜지스터, 상기 제4스위칭 트랜지스터에 전류를 공급하기 위한 제2전류원, 상기 제1, 제2전압신호들에 의해서 각각 제어되는 제5, 6스위칭 트랜지스터들, 상기 제5, 6스위칭 트랜지스터들의 공통점과 접지사이에 직렬 연결된 인덕터 및 캐패시터, 상기 캐패시터에 병렬 연결된 부하, 및 상기 부하에 걸리는 전압을 입력하여 펄스폭을 조절하여 상기 입력 전류 펄스를 발생하기 위한 펄스폭 제어수단을 구비한 것을 특징으로 한다.
도1은 본 발명의 데드 타임 제어회로의 기본 개념을 설명하기 위한 회로도이다.
도2a, b는 도1에 나타낸 회로의 파형도이다.
도3은 본 발명의 데드 타임 제어회로의 회로도이다.
도4a-4d는 도3에 나타낸 회로의 각부 출력 파형을 나타내는 것이다.
도5는 본 발명의 데드 타임 제어회로를 이용한 벅 컨버터를 나타내는 것이다.
도6a-c에 나타낸 회로의 각 부 출력 파형을 나타내는 것이다.
첨부된 도면을 참고로 하여 본 발명의 데드 타임 제어회로 및 이를 이용한 벅 컨버터를 설명하면 다음과 같다.
도1은 본 발명의 데드 타임 제어회로의 기본 개념을 설명하기 위한 회로도로서, 입력 전류원, npn트랜지스터들(Q1, Q2), 전류원(Iv), 및 저항(R1)으로 구성되어 있다. 점선으로 나타낸 CM은 밀러 캐패시터를 나타내는 것이다.
도2a, b는 도1에 나타낸 회로의 파형도로서, 도1에 나타낸 회로의 동작을 도2a, b를 이용하여 설명하면 다음과 같다.
npn트랜지스터(Q1)의 베이스에 도1에 나타낸 입력 전류 펄스가 인가되고, 이때 입력 전류 펄스가 하이레벨이면, npn트랜지스터(Q1)의 콜렉터-에미터간 전압(VCE)는 도2a에 나타낸 바와 같이 서서히 증가하게 되어 npn트랜지스터(Q1)의 콜렉터-에미터간 전압(VCE)까지 도달하게 되면 npn트랜지스터(Q2)의 콜렉터-에미터간 전압(VCE)은 로우레벨이 되게 된다. 이때, 데드 타임은 밀터 캐패시터(CM)의 크기에 좌우된다. 즉, 밀러 캐패시터의 값이 크면 클수록 캐패시터에 축적되어 있는 전하가 많아지고, 따라서, 방전되는 시간 또한 길어지기 때문에 데드 타임이 길어지게 된다. 이러한 밀러 캐패시터(CM)는 트랜지스터의 고주파 해석에 의해서 아래의 식(1)로 정의된다.
상기 식(1)에서, Cu는 트랜지스터의 베이스-콜렉터간 접합 캐패시터, CP는 트랜지스터의 베이스-에미터간 접합 캐패시터를 각각 나타낸다.
상기 식으로 부터 알 수 있듯이, 밀터 캐패시터(CM)는 저항(ro)와 비례관계에 있다. 만일, 저항(ro)가 커지면 캐패시터(CM) 값도 커지고, 저항(ro)가 작아지면 캐패시터(CM) 값도 작아지게 된다.
이때, 저항(ro)은 아래의 식(2)와 같이 정의된다.
상기 식으로 부터 알 수 있듯이, 전류(IV)가 커짐에 따라 저항(ro)는 감소하게 되어 밀러 캐패시터(CM)가 감소하게 되고, 전류(IV)가 작아지면 캐패시터(CM)은 큰 값을 가지게 된다. 따라서, 전류(IV)를 조절함에 따라 캐패시터(CM) 값을 조절할 수 있고, 데드 타임을 제어할 수도 있게 된다.
도3은 본 발명의 데드 타임 제어회로의 회로도로서, 전압(Vcc)과 접지사이에 직렬 연결된 pnp트랜지스터(Q1) 및 가변 전류원(Iv), pnp트랜지스터(Q1)에 흐르는 전류를 미러하기 위하여 각각 연결된 pnp트랜지스터들(Q2, Q6), pnp트랜지스터(Q2)의 콜렉터에 연결된 콜렉터와 접지에 연결된 에미터를 가진 npn트랜지스터(Q3), npn트랜지스터(Q3)의 베이스와 에미터사이에 연결된 정전류원(Ip), npn트랜지스터(Q3)의 콜렉터에 연결된 베이스와 접지에 연결된 에미터를 가진 npn트랜지스터(Q4), 전압(Vcc)과 npn트랜지스터(Q4)의 콜렉터에 연결된 정전류원(I1), npn트랜지스터(Q4)의 콜렉터에 연결된 베이스와 접지에 연결된 에미터를 가진 npn트랜지스터(Q5), 전압(Vcc)과 npn트랜지스터(Q5)의 콜렉터사이에 연결된 정전류원(I2), pnp트랜지스터(Q6)의 콜렉터에 연결된 콜렉터와 접지에 연결된 에미터를 가진 npn트랜지스터(Q7), npn트랜지스터(Q7)의 베이스와 접지사이에 연결된 정전류원(), npn트랜지스터(Q7)의 콜렉터에 연결된 베이스와 접지에 연결된 에미터를 가진 npn트랜지스터(Q8), 전원(Vcc)과 npn트랜지스터(Q8)의 콜렉터사이에 연결된 정전류원(I3), npn트랜지스터(Q8)의 콜렉터에 연결된 베이스와 접지에 연결된 에미터를 가진 npn트랜지스터(Q9), 및 전원(Vcc)과 npn트랜지스터(Q9)의 콜렉터사이에 연결된 정전류원(I4)로 구성되어 있다.
도4a-4d는 도3에 나타낸 회로의 각부 출력 파형을 나타내는 것으로, 도4a는 신호(A), 도4b는 신호(B), 도4c는 신호(C), 및 도4d는 신호(D)의 출력파형을 각각 나타내는 것이다.
npn트랜지스터(Q3)의 베이스에 하이레벨의 입력 전류 펄스가 인가되면, npn트랜지스터(Q7)의 베이스에는 로우레벨의 입력 전류 펄스가 인가된다. 이때, 도1에 나타낸 회로의 동작 원리에 의해서 전류(Iv)가 커짐에 따라 데드 타임은 작아지고, 전류(Iv)가 작아짐에 따라 데드 타임은 커진다. 즉, 전류(Iv)가 커짐에 따라 신호(A)의 로우레벨에서 하이레벨로 상승하는 기간이 짧아지고, 작아짐에 따라 신호(A)의 로우레벨에서 하이레벨로 상승하는 기간이 길어진다. 전류()가 인가되어 발생되는 신호(B)는 신호(A)와는 상보적으로 발생되고, 신호(B)에 의해서 발생되는 신호(D)는 신호(C)의 발생과 동일한 원리에 의해 발생한다. 그래서, 결과적으로 발생되는 신호(C, D)는 전류(Iv)의 값에 의해서 데드 타임이 조절되어 신호(C)가 완전히 로우레벨이 되면 신호(D)가 완전히 하이레벨이 되고, 신호(C)가 완전히 하이레벨이 되면 신호(D)가 완전히 로우레벨이 된다.
도5는 본 발명의 데드 타임 제어회로를 이용한 벅 컨버터를 나타내는 것으로, 신호(P)를 입력하여 데드 타임을 제어하기 위한 데드 타임 제어회로(10), 데드 타임 제어회로(10)의 출력신호들(C, D)을 각각 버퍼하기 위한 버퍼들(12, 14), 전원전압(Vcc)과 접지사이에 직렬 연결되고 버퍼들(12, 14)의 출력신호에 의해서 각각 제어되는 NMOS트랜지스터들(16, 18), NMOS트랜지스터들(16, 18)의 공통점과 접지사이에 직렬 연결된 인덕터(L) 및 캐패시터(C), 캐패시터(C)에 병렬 연결된 부하(20), 및 캐패시터(C)와 부하(20)의 공통점으로 부터의 신호를 입력하여 펄스폭을 조절하고 데드 타임 제어회로(10)로 출력하기 위한 펄스폭 제어회로(22)로 구성되어 있다.
도6a-c에 나타낸 회로의 각 부 출력 파형을 나타내는 것으로, 도6a는 데드 타임 제어회로의 입력파형(P), 도6b, c는 데드 타임 제어회로(10)의 출력신호들(C, D)의 파형을 각각 나타내는 것이다.
펄스폭 제어회로(22)는 부하(20)에 걸리는 전압을 궤환 입력하여 일정한 전압으로 조절한다. 만일 부하(20)에 걸리는 전압이 이미 정해진 전압보다 큰 경우에는 부하(20)에 걸리는 전압이 작아지도록 하기 위한 신호(P)를 발생하고, 만일 부하(20)에 걸리는 전압이 이미 정해진 전압보다 작은 경우에는 부하(20)에 걸리는 전압이 커지도록 하기 위한 신호(P)를 발생한다. 데드 타임 제어회로(10)는 신호(C)가 완전히 하이레벨로 된 후에 신호(C)와 상보적인 로우레벨의 신호(D)가 발생되도록 하고, 신호(C)가 완전히 로우레벨로 된 후에 신호(C)와 상보적인 하이레벨의 신호(D)가 발생되도록 하여 NMOS트랜지스터들(16, 18)이 서로 상보적으로 동작하도록 한다.
따라서, 본 발명의 데드 타임 제어회로는 회로 구성이 간단하고, 가변전류원의 전류값을 변경함으로써 손쉽게 데드 타임을 제어할 수 있다.

Claims (7)

  1. 입력 전류 펄스를 발생하기 위한 제1정전류원; 가변 전류를 발생하기 위한 가변 전류원; 상기 제1정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제1스위칭 트랜지스터; 상기 가변 전류원 및 제1스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제1전압신호를 발생하기 위한 제2스위칭 트랜지스터; 상기 제2스위칭 트랜지스터에 전류를 공급하기 위한 제1전류원; 반전 입력 전류 펄스를 발생하기 위한 제2정전류원; 상기 제2정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제3스위칭 트랜지스터; 상기 가변 전류원 및 제3스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제2전압신호를 발생하기 위한 제4스위칭 트랜지스터; 및 상기 제4스위칭 트랜지스터에 전류를 공급하기 위한 제2전류원을 구비한 것을 특징으로 하는 데드 타임 제어회로.
  2. 제1항에 있어서, 상기 가변 전류원의 전류 크기를 조절함에 의해서 데드 타임이 제어되는 것을 특징으로 하는 데드 타임 제어회로.
  3. 제1항에 있어서, 상기 제1전압신호는 제2전압신호에 상보적인 신호로서, 상기 제1전압신호가 완전히 하이레벨이 된 후에 상기 제2전압신호가 로우레벨이 되고, 상기 제1전압신호가 완전히 로우레벨이 된 후에 상기 제2전압신호가 하이레벨이 되는 것을 특징으로 하는 데드 타임 제어회로.
  4. 입력 전류 펄스를 발생하기 위한 제1정전류원; 가변 전류를 발생하기 위한 가변 전류원; 상기 제1정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제1스위칭 트랜지스터; 상기 가변 전류원 및 제1스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제1전압신호를 발생하기 위한 제2스위칭 트랜지스터; 상기 제2스위칭 트랜지스터에 전류를 공급하기 위한 제1전류원; 반전 입력 전류 펄스를 발생하기 위한 제2정전류원; 상기 제2정전류원에 의해서 제어되고 상기 가변 전류원에 직렬 연결된 제3스위칭 트랜지스터; 상기 가변 전류원 및 제3스위칭 트랜지스터를 통하여 흐르는 전류에 의해서 제어되고 제2전압신호를 발생하기 위한 제4스위칭 트랜지스터; 상기 제4스위칭 트랜지스터에 전류를 공급하기 위한 제2전류원; 상기 제1, 제2전압신호들에 의해서 각각 제어되는 제5, 6스위칭 트랜지스터들; 상기 제5, 6스위칭 트랜지스터들의 공통점과 접지사이에 직렬 연결된 인덕터 및 캐패시터; 상기 캐패시터에 병렬 연결된 부하; 및 상기 부하에 걸리는 전압을 입력하여 펄스폭을 조절하여 상기 입력 전류 펄스를 발생하기 위한 펄스폭 제어수단을 구비한 것을 특징으로 하는 벅 컨버터.
  5. 제4항에 있어서, 상기 가변 전류원의 전류 크기를 조절함에 의해서 데드 타임이 제어되는 것을 특징으로 하는 벅 컨버터.
  6. 제4항에 있어서, 상기 제1전압신호는 제2전압신호에 상보적인 신호로서, 상기 제1전압신호가 완전히 하이레벨이 된 후에 상기 제2전압신호가 로우레벨이 되고, 상기 제1전압신호가 완전히 로우레벨이 된 후에 상기 제2전압신호가 하이레벨이 되는 것을 특징으로 하는 벅 컨버터.
  7. 제4항에 있어서, 상기 제5, 6트랜지스터들은 NMOS트랜지스터인 것을 특징으로 하는 벅 컨버터.
KR1019960026752A 1996-07-02 1996-07-02 데드 타임 제어회로 및 이를 이용한 벅 컨버터 KR0178002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026752A KR0178002B1 (ko) 1996-07-02 1996-07-02 데드 타임 제어회로 및 이를 이용한 벅 컨버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026752A KR0178002B1 (ko) 1996-07-02 1996-07-02 데드 타임 제어회로 및 이를 이용한 벅 컨버터

Publications (2)

Publication Number Publication Date
KR980012811A KR980012811A (ko) 1998-04-30
KR0178002B1 true KR0178002B1 (ko) 1999-05-15

Family

ID=19465350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026752A KR0178002B1 (ko) 1996-07-02 1996-07-02 데드 타임 제어회로 및 이를 이용한 벅 컨버터

Country Status (1)

Country Link
KR (1) KR0178002B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427686B1 (ko) * 2002-07-03 2004-04-28 엘지이노텍 주식회사 출력 전압 시퀀스 제어회로를 구비한 2채널 피더블유엠 아이씨를 이용한 디씨-디씨 컨버터 시스템

Also Published As

Publication number Publication date
KR980012811A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
JP3425900B2 (ja) スイッチングレギュレータ
CN100438296C (zh) 直流-直流变换器
KR970018993A (ko) 증폭 회로 및 휴대폰용 반도체 집적 회로 장치(amplifier and semiconductor integrated circuit device for portable telephone)
JPS6359763A (ja) インダクタ電流制御回路
JP2000503445A (ja) 混合型レギュレータ
CN109194145B (zh) 推挽开关电源的驱动电路及推挽开关电源
JP5366032B2 (ja) ランプ信号生成回路及びランプ信号調整回路
US4514679A (en) Secondary switch controller circuit for power supply
JP3981612B2 (ja) 三角波発生装置、パルス幅変調信号生成装置、及び外部同期／内部同期／非同期切替装置
JPH04222457A (ja) スイッチングコンバータ
EP0662747B1 (en) A DC/DC converter for outputting multiple signals
KR0178002B1 (ko) 데드 타임 제어회로 및 이를 이용한 벅 컨버터
US5825163A (en) DC-to-DC converter with low supply voltage
JP2002078325A (ja) Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置
US4908752A (en) DC-to-DC voltage-increasing power source
EP4195482A1 (en) Feedback circuit with adjustable loop gain for a boost converter
US11742760B2 (en) Resonant switching power converter and driving circuit thereof
Villar et al. Efficiency-oriented switching frequency tuning for a buck switching power converter
JP2003324939A (ja) スタータ回路
KR0180466B1 (ko) 데드 타임 제어회로 및 이를 이용한 벅 컨버터
JP3397456B2 (ja) 直流−直流変換装置
JPS635436Y2 (ko)
JP2003088105A (ja) スイッチングレギュレータ
KR20020033506A (ko) Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치
CN214256112U (zh) 整流装置及电源

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee