JP3397456B2 - 直流−直流変換装置 - Google Patents
直流−直流変換装置Info
- Publication number
- JP3397456B2 JP3397456B2 JP18644094A JP18644094A JP3397456B2 JP 3397456 B2 JP3397456 B2 JP 3397456B2 JP 18644094 A JP18644094 A JP 18644094A JP 18644094 A JP18644094 A JP 18644094A JP 3397456 B2 JP3397456 B2 JP 3397456B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transistor
- voltage
- control signal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、直流入力をパルス制
御方式によりチョップして異なるレベルの直流電圧に変
換する直流−直流変換装置に関するものである。 【０００２】 【従来の技術】従来、入力直流電圧を変換して所望の電
圧値の直流電圧を得るに際しては、図６に示すように、
スイッチング型直流−直流変換装置が用いられている。
同図には、たとえば、２０Ｖの入力直流電圧を５Ｖの直
流電圧に降圧するステップダウン型の回路構成を例示し
てあるが、直流入力電圧の極性を反転させて出力する極
性反転型もある。 【０００３】図６の直流−直流変換装置について説明す
る。直流入力電圧Ｖi は、その脈流分を電解コンデンサ
（平滑コンデンサ）Ｃ１により平滑化されてメインスイ
ッチング素子であるＰＮＰ型トランジスタＱ１に印加さ
れる。このトランジスタＱ１は、制御回路ＣＣからの制
御信号ａを受けてオン・オフを繰り返し、直流入力電圧
Ｖi をチョップする。このトランジスタＱ１がオンのと
きにチョークＬに蓄えられるエネルギが、トランジスタ
Ｑ１のオフのときにダイオードＤを通して放出され、か
つチョークＬと共に平滑フィルタを構成する電解コンデ
ンサ（平滑コンデンサ）Ｃ２によって平滑化されて、そ
の直流出力電圧Ｖo が負荷（図示せず）に供給される。 【０００４】制御回路ＣＣからは、デューテイパルスか
らなる制御信号ａが出力される。すなわち、制御信号ａ
は、出力電圧Ｖo の低下に応じてパルス幅が大きくな
り、かつ出力電圧Ｖo の上昇に応じてパルス幅が小さく
なるよう調整され、この制御信号ａにより、直流出力電
圧Ｖo がフィードバック制御される。その結果、直流出
力電圧Ｖo は、入力直流電圧Ｖi の変動にかかわらず一
定値になるよう制御される。 【０００５】 【発明が解決しようとする課題】ところで、上述のスイ
ッチング型の直流−直流変換装置では、効率をさらに向
上させるために、トランジスタＱ１のスイッチング速度
を速めてスイッチング損失を可及的に軽減することによ
り、発熱を低減することが要求される。そこで、従来で
は、トランジスタＱ１のベース抵抗Ｒ２をオーバードラ
イブやアンダードライブが生じない適切な定数に設定
し、かつ、このベース抵抗Ｒ２の抵抗値ｒ2とトランジ
スタＱ１のベース・エミッタ間抵抗Ｒ１の抵抗値ｒ1 と
の比ｒ1 ／ｒ2 をできる限り小さくして、トランジスタ
Ｑ１がターンオフするのに要する時間の短縮化を図って
いる。 【０００６】しかしながら、上述の抵抗Ｒ１，Ｒ２によ
る効率改善方法では、トランジスタＱ１がオフし始めて
も、トランジスタＱ１のベースに電荷が蓄積されている
ために、すぐには完全にオフとならないで、コレクタ電
流ＩC が流れ続ける結果、制御信号ａのパルスに対しト
ランジスタＱ１が実際にオフするタイミングが遅れがち
となる。そのため、図７にｔで示す区間において、トラ
ンジスタＱ１のエミッタ・コレクタ間電圧ＶECとコレク
タ電流ＩC とがゼロクロスしないで重なり、スイッチン
グ損失が発生する。これにより、トランジスタＱ１の発
熱量が増大して、トランジスタＱ１の信頼性が低下する
とともに、他の回路構成部品に悪影響を与え、その信頼
性を低下させる。さらに放熱用として比較的大型のヒー
トシンクを設けなければならない欠点がある。 【０００７】そこで本発明は、メインのスイッチング素
子のスイッチング速度を速めてスイッチング損失を減少
させるとともに、発熱を抑制して信頼性を向上させるこ
とができる直流−直流変換装置を提供することを目的と
するものである。 【０００８】 【課題を解決しようとするための手段】上記目的を達成
するために、本発明に係る直流−直流変換装置は、電気
エネルギの蓄積および放出を行うインダクタンス素子
と、直流入力をオン・オフ制御して上記インダクタンス
素子に印加する第１のスイッチング素子と、この第１の
スイッチング素子の制御極に制御信号を印加する制御回
路とを有し、さらに、上記第１のスイッチング素子の直
流入力側と制御極との間に接続された第２のスイッチン
グ素子と、上記第２のスイッチング素子の制御極と上記
第１のスイッチング素子の出力側との間に接続されたキ
ャパシタとを有する急速オフ制御回路を備え、この急速
オフ制御回路によって、上記制御回路からの制御信号に
より上記第１のスイッチング素子がオフし始めたとき、
上記出力側の電圧降下に応動して上記第２のスイッチン
グ素子の制御極に上記キャパシタの充電電流を流すこと
により、第２のスイッチング素子をオンして上記第１ス
イッチング素子を急速にオフさせるようにしている。 【０００９】 【作用】制御回路の制御信号により第１のスイッチング
素子がオフし始めると、この第１のスイッチング素子の
出力側の電位が降下する。この第１のスイッチング素子
の出力側の電位が直流入力側の電位に対し僅かに低下し
たときに、直流入力側から第２のスイッチング素子Ｑ２
の制御極を通じて充電電流が流れてキャパシタが充電さ
れるとともに、第２のスイッチング素子が瞬間的にオン
して第１のスイッチング素子を強制的にオフさせる。し
たがって、制御信号により第１のスイッチング素子がオ
フし始めるターンオフ時に、第１のスイッチング素子は
制御信号にほぼ同期して即座にオフされるため、スイッ
チング損失が殆どなくなるとともに、発熱を格段に低減
することができる。 【００１０】 【実施例】以下、本発明の好適な実施例について図面を
参照しながら説明する。図１は本発明に係る直流−直流
変換装置の一実施例の電気回路図を示す。同図におい
て、図６と同一若しくは同等のものには同一の符号を付
してある。図６と相違する点は、チョークＬ（電気エネ
ルギの蓄積および放出を行うインダクタンス素子の一
例）に直流入力をチョップして供給する第１のトラジス
タ（第１のスイッチング素子の一例）に対して、急速オ
フ制御回路ＯＣを付設した構成にある。この急速オフ制
御回路ＯＣは、メインのスイッチング素子である第１の
トランジスタＱ１のエミッタ（直流入力側）とベース
（制御極）との間に接続された第２のトランジスタ（第
２のスイッチング素子の一例）Ｑ２と、この第２のトラ
ンジスタＱ２のエミッタ（直流入力側）とベース（制御
極）との間に接続されたダイオードＤ２および抵抗体Ｒ
３の並列回路と、第２のトランジスタＱ２のベースと第
１のトランジスタＱ１のコレクタ（出力側）との間に接
続されたキャパシタＣ３および抵抗体Ｒ４とを備えてい
る。 【００１１】図２は、図１と同一の各構成要素の接続を
代えて極性反転型に構成した変形例を示す。すなわち、
図２の直流−直流変換装置は、第１のトランジスタＱ１
のオンのときにチョークＬに蓄えられたエネルギを、図
１とは逆方向に接続したダイオードＤを通じて出力させ
ることにより、出力端子に入力電圧とは逆極性の出力電
圧を発生させるようになっている。 【００１２】つぎに、上記実施例の動作について図３を
参照しながら説明する。図１と図２とは、共に急速オフ
制御回路ＯＣを同様に接続してほぼ同様の動作を行うも
のであるから、ここでは、代表として、図１の動作につ
いて説明する。制御回路ＣＣは、直流出力電圧Ｖ0 を検
知して、図３（ａ）に示すように、一定周期で発生する
デューテイパルスのパルス幅が直流出力電圧ＶO の変動
に応じて変化する制御信号ａを出力する。第１のトラン
ジスタＱ１は、上記制御信号ａをベースに受けて、図３
（ｂ）に示すように、オン・オフを繰り返して、エミッ
タ・コレクタ間電位ＶECを矩形状に変化させる。 【００１３】第１のトランジスタＱ１は制御信号ａがロ
ーレベルのときにオンして、その出力側のＢ点の電位を
入力側のＡ点の電位と同一レベルに引き上げるから、上
記出力側のＢ点の電位は、制御信号ａに対し位相が１８
０°異なる波形となる。本発明は、このＢ点の電位が制
御信号ａに対し位相が１８０°相違する波形となる点を
利用して、急速オフ制御回路ＯＣにより第１のトランジ
スタＱ１を制御信号ａに同期させて強制的にオフさせる
ものである。 【００１４】すなわち、第１のトランジスタＱ１のター
ンオフ時には、図３のｔ１時に、制御信号ａがハイレベ
ルに立ち上がって第１のトランジスタＱ１がオフし始め
る。このとき、キャパシタＣ３の端子電圧ＶC3は、図３
（ｅ）に示すように、まだ０Ｖである。つづいて、Ｂ点
の電位がＡ点の電位よりも僅かな値、たとえば、１Ｖだ
け低下した瞬間にキャパシタＣ３に、図３（ｆ）に示す
電流ＩBQ2 が流れて、キャパシタＣ３が、図３（ｅ）に
示すように充電される。この電流ＩBQ2 が第２のスイッ
チング素子Ｑ２のベースおよび抵抗体Ｒ３を流れること
によって、図３（ｇ）に示すように、第２のトランジス
タＱ２がオンする。このとき、電流ＩBQ2 は抵抗体Ｒ４
によって適当なレベルに抑制される。 【００１５】この第２のトランジスタＱ２のオンによ
り、第１のトランジスタＱ１は、そのベースエミッタ間
が短絡されて、図３（ｂ）に実線で示すように、強制的
に瞬時にオフされ、図３（ｃ）に実線で示すように、第
１のトランジスタＱ１のコレクタ電流ＩC1も即座に遮断
される。その後、キャパシタＣ３の端子電圧ＶC3が上昇
するので、第２のトランジスタＱ２はオフされ、次回の
動作に備える。 【００１６】また、入力電圧Ｖｉが高い場合、キャパシ
タＣ３に充電された電圧が、第１のスイッチング素子Ｑ
１のオン時に第２のスイッチング素子Ｑ２のエミッタ・
ベース間を逆バイアスするので、入力電圧Ｖｉが高い場
合、このエミッタ・ベース間電圧の定格をオーバーする
おそれがある。その対策として、ダイオードＤ２の順電
圧降下により第２のスイッチング素子Ｑ２のベース・エ
ミッタ間に、定格をオーバーするような逆バイアスがか
からないようにしてある。 【００１７】なお、図３（ｂ），（ｃ）には、図６にお
ける従来装置の波形を比較のために２点鎖線で示してあ
る。従来では、図３（ｂ）に示すように、制御信号ａが
ハイレベルになったのちに第１のトランジスタＱ１が徐
々にターンオフ状態に移行していくため、図３（ｃ）に
示すように、コレクタ電流ＩC1も僅かながら流れ続け
て、図７に示したような大きなスイッチング損失が発生
する。 【００１８】これに対し、上述のように、制御信号ａが
ハイレベルとなって第１のトランジスタＱ１がオフし始
めたとき、Ｂ点の電位がＡ点の電位よりも僅かに低下し
た瞬間に、第２のトランジスタＱ２がオンして第１のト
ランジスタＱ１を強制的にオフさせるので、第１のトラ
ンジスタＱ１は、制御信号ａのハイレベルに同期してオ
フするようスイッチング速度が速められる。その結果、
第１のトランジスタＱ１がオフし始めてエミッタ・コレ
クタ間電圧ＶECが上昇（Ｂ点の電位が下降）し始めた瞬
間に、コレクタ電流ＩC1がゼロレベルに低下する。した
がって、メインのスイッチング素子である第１のトラン
ジスタＱ１のエミッタ・コレクタ間電圧ＶECとコレクタ
電流とは、重なりが極めて少なくなるので、スイッチン
グ損失が殆どなくなるとともに、発熱を格段に低減でき
る。 【００１９】図４は、第１のトランジスタＱ１の温度を
後方のフィンで実測した特性曲線を示す。このときの測
定条件は、第１のトランジスタＱ１にヒートシンクを設
けないで、直流入力電圧Ｖi を２６．４Ｖに、直流出力
電圧Ｖo を５Ｖに、出力電流を１．０Ａにそれぞれ設定
した。なお、破線の曲線は周囲温度を示し、１点鎖線
は、図６の従来装置を上記と同一条件で実測した特性曲
線を比較のために示している。 【００２０】この図５の特性曲線から明らかなように、
第１のトランジスタＱ１の温度は、ヒートシンクを設け
なくてもほぼ７０℃以上に上昇しないよう保持されてお
り、発熱が極めて少ないことを示している。そのため、
ヒートシンクを小型化するか、或いはヒートシンクを設
けなくても支障が生じない。また、第１のトランジスタ
Ｑ１の発熱が少ないため、装置内の他の回路構成部品に
対し信頼性を低下させるような悪影響を与えない。さら
に、第１のトランジスタＱ１は、発熱が少ないことから
そのパッケージを小型化することも可能となる。 【００２１】このように、第１のトランジスタＱ１のス
イッチング損失を軽減して発熱を低減しているので、装
置の効率も格段に向上する。図５は、上記実施例におい
て、直流出力電圧Ｖo が５Ｖで出力電流が１Ａの測定条
件で実測した場合の直流入力電圧Ｖi に対する変換効率
の特性図を示す。なお、比較のために、図６の装置にお
いて第１のトランジスタＱ１のエミッタ・ベース間抵抗
Ｒ１として１００オームの抵抗を設定して上記と同一の
測定条件で実測した特性曲線を、同図に１点鎖線で示し
ている。両特性曲線の比較から明らかなように、上記実
施例の装置では、スイッチング損失の大幅な低減に伴っ
て高い効率が得られ、特に直流入力電圧Ｖi が高くなる
程、従来との差、つまり効率改善幅が大きくなる。 【００２２】上記実施例では、ＰＮＰ型トランジスタＱ
１，Ｑ２をスイッチング素子に用いた場合を例示した
が、スイッチング素子としてＦＥＴなどを用いて構成し
た場合にも、本発明を適用できることはいうまでもな
い。また、チョークＬの代りにトランスを用いてもよ
く、要するに電気エネルギの蓄積および放出を行うイン
ダクタンス素子であればよい。 【００２３】 【発明の効果】以上説明したように、本発明の直流−直
流変換装置によると、急速オフ制御回路により、直流入
力をオン・オフ制御してチョークに印加するメインの第
１のスイッチング素子を、第１のスイッチング素子のタ
ーンオフ時に、制御信号にほぼ同期して即座にオフさせ
ることができるから、スイッチング損失が殆どなくなっ
て変換効率が向上するとともに、発熱を格段に抑制し
て、他の回路構成部品への悪影響をなくし、装置全体の
信頼性を向上させることができる。
御方式によりチョップして異なるレベルの直流電圧に変
換する直流−直流変換装置に関するものである。 【０００２】 【従来の技術】従来、入力直流電圧を変換して所望の電
圧値の直流電圧を得るに際しては、図６に示すように、
スイッチング型直流−直流変換装置が用いられている。
同図には、たとえば、２０Ｖの入力直流電圧を５Ｖの直
流電圧に降圧するステップダウン型の回路構成を例示し
てあるが、直流入力電圧の極性を反転させて出力する極
性反転型もある。 【０００３】図６の直流−直流変換装置について説明す
る。直流入力電圧Ｖi は、その脈流分を電解コンデンサ
（平滑コンデンサ）Ｃ１により平滑化されてメインスイ
ッチング素子であるＰＮＰ型トランジスタＱ１に印加さ
れる。このトランジスタＱ１は、制御回路ＣＣからの制
御信号ａを受けてオン・オフを繰り返し、直流入力電圧
Ｖi をチョップする。このトランジスタＱ１がオンのと
きにチョークＬに蓄えられるエネルギが、トランジスタ
Ｑ１のオフのときにダイオードＤを通して放出され、か
つチョークＬと共に平滑フィルタを構成する電解コンデ
ンサ（平滑コンデンサ）Ｃ２によって平滑化されて、そ
の直流出力電圧Ｖo が負荷（図示せず）に供給される。 【０００４】制御回路ＣＣからは、デューテイパルスか
らなる制御信号ａが出力される。すなわち、制御信号ａ
は、出力電圧Ｖo の低下に応じてパルス幅が大きくな
り、かつ出力電圧Ｖo の上昇に応じてパルス幅が小さく
なるよう調整され、この制御信号ａにより、直流出力電
圧Ｖo がフィードバック制御される。その結果、直流出
力電圧Ｖo は、入力直流電圧Ｖi の変動にかかわらず一
定値になるよう制御される。 【０００５】 【発明が解決しようとする課題】ところで、上述のスイ
ッチング型の直流−直流変換装置では、効率をさらに向
上させるために、トランジスタＱ１のスイッチング速度
を速めてスイッチング損失を可及的に軽減することによ
り、発熱を低減することが要求される。そこで、従来で
は、トランジスタＱ１のベース抵抗Ｒ２をオーバードラ
イブやアンダードライブが生じない適切な定数に設定
し、かつ、このベース抵抗Ｒ２の抵抗値ｒ2とトランジ
スタＱ１のベース・エミッタ間抵抗Ｒ１の抵抗値ｒ1 と
の比ｒ1 ／ｒ2 をできる限り小さくして、トランジスタ
Ｑ１がターンオフするのに要する時間の短縮化を図って
いる。 【０００６】しかしながら、上述の抵抗Ｒ１，Ｒ２によ
る効率改善方法では、トランジスタＱ１がオフし始めて
も、トランジスタＱ１のベースに電荷が蓄積されている
ために、すぐには完全にオフとならないで、コレクタ電
流ＩC が流れ続ける結果、制御信号ａのパルスに対しト
ランジスタＱ１が実際にオフするタイミングが遅れがち
となる。そのため、図７にｔで示す区間において、トラ
ンジスタＱ１のエミッタ・コレクタ間電圧ＶECとコレク
タ電流ＩC とがゼロクロスしないで重なり、スイッチン
グ損失が発生する。これにより、トランジスタＱ１の発
熱量が増大して、トランジスタＱ１の信頼性が低下する
とともに、他の回路構成部品に悪影響を与え、その信頼
性を低下させる。さらに放熱用として比較的大型のヒー
トシンクを設けなければならない欠点がある。 【０００７】そこで本発明は、メインのスイッチング素
子のスイッチング速度を速めてスイッチング損失を減少
させるとともに、発熱を抑制して信頼性を向上させるこ
とができる直流−直流変換装置を提供することを目的と
するものである。 【０００８】 【課題を解決しようとするための手段】上記目的を達成
するために、本発明に係る直流−直流変換装置は、電気
エネルギの蓄積および放出を行うインダクタンス素子
と、直流入力をオン・オフ制御して上記インダクタンス
素子に印加する第１のスイッチング素子と、この第１の
スイッチング素子の制御極に制御信号を印加する制御回
路とを有し、さらに、上記第１のスイッチング素子の直
流入力側と制御極との間に接続された第２のスイッチン
グ素子と、上記第２のスイッチング素子の制御極と上記
第１のスイッチング素子の出力側との間に接続されたキ
ャパシタとを有する急速オフ制御回路を備え、この急速
オフ制御回路によって、上記制御回路からの制御信号に
より上記第１のスイッチング素子がオフし始めたとき、
上記出力側の電圧降下に応動して上記第２のスイッチン
グ素子の制御極に上記キャパシタの充電電流を流すこと
により、第２のスイッチング素子をオンして上記第１ス
イッチング素子を急速にオフさせるようにしている。 【０００９】 【作用】制御回路の制御信号により第１のスイッチング
素子がオフし始めると、この第１のスイッチング素子の
出力側の電位が降下する。この第１のスイッチング素子
の出力側の電位が直流入力側の電位に対し僅かに低下し
たときに、直流入力側から第２のスイッチング素子Ｑ２
の制御極を通じて充電電流が流れてキャパシタが充電さ
れるとともに、第２のスイッチング素子が瞬間的にオン
して第１のスイッチング素子を強制的にオフさせる。し
たがって、制御信号により第１のスイッチング素子がオ
フし始めるターンオフ時に、第１のスイッチング素子は
制御信号にほぼ同期して即座にオフされるため、スイッ
チング損失が殆どなくなるとともに、発熱を格段に低減
することができる。 【００１０】 【実施例】以下、本発明の好適な実施例について図面を
参照しながら説明する。図１は本発明に係る直流−直流
変換装置の一実施例の電気回路図を示す。同図におい
て、図６と同一若しくは同等のものには同一の符号を付
してある。図６と相違する点は、チョークＬ（電気エネ
ルギの蓄積および放出を行うインダクタンス素子の一
例）に直流入力をチョップして供給する第１のトラジス
タ（第１のスイッチング素子の一例）に対して、急速オ
フ制御回路ＯＣを付設した構成にある。この急速オフ制
御回路ＯＣは、メインのスイッチング素子である第１の
トランジスタＱ１のエミッタ（直流入力側）とベース
（制御極）との間に接続された第２のトランジスタ（第
２のスイッチング素子の一例）Ｑ２と、この第２のトラ
ンジスタＱ２のエミッタ（直流入力側）とベース（制御
極）との間に接続されたダイオードＤ２および抵抗体Ｒ
３の並列回路と、第２のトランジスタＱ２のベースと第
１のトランジスタＱ１のコレクタ（出力側）との間に接
続されたキャパシタＣ３および抵抗体Ｒ４とを備えてい
る。 【００１１】図２は、図１と同一の各構成要素の接続を
代えて極性反転型に構成した変形例を示す。すなわち、
図２の直流−直流変換装置は、第１のトランジスタＱ１
のオンのときにチョークＬに蓄えられたエネルギを、図
１とは逆方向に接続したダイオードＤを通じて出力させ
ることにより、出力端子に入力電圧とは逆極性の出力電
圧を発生させるようになっている。 【００１２】つぎに、上記実施例の動作について図３を
参照しながら説明する。図１と図２とは、共に急速オフ
制御回路ＯＣを同様に接続してほぼ同様の動作を行うも
のであるから、ここでは、代表として、図１の動作につ
いて説明する。制御回路ＣＣは、直流出力電圧Ｖ0 を検
知して、図３（ａ）に示すように、一定周期で発生する
デューテイパルスのパルス幅が直流出力電圧ＶO の変動
に応じて変化する制御信号ａを出力する。第１のトラン
ジスタＱ１は、上記制御信号ａをベースに受けて、図３
（ｂ）に示すように、オン・オフを繰り返して、エミッ
タ・コレクタ間電位ＶECを矩形状に変化させる。 【００１３】第１のトランジスタＱ１は制御信号ａがロ
ーレベルのときにオンして、その出力側のＢ点の電位を
入力側のＡ点の電位と同一レベルに引き上げるから、上
記出力側のＢ点の電位は、制御信号ａに対し位相が１８
０°異なる波形となる。本発明は、このＢ点の電位が制
御信号ａに対し位相が１８０°相違する波形となる点を
利用して、急速オフ制御回路ＯＣにより第１のトランジ
スタＱ１を制御信号ａに同期させて強制的にオフさせる
ものである。 【００１４】すなわち、第１のトランジスタＱ１のター
ンオフ時には、図３のｔ１時に、制御信号ａがハイレベ
ルに立ち上がって第１のトランジスタＱ１がオフし始め
る。このとき、キャパシタＣ３の端子電圧ＶC3は、図３
（ｅ）に示すように、まだ０Ｖである。つづいて、Ｂ点
の電位がＡ点の電位よりも僅かな値、たとえば、１Ｖだ
け低下した瞬間にキャパシタＣ３に、図３（ｆ）に示す
電流ＩBQ2 が流れて、キャパシタＣ３が、図３（ｅ）に
示すように充電される。この電流ＩBQ2 が第２のスイッ
チング素子Ｑ２のベースおよび抵抗体Ｒ３を流れること
によって、図３（ｇ）に示すように、第２のトランジス
タＱ２がオンする。このとき、電流ＩBQ2 は抵抗体Ｒ４
によって適当なレベルに抑制される。 【００１５】この第２のトランジスタＱ２のオンによ
り、第１のトランジスタＱ１は、そのベースエミッタ間
が短絡されて、図３（ｂ）に実線で示すように、強制的
に瞬時にオフされ、図３（ｃ）に実線で示すように、第
１のトランジスタＱ１のコレクタ電流ＩC1も即座に遮断
される。その後、キャパシタＣ３の端子電圧ＶC3が上昇
するので、第２のトランジスタＱ２はオフされ、次回の
動作に備える。 【００１６】また、入力電圧Ｖｉが高い場合、キャパシ
タＣ３に充電された電圧が、第１のスイッチング素子Ｑ
１のオン時に第２のスイッチング素子Ｑ２のエミッタ・
ベース間を逆バイアスするので、入力電圧Ｖｉが高い場
合、このエミッタ・ベース間電圧の定格をオーバーする
おそれがある。その対策として、ダイオードＤ２の順電
圧降下により第２のスイッチング素子Ｑ２のベース・エ
ミッタ間に、定格をオーバーするような逆バイアスがか
からないようにしてある。 【００１７】なお、図３（ｂ），（ｃ）には、図６にお
ける従来装置の波形を比較のために２点鎖線で示してあ
る。従来では、図３（ｂ）に示すように、制御信号ａが
ハイレベルになったのちに第１のトランジスタＱ１が徐
々にターンオフ状態に移行していくため、図３（ｃ）に
示すように、コレクタ電流ＩC1も僅かながら流れ続け
て、図７に示したような大きなスイッチング損失が発生
する。 【００１８】これに対し、上述のように、制御信号ａが
ハイレベルとなって第１のトランジスタＱ１がオフし始
めたとき、Ｂ点の電位がＡ点の電位よりも僅かに低下し
た瞬間に、第２のトランジスタＱ２がオンして第１のト
ランジスタＱ１を強制的にオフさせるので、第１のトラ
ンジスタＱ１は、制御信号ａのハイレベルに同期してオ
フするようスイッチング速度が速められる。その結果、
第１のトランジスタＱ１がオフし始めてエミッタ・コレ
クタ間電圧ＶECが上昇（Ｂ点の電位が下降）し始めた瞬
間に、コレクタ電流ＩC1がゼロレベルに低下する。した
がって、メインのスイッチング素子である第１のトラン
ジスタＱ１のエミッタ・コレクタ間電圧ＶECとコレクタ
電流とは、重なりが極めて少なくなるので、スイッチン
グ損失が殆どなくなるとともに、発熱を格段に低減でき
る。 【００１９】図４は、第１のトランジスタＱ１の温度を
後方のフィンで実測した特性曲線を示す。このときの測
定条件は、第１のトランジスタＱ１にヒートシンクを設
けないで、直流入力電圧Ｖi を２６．４Ｖに、直流出力
電圧Ｖo を５Ｖに、出力電流を１．０Ａにそれぞれ設定
した。なお、破線の曲線は周囲温度を示し、１点鎖線
は、図６の従来装置を上記と同一条件で実測した特性曲
線を比較のために示している。 【００２０】この図５の特性曲線から明らかなように、
第１のトランジスタＱ１の温度は、ヒートシンクを設け
なくてもほぼ７０℃以上に上昇しないよう保持されてお
り、発熱が極めて少ないことを示している。そのため、
ヒートシンクを小型化するか、或いはヒートシンクを設
けなくても支障が生じない。また、第１のトランジスタ
Ｑ１の発熱が少ないため、装置内の他の回路構成部品に
対し信頼性を低下させるような悪影響を与えない。さら
に、第１のトランジスタＱ１は、発熱が少ないことから
そのパッケージを小型化することも可能となる。 【００２１】このように、第１のトランジスタＱ１のス
イッチング損失を軽減して発熱を低減しているので、装
置の効率も格段に向上する。図５は、上記実施例におい
て、直流出力電圧Ｖo が５Ｖで出力電流が１Ａの測定条
件で実測した場合の直流入力電圧Ｖi に対する変換効率
の特性図を示す。なお、比較のために、図６の装置にお
いて第１のトランジスタＱ１のエミッタ・ベース間抵抗
Ｒ１として１００オームの抵抗を設定して上記と同一の
測定条件で実測した特性曲線を、同図に１点鎖線で示し
ている。両特性曲線の比較から明らかなように、上記実
施例の装置では、スイッチング損失の大幅な低減に伴っ
て高い効率が得られ、特に直流入力電圧Ｖi が高くなる
程、従来との差、つまり効率改善幅が大きくなる。 【００２２】上記実施例では、ＰＮＰ型トランジスタＱ
１，Ｑ２をスイッチング素子に用いた場合を例示した
が、スイッチング素子としてＦＥＴなどを用いて構成し
た場合にも、本発明を適用できることはいうまでもな
い。また、チョークＬの代りにトランスを用いてもよ
く、要するに電気エネルギの蓄積および放出を行うイン
ダクタンス素子であればよい。 【００２３】 【発明の効果】以上説明したように、本発明の直流−直
流変換装置によると、急速オフ制御回路により、直流入
力をオン・オフ制御してチョークに印加するメインの第
１のスイッチング素子を、第１のスイッチング素子のタ
ーンオフ時に、制御信号にほぼ同期して即座にオフさせ
ることができるから、スイッチング損失が殆どなくなっ
て変換効率が向上するとともに、発熱を格段に抑制し
て、他の回路構成部品への悪影響をなくし、装置全体の
信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る直流−直流変換装置の一実施例を
示す電気回路図である。 【図２】図１の変形例を示す電気回路図である。 【図３】（ａ）〜（ｇ）は図１または図２の各部の信号
波形を示すタイミングチャートである。 【図４】同上の時間に対するメインのスイッチング素子
の温度上昇の関係を実測した特性図である。 【図５】同上の直流入力電圧と効率との関係を実測した
特性図である。 【図６】従来の直流−直流変換装置の一例を示す電気回
路図である。 【図７】図６のスイッチング素子の電圧と電流との波形
図である。 【符号の説明】 Ｑ１…第１のトランジスタ（第１のスイッチング素
子）、Ｌ…チョーク、ＣＣ…制御回路、Ｃ２…平滑コン
デンサ、Ｄ２…ダイオード、ＯＣ…急速オフ制御回路、
Ｑ２…第２のトランジスタ（第２のスイッチング素
子）、Ｒ３，Ｒ４…抵抗体、Ｃ３…キャパシタ。
示す電気回路図である。 【図２】図１の変形例を示す電気回路図である。 【図３】（ａ）〜（ｇ）は図１または図２の各部の信号
波形を示すタイミングチャートである。 【図４】同上の時間に対するメインのスイッチング素子
の温度上昇の関係を実測した特性図である。 【図５】同上の直流入力電圧と効率との関係を実測した
特性図である。 【図６】従来の直流−直流変換装置の一例を示す電気回
路図である。 【図７】図６のスイッチング素子の電圧と電流との波形
図である。 【符号の説明】 Ｑ１…第１のトランジスタ（第１のスイッチング素
子）、Ｌ…チョーク、ＣＣ…制御回路、Ｃ２…平滑コン
デンサ、Ｄ２…ダイオード、ＯＣ…急速オフ制御回路、
Ｑ２…第２のトランジスタ（第２のスイッチング素
子）、Ｒ３，Ｒ４…抵抗体、Ｃ３…キャパシタ。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/155
H03K 17/04
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 電気エネルギの蓄積および放出を行うイ
ンダクタンス素子と、直流入力をオン・オフ制御して上
記インダクタンス素子に印加する第１のスイッチング素
子と、この第１のスイッチング素子の制御極に制御信号
を印加する制御回路とを有する直流−直流変換装置にお
いて、 上記第１のスイッチング素子の直流入力側と制御極との
間に接続された第２のスイッチング素子と、上記第２の
スイッチング素子の制御極と上記第１のスイッチング素
子の出力側との間に接続されたキャパシタとを有し、上
記制御回路からの制御信号により上記第１のスイッチン
グ素子がオフし始めたとき、上記出力側の電圧降下に応
動して上記第２のスイッチング素子の制御極に上記キャ
パシタの充電電流を流すことにより、第２のスイッチン
グ素子をオンして上記第１のスイッチング素子を急速に
オフさせる急速オフ制御回路を備えたことを特徴とする
直流−直流変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18644094A JP3397456B2 (ja) | 1994-07-15 | 1994-07-15 | 直流−直流変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18644094A JP3397456B2 (ja) | 1994-07-15 | 1994-07-15 | 直流−直流変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0833324A JPH0833324A (ja) | 1996-02-02 |
| JP3397456B2 true JP3397456B2 (ja) | 2003-04-14 |
Family
ID=16188489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18644094A Expired - Fee Related JP3397456B2 (ja) | 1994-07-15 | 1994-07-15 | 直流−直流変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397456B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854562B1 (de) * | 1996-12-17 | 2002-10-30 | PAPST-MOTOREN GMBH & CO. KG | Schaltnetzteil |
| JP2002034236A (ja) * | 2000-07-18 | 2002-01-31 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 |
| JP4857960B2 (ja) * | 2006-07-03 | 2012-01-18 | セイコーエプソン株式会社 | スイッチング装置 |
-
1994
- 1994-07-15 JP JP18644094A patent/JP3397456B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0833324A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1288474C (en) | Power converter with reduced switching loss | |
| KR100889528B1 (ko) | 소프트 스타트 회로와 이를 포함하는 전원공급장치 | |
| EP0257403B1 (en) | Inductor current control circuit | |
| US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
| TWI796869B (zh) | 準恆定導通時間控制電路及其開關變換器和方法 | |
| US4312029A (en) | DC-to-DC Converter with reduced power loss during turn off | |
| TW202230944A (zh) | Dcdc轉換器、電子設備及dcdc轉換器的軟啟動方法 | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| JPH04222457A (ja) | スイッチングコンバータ | |
| JP3397456B2 (ja) | 直流−直流変換装置 | |
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| CN111082657A (zh) | 降压-升压变换器和控制方法 | |
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JPS5886868A (ja) | 非絶縁形ｌｃ共振コンバ−タ | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JPH09205770A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH06269165A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JPS61244264A (ja) | 多出力直流電圧変換回路 | |
| JPS6231584B2 (ja) | ||
| KR820001669B1 (ko) | 스위치형 전압변환기 | |
| JPH03195356A (ja) | 入出力反転形ｄｃ―ｄｃコンバータ | |
| TW201933748A (zh) | 轉換裝置及其方法 | |
| JP2001292569A (ja) | フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140214 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |