JPS61244264A - 多出力直流電圧変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、単一の直流電圧源から複数の出力回路に電圧
出力を得ようとする多出力直流電圧変換回路に関する。

〔発明の背景〕

半導体回路や各種の入８力回路が同居する情報機器にお
いては、複数の種類の電圧源を必要とすることが多いつ
この種の装置に於ては、装置の小形化と経済化の要求か
ら、一つの入力電源・・・通常交流又はその交流を整流
した直流・・・から、必要種類の出力・・・通常直流・
・・を得る多出力電圧変換回路が必要とされる。本発明
は、その内、直流を入力とし複数の直流電圧を出力とす
る多出力直流電圧変換回路に係る。この種の変換回路と
しては、以前からクロスレギ纂し−ジ盲ン法が知られて
おり、その出力電圧安定性を改善するためトランスの出
力側巻線に電圧制御用スイッチ素子を追加する方法が知
られている。

しかし、この従来の方法では、出力電力の総和が増加す
るにつれ、トランスの入力側に設けられた主スィッチの
スイッチングロスが増加し、多出力直流電圧変換回路と
しての工業的な実現性に難点があった。

第１図に、従来の技術に係わる多出力直流、電圧変換回
路（ここでは２出力の例）を示す。単一の直流入力電圧
Ｅｉから、複数・・・ここでは２出力・・・の出力を得
るため、複数の出力側巻線を有するトランスＴの入力側
に、直流を交流に変換するための主スィッチＱ、が設け
られている。トランスＴの出力側巻線には、交流から再
び直流に変換するための整流ダイオードＤ、、、Ｄ、、
およびチｌ−クコイルＬ１．　Ｌ、による電流平滑化の
ためのフリーホイルダイオードｎ、、　、　Ｄ、　　カ
設けられている。さらＫ、一方のチ冒−クコイルＬ、と
整流にイオードＤ、１の間には、一方の直流出力電圧を
より安定化するために直列に接続した補助スイッチＱ！
が設けられている。

かかる従来の構成では、トランスＴの出力側のいかなる
負荷条件においても一定した出力電圧を得るため、一方
の出力はトランスのｄ方何スイッチング素子のスイッチ
条件、他方の出力はトランスの入力側スイッチング素子
のスイッチ条件でそれぞれ制御されている。ただし、二
つのスイッチング条件のうち、トランスの出力側のスイ
ッチ素子の電流切断タイミングとトランスの入力側のス
イッチング素子の電流切断タイミングは一致しているも
のであった。なぜならば、もし仮に、トランスの出力側
スイッチ素子を入力側スイッチ素子・・・以下主スィッ
チ又は主スィッチ素子という・・・より早くターンオフ
させると、トランスのリーケージインダクタンスによっ
てトランスに過渡現象を生じ、出力側のスイッチ素子を
ブレークダウンによる破壊に追い込むからである。トラ
ンスの入力側スイッチ素子を出力側スイッチ素子より早
くターンオフさせる方法は、出力の全負荷を主スィッチ
で遮断する事実において主スィッチのスイッチングロス
が大であり、これもトランスの出力側三入力側のスイッ
チング素子が同時にターンオフすることと全く同一であ
る。

従って、従来の多出力直流電圧変換回路では主スィッチ
のターンオフ時には、出力電力を総和した電流が主スィ
ッチの遮断電流となり、多大なターンオフ消費電力によ
って主スィッチが熱的に破壊する懸念があった。

関連する公知例としては、「昭和５３年度電子通信学会
総合全国大会予稿集」の２−２０４頁忙田中良氏による
「１石式多出力コンバータ」と題する論文がある。

〔発明の目的〕

本発明にかかる従来技術の問題点をなくした多出力直流
電圧変換回路を提供することを目的とする。

〔発明の概要〕

本発明では、出力側巻線の内の少な（とも−回路を、ト
ランスの入力側に設けた主スィッチのターンオフより前
に解放することによって、主スィッチの電流切断時の電
力°損失を大幅に軽減し、電源回路内の電力損失の集中
による熱的破壊を緩和し、大出力多出力電源を経済的に
実現するようになしたことを特做とする。

〔発明の実施例〕

第２図及び第３図は本発明による２出力直流電圧変換回
路の実施例回路図を示す。第４図はその回路における各
スイッチのスイッチングのタイミングを表わしたもので
ある。第２，３図と第１図との構成の大半は相違がない
が、本発明では第４図に示したように主スィッチＱ１　
と補助スイッチＱ、の開閉タイミング、特に両スイッチ
Ｑ、　、　Ｑ、が導通状態から遮断状Ｉｌｌ移るタイミ
ングに特徴をもつ。すなわち、トランスＴの出力側に設
けられた補助スイッチＱ、は、第４図に図示の如く、ト
ランスＴの入力側に設けられた主スィッチＱ１が導通状
態となった後に導通し、主スィッチＱ１が遮断するより
以前に遮断するタイミング関係でスイッチング制御する
ものであり、先の第１図における従来例の説明・・・主
スィッチＱ１と補助スイッチＱ、の遮断タイミングが同
じであった・・・と制御タイミングが相違する。これＫ
より、主スィッチＱ、のスイッチングロスな大幅に低減
できる。なお、両スイッチＱ、　、　Ｑ、の導通してい
る時間幅は、それぞれの２次側出力電圧を所望の値に安
定化するように制御されるものであるという点では、両
者共に変らない。

第２図、第３図において補助スイッチＱ２と整流ダイオ
ードＤ□はトランスの２次巻線を介して対向している。

従って破線に示すようにアノードコモン又はカソードコ
モンのダイオードが使用できる。またトランスＴの出力
側巻線に直列となった補助スイッチＱ、と整流ダイオー
ドＤ１ｍの間に、第１図とはない容量性素子（コンデン
サ）Ｃｒが設けである。この容量性素子Ｃｒは次のよう
な役割を果す。すなわち、第１図の構成で主スィッチＱ
、と補助スイッチＱ、が共に導通している状態から補助
スイッチＱ、を主スィッチＱ、より先に遮断した場合、
トランスＴの持つリーケージインダクタンスが災いして
、トランスＴの出力側にサージ電圧が発生して前述のよ
うな補助スイッチＱ、に過大な電圧が印加されてブレー
クダウンし破壊に追い込まれるものであったが、本発明
による第２図、第３図の構成では、補助スイッチＱ、が
遮断した瞬間のトランスＴのリーケージインダクタンス
（図示省略）によるサージ電圧は本構成に設けた容量性
素子Ｃｒを充電するよう作用し、サージ電圧は吸収され
て補助スイッチＱ、に過大電圧のかかる心配を解消する
。本構成の第１の効果が生まれる。

第２図の構成における容量性素子０を設ける方法は、さ
らに次の効果も発揮する。従来の直流−直流変換回路で
は、トランスＴの持つり−ケージインダクタンス（避け
ようとしても工業的に避けることのできない漏洩インダ
クタンス）に蓄積されたエネルギーが、負荷開放時にほ
とんど主スィッチＱ、に加わり、このため主スィッチＱ
１は過大な電圧サージを発生しようとする。

この電圧サージを抑制するために通常ダイオード、抵抗
等からなる受動回路を付加したり、あるいは主スィッチ
Ｑｘのターンオフ時間を増大させることを行い、熱こし
て放散させていた。従ってこのエネルギーは直流−直流
変換回路にとってエネルギーロスとなり、特に高出力電
力の電源回路としては変換効率が低下する要因の一つで
あった。しかるに本構成では、リーケージインダクタン
スに蓄積されたエネルギーは一旦容量性素子Ｃｒの充電
々圧として姿を変え、やがてくる次の導通状態で該容量
性素子ＣｒＫ蓄積されたエネルギーが出力回路側に放出
されるものであり、従来熱として損失となっていた電力
が回生できる効果をもち、高い電力変換効率を得る第２
の効果がある。先に述べた第１の効果（すなわち、過大
電圧の吸収）のためには、該容量性素子としてバリスタ
、放電管等のサージ吸収素子（通常バリスタはその保有
する静電容量が、サージ電圧吸収機能の一部として作用
する）。

が利用できるが、電力の回生のためには、該容量性素子
としては単なるコンデンサであるのがよい。

ところで、この種の直流−直流電圧変換回路に於いて、
トランスＴの出力側巻線忙直接コンデンサを接続する方
法は、大出力電力の場合禁止的であり利用されなかった
。なぜならば、出力側巻線にコンデンサを設けると、入
力側に設けた主スイッチ階が導通した瞬間に、そのコン
デンサを充電する過大な電流が主スィッチに流れ、主ス
ィッチが破壊する心配があったためである。しかし、本
構成では主スィッチの導通瞬間に対しても充分な安全性
が保たれる。なぜならば、本構成の容量性素子Ｃｒは、
補助スイッチＱ！が遮断した際にトランスＴのリーケー
ジインダクタンスによってトランスの正常な出力電圧よ
り高い電圧まで充電・・・すなわち、リーケージインダ
クタンスに蓄えられたエネルギーが、容量性素子Ｃｒに
充電されてＣｒの電圧が増加・・・されているものであ
り、第２図中の整流ダイオードＤ！Ｉは遮断状態となり
、主スィッチが導通した瞬間にとっては容量性素子Ｃｒ
が無いに等しい状態とみえるからである。

第４図に示した主スィッチＱ、と補助スイッチＱ、の開
閉タイミング（駆動パルス発生回路ＰＷＭ１．ＰＷＭ２
の動作タイミング）の生成実施例を以降に示す。通常用
いられている基本的な駆動パルス発生回路ＰＷＭの概略
構成および動作は第５図、第６図に示すものであり、発
振器Ｏ８Ｃからの鋸歯状波Ｖａと任意の直流電圧ｖｂと
を入力とし、それを比較器ＣＯＭＰで比較し、Ｖａ）Ｖ
ｂとなる時刻以降、−周期の終りまでドライバＱ、のペ
ースをハイレベルに固定する（ドライバＱ、はオン状態
）。なお、直流電圧変換回路では直流電圧■は出力電圧
誤差分に比例したものとし、且つ、ドライバＱ、と各ス
イッチ（主スィッチや補助スイッチ）が同相で動作する
ようになっており、仮りに出力電圧が上昇（下降）した
らオンパルス幅を狭める（広げる）ように動作するから
、出力電圧が一定に制御される。

本発明では第７図乃至第９図に示す手段により第４図の
開閉タイミングを実現する。第７図が結Ｓ■、第８図が
各部波形を示す図である。

ＰＷＭｌは基本駆動パルス発生回路ＰＷＭのままである
が、ＰＷＭ２には出力段の基本駆動パルス発生回路ＰＷ
Ｍの発振波形入力用端子に波形変換回路ＭＯＤがさらに
付加されている。この波形変換回路はその出力Ｖｄを第
８図に示すものになることが必須で、これを実現するた
めの回路は多々ある。この波形変換回路ＭＯＤの具体例
を第９図に示す。図中、ワンシヲクトマルチバイブレー
タＭＯＮＯは波形Ｖａの立下がりエツジでトリガがかか
り、その出力は波形Ｖａの周期よりも少し短い時間がロ
ーレベルになりその後、次の立下がり迄の時間τだけハ
イレベルとなるようなパルスを出力する。従ってこの時
間τの間はスイッチＱ４がオンし、発振波形を接地する
。この結果、波形宛が構成される。

なお、元となる発振器Ｏ８Ｃの発振波形はＰＷＭ１側に
も入力されており、この接地により発振波形が影響を及
ぼされないようにゲイン１のバクファＢＵＦを途中忙入
れている。上記ワンシ１ットマルチバイプレータＭＯＮ
Ｏ部は特にそれに限らず遅延回路等で構成してもよい。

開閉タイミングの第２の実施例を第１０図及び第１１図
に示す。第１０図が結線図、第１１図は各部波形を示す
図である。発振器Ｏ８Ｃの出力を鋸歯状波でなく、後縁
波形の一種である三角波とするものでＰＷＭｌ、ＰＷ〜
１２は共和基本駆動パルス発生回路ＰＷＭのママテよい
。

なお、第４図の説明では、補助スイッチＱ２は主スィッ
チＱ、が導通した後に導通するものとして説明したが、
両スイッチは同時に導通を開始するごとき制御タイミン
グであってもよい。

なぜならば、一般に遮断状態から導通状１ｉ忙移るスイ
ッチング損失は遮断に移るスイッチング損失に比較して
無視できる程小さい事と、本発明で用いている容量性素
子の充電々圧が一時的にトランスの出力側電圧より大き
くて整流ダイオードＤ２１が遮断状態であり、主スィッ
チＱ１および補助スイツチＱ、が同時に導通しても主ス
ィッチＱ、に過大電流が流れる心配がないからである。

同時導通の制御タイミングは第１２図及び第１３図に示
す如く、後縁波形の一種である鋸歯状波の反転波形を出
力する発振器ｏｓｃ’　を用いればよい。三角波の時と
同様１ｔｃ　ＰＷＭ　１．　ＰＷＭ　２は共に基本駆動
パルス発生回路ＰＷＭのままでよい。発振器出力が後縁
波形であることは、駆動パルス発生回路が最も簡素化さ
れるため本発明の多出力直流電圧変換回路にとって有利
な条件である。

開閉タイミングの第４の実施例・を第１４図乃至１　第
１６図に示す。第１４図が結線、第１５図は各部波形を
示す図である。ＰＷＭ２は基本駆動パルス発生回路ＰＷ
Ｍのままであるが、ＰＷＭＩＫは基本駆動パルス発生回
路ＰＷＭの出力側に遅延回路ＤＬＹがさらに付加されて
いる。この遅延回路の具体例を第１６図に示す。ワンシ
璽りトマルチパイブレータＭＯＮＯＩＣより、基本パル
ス幅変調回路ｖｆの立上がりエツジなトリガとして時間
τだけローレベルとなる出力Ｖｇを作り、この波形Ｖｇ
とＶｆのＮＯＲをとっている。

又、遅延回路ＤＬＹを実現する別な方法として、例えば
ＰＷＭｌのドライバＱｓｔをＰＷＭのドライバーＱｓｔ
より蓄積時間が長い素子に置換することがある。Ｑｓ＋
にバイポーラトランジスタ・ＱａにＭＯＳトランジスタ
を用いればよい。

このような素子特性を利用すれば第３図の制御系の開閉
タイミングを満足できなくても実質ターンオフタイミン
グをずらすことができる。

ＰＷＭ　１．ＰＷＭ２共に全く同一回路構成で、ターン
オフが同時に起こる場合で、主スィッチＱ１をバイポー
ラトランジスタ、補助スイッチＱｔｌをＭＯＳトランジ
スタを用いる様な時である。

開閉タイミングの第５の実施例を第１７図乃至第１９図
に示す。第１７図が結線図、第１８図は各部波形を示す
図である。ＰＷＭは基本駆動パルス発生回路ＰＷＭのま
まであるが、ＰＷＭ２には出力段の基本駆動パルス発生
回路ＰＷＭの出力直流電圧変動分帰還用端子に、帰還信
号波形変換回路ＳＭＤがさらに付加されている。この帰
還信号波形変換回路ＳＭＤはその出力ｖｂ２が第１８図
に示すものになることが必須で、これを実現するための
回路は多々ある。この帰還信号波形変換回路ＳＭＤの具
体例を第１９図に示す。図中、ワンシ叢ットマルチバイ
ブレータＭＯＮＯは波形Ｖａの立下がりエツジでトリガ
がかかり、その出力は波形Ｖａの周期より少し短い時間
がローレベルになり、その後、次の立下がり迄の時間τ
タケハイＬ／／＜ル（Ｖａの最大値よりもレベルは大き
い）となるようなパルスＶｅを出力する。この波形Ｖｅ
と出力直流電圧変動分ｖｂ２のＯＲｖとることでＶｂ２
’が生成される。

上記ワンシ冒ットマルチバイプレータＭＯＮＯ部は特に
それに限らず遅延回路等で構成してもよい。

〔発明の効果〕

以上説明したごとく、本発明ではＩｌ数の出力１を得よ
うとした直流電圧変換回路において、トランスの出力側
巻線の内の少な（とも一つはトランスの入力側に設けら
れた主スィッチの遮断より前忙出力回路から解放するも
のであり、主スィッチのスイッチングロスを大幅に軽減
できる効果があり、特に入力側電圧より出力側電圧が低
い電圧降下形直流−直流電圧変換回路で大きな効果を発
揮できる。この実現のために容量性素子をトランスの出
力側に設ける構成は、エネルギー損失を防止して変換効
率を改善できる効果が得られる。

【図面の簡単な説明】

第１図は公知の多出力直流電圧変換回路の一例を示す回
路図、第２図、第３図は本発明の二つの実施例を示す回
路図、第４０図は第２図、第３図の回路のスイッチタイ
ミングを表わした図である。第５図は基本駆動パルス発
生回路の一構成図、第６図は第５図の波形図である。 第７図は本発明に用いる各スイッチの開閉タイミング生
成回路の第１の実施例を示す構成図鳴第８図は第７図の
波形図、第９図は第７図の構成の中の一要素の具体回路
図である。 第１０図は開閉タイミング生成回路の第２の実施例を示
す構成図、第１１図は第１０図の波形図である。 第１２図は開閉タイミング生成回路の第３の実施例を示
す構成図、第１３図は第１２図の波形図である。 第１４図は開閉タイミング生成回路の第４の実施例を示
す構成図、第１５図は第１４図の波形図、第１６図は第
１４図の構成の中の一要素の具体回路図である。 第１７図は開閉タイミング生成回路の第５の実施例を示
す構成図、第１８図は第１７図の波形図、第１９図は第
１７図の構成の中の一要素の具体回路図である。 Ｔ・・◆トランス、 ＰＷＭｌ、２・・・出力安定器（駆動パルス発生回路）
Ｑｌ・・・主スィッチ、　　Ｑ２・・・補助スイッチ、
Ｄ、、　、　ＤＩ、・・・整流ダイオード、Ｄ、１．　
Ｄ、、・・・フリーホイルダイオード、Ｃｒ・・・容量
性素子、Ｌ、、Ｌ、・・・チ曹−クコイル、Ｅｉ・・・
入力電圧、　　　Ｏ２０，Ｏ８Ｃ／、　Ｏ８Ｃ’、・・
発振器、ＣＯＭＦ・・・比較器％　　　　Ｑ、・・・ド
ライバ、獲　ｔｒｎ 第２囚 あ３　図 冶４図 感、５図 第７６ 第δｌ！Ｉ　　　　　　　　　　　あ５Ｐ出第ｙｏｒｉ
ｂ 稟／ｌ聞 秦／２聞 寿／ｊΣ 第１４Ｉ！Ｉ 第１５邑 一門一一 第１θ図

Claims (1)

1. 【特許請求の範囲】 １、複数の出力側巻線を有するトランスを介して一つの
   直流電圧から複数の出力を得ようとする直流電圧変換回
   路において、少なくとも一つの出力には、出力平滑回路
   に直列となる外部制御形スイッチング素子を有し、該出
   力平滑回路と該スイッチング素子からなるニポート回路
   が整流素子を介した該出力巻線間に縦続接続され、且つ
   該整流素子を介した該出力巻線端と該出力巻線他端間に
   容量性素子が設けられている構成であり、該スイッチン
   グ素子はトランスの入力側に設けたスイッチング素子の
   ターンオフより前に解放されることを特徴とする多出力
   直流電圧変換回路。 ２、上記整流素子と、上記出力平滑回路を構成する転流
   素子として、アノードコモン或いはカソードコモンのダ
   イオード対を使用したことを特徴とする特許請求の範囲
   第１項記載の多出力直流電圧変換回路。 ３、発振波形入力用端子と出力直流電圧変動分帰還用端
   子の２つの入力端子を備えた、該トランスの入力側に設
   けたスイッチング素子の駆動パルス発生回路の発振波形
   入力用端子に、波形変換回路が接続された回路構成の、
   該出力平滑回路と直列となるスイッチング素子の駆動パ
   ルス発生回路を具備したことを特徴とする特許請求の範
   囲第１項記載の多出力直流電圧変換回路。 ４、上記駆動パルス発生回路の発振入力として後縁発振
   波形を用いることにより、スイッチ間の開閉タイミング
   を生成することを特徴とする特許請求の範囲第３項記載
   の多出力直流電圧変換回路。 ５、上記出力平滑回路と直列となるスイッチング素子の
   駆動パルス発生回路の出力側に遅延回路が接続された回
   路構成の該トランスの入力側に設けたスイッチング素子
   の駆動パルス発生回路を具備したことを特徴とする特許
   請求の範囲第１項記載の多出力直流電圧変換回路。 ６、該出力平滑回路に直列となるスイッチング素子とし
   てＭＯＳトランジスタ、該トランスの入力側に設けたス
   イッチング素子としてバイポーラトランジスタを用いて
   、スイッチ間の開閉タイミングを生成することを特徴と
   する特許請求の範囲第１項記載の多出力直流電圧変換回
   路。 ７、発振波形入力用端子と出力直流電圧変動分帰還用端
   子の２つの入力端子を備えた該トランスの入力側に設け
   たスイッチング素子の駆動パルス発生回路の出力直流電
   圧変動分帰還用端子に、帰還信号波形変換回路が接続さ
   れた回路構成の該出力平滑回路と直列となるスイッチン
   グ素子の駆動パルス発生回路を具備したことを特徴とす
   る特許請求の範囲第１項記載の多出力直流電圧変換回路
   。