JP4338334B2 - スイッチング電源の駆動方法 - Google Patents
スイッチング電源の駆動方法 Download PDFInfo
- Publication number
- JP4338334B2 JP4338334B2 JP2001112259A JP2001112259A JP4338334B2 JP 4338334 B2 JP4338334 B2 JP 4338334B2 JP 2001112259 A JP2001112259 A JP 2001112259A JP 2001112259 A JP2001112259 A JP 2001112259A JP 4338334 B2 JP4338334 B2 JP 4338334B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- pulse
- voltage
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する分野】
本発明は、ブーストハーフブリッジ方式(BHB方式)スイッチング電源の大容量出力使用において、同期整流用スイッチ素子の損失を低減し電源の効率を改善するための駆動方法に関するものである。
【0002】
【従来の技術】
従来広い入力電圧範囲で低電圧出力のオンボード電源に適したブーストハーフブリッジ方式(BHB方式)のスイッチング電源が使用され、この方式は昇圧チョッパ回路と非対称制御のハーフブリッジ回路を一体化した回路で広い入力範囲で自己駆動型の同期整流スイッチ素子を駆動することが可能であり、主スイッチ素子及び同期整流スイッチ素子とし低耐圧でオン抵抗の小さいMOSFETを使用した直流入力の高効率電源である。この回路図の一例を図6に示す。
【0003】
BHB方式スイッチング電源において、小容量出力に用いられる場合は特に問題とされなかったが、大容量出力で用いられる場合にはトランスの2次巻線リーケージインダクタンスが大きくなるため転流期間が長くなり図6に示す従来回路例のようにトランス2次巻線を用いて同期整流MOSFETを駆動する場合には、転流時間においてトランス2次巻線電圧出力がなくなるためMOSFETが非導通状態になり、この間電流が同期整流MOSFETの寄生ダイオードを流れるので損失が増加するという問題が発生した。
【0004】
転流期間Tcはトランスの2次側巻線リーケージインダクタンスをL、整流出力電圧をV、転流終了時の2次側巻線電流をdIとすると、
【数式1】
で表され、大電流出力では転流終了時の2次側巻線電流dIが大きく、Lを小さくするには限度があり、低出力電圧では整流出力電圧Vも小さいため転流期間は大きくなり、低電圧大電流出力においてはTcが例えば周期10マイクロ秒に対して1.2マイクロ秒になる場合もある。
【0005】
同期整流素子の駆動に1次側スイッチングパルスやトランスの2次巻線を用いることができるが転流期間に同期整流用スイッチ素子をオンさせることができない問題がある。
【0006】
一方この問題を改善するため転流期間においても同期整流用スイッチ素子を駆動しようとすると、入出力電圧、出力電流で転流時間が変化するので、同期整流用スイッチ素子の駆動パルスはこれに応じて変化させる必要があり、一つの手段として2次電流をモニターして電流が流れている期間だけスイッチ素子の主パルスを広げ延長する方法が考えられる。
【0007】
図3はこれを実現するための、従来の一方法を図5は従来の実施回路例を示したものである。この従来方法では出力整流素子に流れる電流の出力電圧モニター電圧波形VCと基準電圧値VBを比較し、電流モニター電圧が高い期間は同期整流スイッチ素子の駆動延長パルスVFを主スイッチ駆動パルスVAに引き続いて出力して、同期整流スイッチ素子を転流期間内にも駆動し続けようとするものである。一方出力電流が小さな場合には、出力電圧モニター電圧は基準電圧より低いので転流期間内の駆動パルスの延長は行われない。
【0008】
しかし駆動パルスの終端で電圧を下げても実際に同期整流素子に流れる電流が低下し始めるまではドライブ回路の遅れとスイッチ素子のターンオフ時間に起因する遅れ時間Tdがあり、出力電流が増えていく場合においては基準電圧を上回った瞬間に遅れ時間Tdだけ駆動パルスが広がりこの分それまで同期整流素子の寄生ダイオードを流れていた電流がより電圧降下の低いオン状態になった同期整流素子を流れることになるので、出力電圧がこのパルスの広がり相当分上昇して安定を一時的に損なうと言う問題が生じる。
【0009】
反対に、出力電流が減る場合においては基準電圧を下回った瞬間に遅れ時間Tdだけパルスが狭まり、出力電圧がこのパルスの広がり相当分下降して安定を一時的に損なうと言う問題が生じる。
【0010】
【本発明が解決しようとする課題】
本発明は、上記従来技術の問題点を鑑みてなされたもので、その目的は、ブーストハーフブリッジ方式(BHB方式)スイッチング電源を大容量出力に使用する場合において、出力電圧の安定を損なわず、しかも同期整流用スイッチング素子の損失を改善した電源を提供できる。
【0011】
【課題を解決しようとする手段】
上記目的を達成するためになされた請求項記載の発明は、BHB方式のスイッチング電源を低電圧大電流出力で使用するための、出力電圧を安定して供給できることを特徴とする同期整流用スイッチ素子の駆動方法を提供するものである。
【0012】
すなわちBHB方式のスイッチング電源は広入力電圧範囲で低電圧出力のオンボード電源に適した直流入力高効率電源が提供されているが、低電圧で大電流出力においても同期整流用スイッチ素子のオン時間を制御し、安定した出力を提供するものである。
【0013】
BHB方式のスイッチング電源は昇圧コンバータとハーフブリッジコンバータを複合化したブーストハーフブリッジ型スイッチング電源であって、2次側同期整流用スイッチ素子の制御端子にパルス信号を送出するパルス信号生成器が接続されている。
【0014】
パルス信号生成器は1次側コイルと直列にカレントトランスのような電流検出手段を接続し、この検出出力と三角波基準電圧を比較して同期整流用スイッチ素子にパルス信号を送出する。
【0015】
三角波基準電圧はパルス信号の立ち上がりと同時にリセットされ、三角波基準電圧と電流検出手段で出される電圧を比較し電流検出信号の電圧が高い時パルスを発生させる。
【0016】
三角波基準電圧は直線的に上昇させ、電流の立ち上がり時点で常に一定値(例えば0)となるようにリセットすることでどのような入出力電圧、電流であっても対応することが可能である。
【0017】
パルス幅の延長が出力電流の増加に基づいて延長されるため転流期間での損失が低減され、広い出力電圧、出力電流範囲で有効で、特にトランスの2次側リーケージインダクタンスの影響を受ける、低電圧大電流出力においても効率の良いスイッチング電源を提供できる。
【0018】
しかも、出力電流が小さい状態から増加してくる場合においては、同期整流用スイッチング素子の駆動パルスの延長分は0μsから出力電流の増加に従って徐々に広がるようになるので、前記例のようなパルスが急に広がって出力電圧の安定を一時的に損なうというような不具合を回避することができる。また、出力電流が大きい状態から減少していく場合にも、駆動パルス幅の延長分は出力電流の減少に従って減っていくので前記と同様の効果がある。
【0019】
【発明の実施の形態】
以下、添付図面を用いて本発明に係る半導体スイッチング装置の実施形態を説明する。なお、図面の説明において同一部材には同じ符号を付し、重複する説明は省略する。
【0020】
図1は本発明の実施形態を示すブロック図である。このブロック図はBHB方式のスイッチング電源において、1次側のトランスTに直列に電流検出手段の一例としてカレントトランスCTを設け、その出力を駆動パルス発生器3で三角波基準電圧と比較して出力を同期整流用スイッチ素子の制御端子に入力してある。
【0021】
一方三角波基準電圧は、パルス信号の立ち上がりを検出してスタート時に三角波基準電圧の初期値をリセットする。図2は駆動パルス生成方法の実施例を示す。カレントトランスCTの出力Eは整流され比較器7の入力Cとして加えられ、三角波基準電圧発生器4は主パルスPWM5の出力Aからリセット信号9を得て三角波信号Bを発生し、比較器7は上記三角波信号BとカレントトランスCTからの入力Cを比較し、カレントトランスCTからの入力Cが高い時に、延長パルスFを発生し、上記主パルスPWM出力Aと延長パルスFは加算ゲート8で合成されてQ4駆動パルスDを生成する。
【0022】
図4は本実施例の各点の電圧波形を示したものである。図2中のA点からF点のグランドに対する電位をそれぞれVAからVFとしている。また、スイッチ素子Q1、Q3側の駆動パルスもこれと同様のパルス発生器で生成できる。
【0023】
一次側スイッチ素子のパルス信号に対してトランスTの2次側巻線リーケージインダクタンスにより電流検出手段には遅れ時間Tdと転流期間Tcを含んだ波形が観測される。低電圧大電流出力においては転流期間Tcが例えば周期10マイクロ秒に対して1.2マイクロ秒になる場合もある。
【0024】
基準電圧が一定であると図3に示すように出力電流が増加してきて、出力電圧モニター電圧波形が三角波基準電圧を上回った瞬間、同期整流用スイッチ素子パルスの延長部分がドライブ回路の遅れとスイッチ素子のターンオフ時間に起因する遅れ時間Tdに相当する時間幅だけ出力してしまうが、本発明である図4のように三角波状の基準電圧VBを用いることによりパルス延長部分(図4のVFに相当)の幅は出力電流の増加に従って0マイクロ秒から徐々に増加するので出力電圧に与える変動を極めて小さくすることができる。
【0025】
【発明の効果】
BHB方式のスイッチング電源において、2次側同期整流用スイッチング素子の制御端子に接続した駆動パルス発生器3は1次側コイルと直列に電流検出手段を接続し、この検出出力と三角波基準電圧を比較して同期整流用スイッチ素子にパルス信号を送出することでパルス幅の延長が出力電流の増加に基づいて延長されるため延長に伴う出力電圧の変化分が低減され、トランスTの2次側リーケージインダクタンスの影響を受ける、低電圧大電流出力においても安定で効率の良いスイッチング電源を提供できる。
【0026】
【図面の簡単な説明】
【図1】本発明の実施形態を示すスイッチング電源駆動方法の実施例である。
【図2】本発明の実施形態を示す駆動パルス生成方法の実施例である。
【図3】従来の延長された駆動パルスの生成方法である。
【図4】本発明による延長された駆動パルスの生成方法である。
【図5】従来のBHB方式スイッチング電源の駆動方法を示す図である。
【図6】従来のトランス2次巻線を用いた同期整流MOSFETの駆動方法を示す図である。
【符号の説明】
1、入力
2、出力
3、駆動パルス発生器
4、三角波基準電圧発生器
5、主パルスPWM出力
6、基準電圧
7、比較器
8、加算ゲート
9、リセット信号
C1、C2、C3コンデンサ
Q1、Q2、Q3、Q4、MOSFET
L1、L2、インダクタンス
T、トランス
CT、カレントトランス
Claims (2)
- 昇圧コンバータとハーフブリッジコンバータを複合化したブーストハーフブリッジ型スイッチング電源において、トランスの1次コイルと直列に電流検出手段を備え、検出出力と三角波状の基準電圧を比較し、前記検出出力が前記三角波状の基準電圧より高い時に、この比較手段から延長パルスを発生させ、1次側スイッチ素子のパルス信号と前記延長パルスとを加算ゲートで合成させて、前記トランスの2次コイルと直列に接続された同期整流用スイッチ素子の駆動パルスを生成することを特徴とするスイッチング電源の駆動方法。
- 請求項1に記載のスイッチング電源において、スイッチング周期の開始時点で三角波の電圧レベルを所定の値にリセットすることを特徴とするスイッチング電源の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001112259A JP4338334B2 (ja) | 2001-04-11 | 2001-04-11 | スイッチング電源の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001112259A JP4338334B2 (ja) | 2001-04-11 | 2001-04-11 | スイッチング電源の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002315324A JP2002315324A (ja) | 2002-10-25 |
JP4338334B2 true JP4338334B2 (ja) | 2009-10-07 |
Family
ID=18963710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001112259A Expired - Fee Related JP4338334B2 (ja) | 2001-04-11 | 2001-04-11 | スイッチング電源の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4338334B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5303869B2 (ja) * | 2007-06-04 | 2013-10-02 | 富士電機株式会社 | Dc−dcコンバータ |
JP5088386B2 (ja) | 2010-01-29 | 2012-12-05 | 株式会社村田製作所 | スイッチング電源装置 |
CN103368533B (zh) * | 2013-08-13 | 2016-03-30 | 中国电子科技集团公司第四十一研究所 | 卫星帆板电源阵列模拟器的动态同步控制电路 |
JP6547709B2 (ja) | 2016-08-02 | 2019-07-24 | オムロン株式会社 | 電圧変換装置 |
JP6551340B2 (ja) | 2016-08-24 | 2019-07-31 | オムロン株式会社 | 電圧変換装置 |
-
2001
- 2001-04-11 JP JP2001112259A patent/JP4338334B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002315324A (ja) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
JP5463759B2 (ja) | スイッチング電源装置およびスイッチング電源制御回路 | |
JP4210868B2 (ja) | スイッチング電源装置 | |
US20030048645A1 (en) | Switching power supply unit | |
US20100220500A1 (en) | Power converter and method for controlling power converter | |
JP3446654B2 (ja) | スイッチング電源装置 | |
JPWO2016139745A1 (ja) | 電力変換器 | |
JP2002112544A (ja) | スイッチング電源装置 | |
JP2007295761A (ja) | スイッチング電源装置 | |
JP2003324956A (ja) | 直列共振型ブリッジインバータ回路の制御方法及び直列共振型ブリッジインバータ回路 | |
TW201005461A (en) | Voltage regulator and control method thereof | |
US6580626B2 (en) | Switching power supply | |
US8503195B1 (en) | System and method for zero volt switching of half bridge converters during startup and short circuit conditions | |
CN112448586B (zh) | Llc谐振电源转换器以及用于控制其的方法和控制器 | |
JP5012404B2 (ja) | 同期整流型dc−dcコンバータ | |
US10361619B2 (en) | Realizing ZVS and ZCS in a CCM boost converter with BCM control with a single switch | |
JP3655247B2 (ja) | 同期整流回路及び電源装置 | |
JP3221185B2 (ja) | スイッチング電源装置 | |
JP2003272887A (ja) | 放電灯点灯回路 | |
JP4210803B2 (ja) | 同期整流型dc−dcコンバータ | |
JP4338334B2 (ja) | スイッチング電源の駆動方法 | |
JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
JP3055121B2 (ja) | チョッパ型dc−dcコンバータ | |
JP5076997B2 (ja) | 絶縁型dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090630 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |