JP5076997B2 - 絶縁型dc−dcコンバータ - Google Patents

絶縁型dc−dcコンバータ Download PDF

Info

Publication number
JP5076997B2
JP5076997B2 JP2008072498A JP2008072498A JP5076997B2 JP 5076997 B2 JP5076997 B2 JP 5076997B2 JP 2008072498 A JP2008072498 A JP 2008072498A JP 2008072498 A JP2008072498 A JP 2008072498A JP 5076997 B2 JP5076997 B2 JP 5076997B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
output
pulse signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008072498A
Other languages
English (en)
Other versions
JP2009232519A (ja
Inventor
匡彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008072498A priority Critical patent/JP5076997B2/ja
Publication of JP2009232519A publication Critical patent/JP2009232519A/ja
Application granted granted Critical
Publication of JP5076997B2 publication Critical patent/JP5076997B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

この発明は、絶縁トランスを備えた絶縁型DC−DCコンバータに関するものである。
従来、1次側と2次側とを絶縁するトランスを用い、2次側に同期整流回路を備えたDC−DCコンバータが特許文献1に開示されている。
図1は、特許文献1に示されている絶縁型DC−DCコンバータの回路図である。但し、本発明の実施形態で示す各図との関係を分かりやすくするために図中の各符号は付け直している。
図1に示すように、この絶縁型DC−DCコンバータは、入力電源の入力端子+Vin,−Vin、出力端子+Vout,−Vout、主スイッチ素子Q1、整流側同期整流素子Q2、転流側同期整流素子Q3、出力平滑コンデンサC2、チョークコイルL1、主トランスT1およびパルストランスT2を備えている。
主トランスT1の1次側には、発振回路1、信号受信/電力スイッチ駆動回路2、主スイッチ素子Q1を備えている。
主トランスT1の2次側には、整流側同期整流素子Q2、転流側同期整流素子Q3、これらを駆動する同期整流素子駆動回路3、オン期間制御回路6、チョークコイルトランスL1と出力平滑コンデンサC2からなる出力平滑回路、ランプ波発生回路5、およびパルス信号発生回路4を備えている。オン期間制御回路6を動作させる直流電源回路の部分については図示を省略している。
この絶縁型DC−DCコンバータの電力変換部は共振リセットフォワードコンバータであり、+Vinと−Vinの間に加わる直流電力は、入力平滑コンデンサC1で平滑された後、主スイッチ素子Q1でスイッチングされて交流電力に変換される。この交流電力は、主トランスT1の1次コイルn1から2次コイルn2に伝送され、整流側同期整流素子Q2、転流側同期整流素子Q3で整流され、チョークコイルトランスL1および出力平滑コンデンサC2で平滑されて、再び直流電力に変換される。
このような従来の絶縁型DC−DCコンバータは、出力電流を同期整流回路で整流することにより高効率化を図り、2次側に構成されたオン期間制御回路6で主スイッチ素子Q1のオフタイミングを指示するパルス信号(オフタイミング信号)を発生し、パルストランスT2の2次コイルから1次コイルに伝送して主スイッチ素子をPWM制御することにより、高速応答性を実現している。
2次側回路において、オン期間制御回路6のコンパレータIC1は、(+)端子に入力されるコンバータの出力電圧と、(−)端子に入力される基準電圧発生回路Vrefの出力電圧の分圧電圧とを比較する。(−)端子に入力される基準電圧発生回路Vrefの出力電圧の分圧電圧には、ランプ波発生回路5が発生したランプ波が重畳され、主スイッチ素子のオン期間中に漸減する。(−)端子の入力電圧の漸減によって、オン期間途中で(+)端子入力が(−)端子入力より高くなると、IC1の出力電圧が“L”レベルから“H”レベルに反転する。
ANDゲートIC5は、チョークコイルトランスL1から主スイッチ素子Q1のオン期間を検出していて、主スイッチ素子Q1のオン期間中にIC1の出力電圧が“L”レベルから“H”レベルに反転すると、コンデンサC7を介してオフタイミング信号を発生し、パルストランスT2の2次コイルn2から1次コイルn1に伝送する。ダイオードD5はオフタイミング信号の伝送で励磁されたパルストランスT2をリセットする。
1次側回路では、発振回路1から、最大デューティに相当する方形波信号が出力される。インバータIC2の出力は、発振回路1とは逆のタイミングになるため、発振回路1のオフ期間にダイオードD9、抵抗R8を経由してスイッチ素子Q4の出力容量に電荷が蓄えられ、ドレイン電圧が“H”レベルになる。ANDゲートIC4は発振回路1の出力電圧が“H”レベルで且つQ4のドレイン電圧が“H”レベルだと“H”レベルになるので、発振回路1の出力電圧が“L”レベルから“H”レベルに反転すると、ANDゲートIC4の出力も“L”レベルから“H”レベルに反転して、主スイッチ素子Q1がタ−ンオンする。
その後、オン期間の途中で、パルストランスT2を介して前記オフタイミング信号がQ4のゲートに入力されると、Q4がタ−ンオンして出力容量の蓄積電荷を放電する。これにより、ドレイン電圧が“H”レベルから“L”レベルに反転すると、IC4の出力も“H”レベルから“L”レベルに反転して主スイッチ素子Q1がタ−ンオフする。
前記の動作に基づき、信号受信/電力スイッチ駆動回路2が、発振回路1のタ−ンオンタイミングに同期して主スイッチ素子Q1のオンタイミングを決定し、パルス信号に同期して主スイッチ素子Q1のオフタイミングを決定することによりPWM制御を行い、コンバータの出力電圧を安定化する。
WO 2007/018227
ところが、図1に示した従来の絶縁型DC−DCコンバータにおいては、次に示す問題点がある。
〈第1の問題点〉
図1において同期整流素子駆動回路3は、例えばトランスT1に発生する電圧で駆動するいわゆる自己駆動型の回路であれば、回路構成が簡易であるものの、整流側同期整流素子Q2の駆動電圧の振幅が入力電圧にほぼ比例して変動してしまう。また、絶縁型DC−DCコンバータの出力電流が大きいと、トランスT1のリーケージインダクタンスに起因するスパイク電圧が大きくなり、そのスパイク電圧が整流側同期整流素子Q2のゲート・ソース間に印加されてしまう。
同期整流素子Q2,Q3を構成するMOS−FETのゲート・ソース間耐圧は一般的に±10V〜±30V程度であるが、入力電圧による駆動電圧の変動が大きくてスパイク電圧が大きいと、ゲート・ソース間電圧が上記耐圧を超えてMOS−FETのゲート酸化膜が絶縁破壊するおそれがある。
〈第2の問題点〉
また、図1では図示を省略したが、オン期間制御回路6を動作させるための直流電源が必要である。また、その他に絶縁型DC−DCコンバータの2次側に過熱保護を行う保護回路や出力電圧等を監視する出力インターフェース回路を設ける場合には、それらを動作させるためにも直流電源が必要となる。この直流電源の電圧としては2V〜15V程度が想定されるが、2次側回路が入力電圧変動範囲および出力電流変動範囲の全範囲で安定な動作を行い、且つ2次側回路への過電圧の印加を避けるためには、ある程度安定化された直流電圧を供給する事が望ましい。そのために例えば、トランスT1に設けた補助コイルの出力を整流平滑し、シリーズレギュレータで安定化すれば安定した直流電圧が得られるが、その分、回路構成が複雑化する。
〈第3の問題点〉
図1において、2次側のANDゲートIC5の出力電圧が“L”レベルから“H”レベルに切り替わる瞬間にパルストランスT2を経由してコンデンサC7を充電することによってオフタイミング信号を発生する。ここでコンデンサC7の容量をC7、充電電圧をVcs、スイッチング周波数をfswとすると、パルス信号を発生するために、次の式で表される損失Psgが2次側のパルス信号発生回路で発生する。
Psg=C7×Vcs2×fsw
そこで、この発明の目的は、上述の問題を解消して、同期整流素子の絶縁破壊を防止し、簡素な回路構成で2次側の回路へ安定した電源電圧を供給でき、2次側のパルス信号発生回路による電力損失を低減した、絶縁型DC−DCコンバータを提供することにある。
上記課題を解決するために、この発明の絶縁型DC−DCコンバータは次のように構成する。
[1]直流電力をスイッチングする主スイッチ素子(Q1)と、該主スイッチ素子でスイッチングされることにより変換される交流電力を1次コイルから2次コイルへ伝送する主トランスと、該主トランスの2次コイルから出力される交流電力を整流する、少なくとも1つの電界効果型トランジスタを含む整流回路と、該整流回路の出力を平滑して出力部に直流電力を出力する出力平滑回路(L1,C2)とを備える絶縁型DC−DCコンバータにおいて、
前記電界効果型トランジスタのゲート電圧を一定値以下に制限するゲート電圧制限回路(7)と、
前記2次コイルに生じる電圧から前記ゲート電圧制限回路で降圧される電圧を差し引いた電圧を整流平滑し、2次側回路の電力源となる直流電圧を生成する2次側回路用整流平滑回路と、
を備える。
この構成により、整流回路として作用する電界効果型トランジスタのゲート電圧が一定値以下に制限されるので、入力電圧の変動が大きくても、また出力電流が大きくても、整流回路の破壊が未然に防止できる。また、2次側回路用整流平滑回路によって2次側回路の電力源となる直流電圧が生成されるので、トランスに補助コイルを設けたり、シリーズレギュレータを設けたりする必要がなく、回路構成が簡素化できる。
[2]前記2次側回路は、出力電圧または出力電流の検出信号と基準信号とを比較する比較回路と、当該比較回路の比較結果に応じて、前記電界効果型トランジスタのゲート蓄積電荷の放電経路を形成して、出力電圧または出力電流が安定するように前記主スイッチ素子のオンデューティ比を定める(オンタイミングまたはオフタイミングの)パルス信号を発生するパルス信号発生回路(4)を含み、
前記パルス信号発生回路が発生するパルス信号を1次側へ絶縁状態で伝送するパルス信号伝送回路と、
前記パルス信号を受信して前記主スイッチ素子をタ−ンオフまたはタ−ンオンするパルス信号受信回路と、
を備える。
この構成により、元から存在する電界効果型トランジスタの損失以外の新たな損失が生じることがなく、2次側のパルス信号発生回路による電力損失が低下する。
[3]前記比較回路は2つに入力電圧を比較して、高低関係に応じて電源電圧または接地電圧を出力する電圧比較回路(IC1)から成り、
前記パルス信号発生回路(4)は、前記電圧比較回路の出力電圧と前記ゲート電圧制限回路(7)の出力電圧とのアンド条件でパルス信号を発生する回路とする。
この構成により、出力電圧が全周期にわたって基準電圧を上回るモードであっても、確実にパルス信号を発生させることができるという効果を奏する。
入力電圧の変動によらずに整流回路として作用する電界効果型トランジスタの駆動電圧の変動が抑えられ、リーケージインダクタンスに起因するスパイク電圧に対して電界効果型トランジスタのゲートが保護される。
ゲート電圧制限回路を2次側の直流電源に兼用することにより、補助巻線を有するトランスやレギュレータ回路を設けることなく、2次側回路に安定した直流電源電圧が供給でき、例えば2次側回路で用いる比較回路の出力端子が保護されるなど、入出力条件の変動にかかわらず、安定・安全に動作する回路を簡素な構成で実現できる。
2次側回路で発生したパルス信号を1次側回路に伝送して制御動作を行う回路構成において、同期整流素子の入力容量の充放電動作を利用してパルス信号を発生することによって、元から存在する電界効果型トランジスタの駆動損失以外の損失発生が回避され、高効率な回路動作が実現できる。
《第1の実施形態》
図2は第1の実施形態に係る絶縁型DC−DCコンバータ101の回路図、図3はその各部の波形図である。図3を参照しながら図2各部の構成と作用について順に説明する。
図2に示すように、この絶縁型DC−DCコンバータは、入力電源の入力端子+Vin,−Vin、出力端子+Vout,−Vout、主スイッチ素子Q1、整流側同期整流素子としての電界効果型トランジスタQ2、転流側同期整流素子としての電界効果型トランジスタQ3、出力平滑コンデンサC2、チョークコイルL1、トランスT1およびパルストランスT2を備えている。前記出力平滑コンデンサC2およびチョークコイルL1によって出力平滑回路を構成している。上記入力電源は直流電力または交流成分を含む直流電力の電源である。
主トランスT1の1次側には、主スイッチ素子Q1のスイッチング周期およびオンタイミングを定める方形波信号を発生する発振回路1、主スイッチ素子Q1を駆動する信号受信/電力スイッチ駆動回路2を設けている。発振回路1は例えばPWM制御ICであり、OSC端子から方形波信号を出力する。信号受信/電力スイッチ駆動回路2は、そのIN端子に上記方形波信号を入力し、OUT端子の信号によって主スイッチ素子Q1を駆動する。SIGIN端子はパルス信号(オンタイミング信号)の受信端子である。またGNDはグランド端子である。
主トランスT1の2次側には、パルス信号(オフタイミング信号)発生回路4、ランプ波発生回路5、オン期間制御回路6、およびゲート電圧制限回路7を設けている。
この絶縁型DC−DCコンバータ101の電力変換部は共振リセットフォワードコンバータを構成していて、+Vinと−Vinの間に加わる直流電力は、入力平滑コンデンサC1で平滑された後、主スイッチ素子Q1でスイッチングされて交流電力に変換される(図3(a))。この交流電力は、主トランスT1の1次コイルn1から2次コイルn2に伝送され、以降に述べるように、整流側同期整流素子としての電界効果型トランジスタQ2、転流側同期整流素子としての電界効果型トランジスタQ3で整流された後、チョークコイルL1および出力平滑コンデンサC2で平滑されて再び直流電力に変換される。
この絶縁型DC−DCコンバータ101は、以降に詳述するように出力電流を同期整流素子としての電界効果型トランジスタで整流することにより高効率化を図り、2次側に構成されたオン期間制御回路6で主スイッチ素子Q1のオフタイミングを指示するパルス信号(オフタイミング信号)を発生し、これをパルストランスT2の2次コイルから1次コイルに伝送して主スイッチ素子をPWM制御することにより、高速応答性を実現している。
パルス信号発生回路4から発生されるパルス信号は、パルス信号伝送回路を構成するパルストランスT2を介して信号受信/電力スイッチ駆動回路2へ与えられる。この信号受信/電力スイッチ駆動回路2は本発明に係る「パルス信号受信回路」に相当する。また、転流側同期整流素子のオフタイミングを指示するパルス信号(SR駆動信号)は、パルストランスT3を介して伝送される。
比較回路であるコンパレータIC1は、基準電圧発生回路Vrefで発生された基準電圧の抵抗R5,R6による分圧電圧と、出力電圧が抵抗R3,R4により分圧されるとともにランプ波発生回路5から発生されるランプ波信号が重畳された信号との比較を行う。
信号受信/電力スイッチ駆動回路2のOUT端子から出力されるPWM制御された方形波信号電圧(図3(b))が、パルストランスT3の1次コイルn1とコンデンサC3の直列回路に加わると、この方形波信号電圧の立ち上がりのタイミングで、OUT端子→パルストランスT3の1次コイルn1→コンデンサC3→1次側GND、の経路でC3を充電する電流が流れる。これにより、T3に転流側同期整流素子としての電界効果型トランジスタQ3のオフタイミングを指示するパルス信号(SR駆動信号(図3(c))が発生する。このSR駆動信号はパルストランスT3の1次コイルn1から2次コイルn2に伝送され、トランジスタQ6をオンする。
転流側同期整流素子としての電界効果型トランジスタQ3は、主スイッチ素子Q1がオフした直後にトランスのリセットパルスでQ3の入力容量が充電され、この同期整流素子駆動信号でQ6がオンするとQ3の入力容量が放電され、主スイッチ素子Q1と相補的なタイミングで駆動される(図3(d))。
整流側同期整流素子としての電界効果型トランジスタQ2は主トランスT1の2次コイルn2に発生する電圧がコンデンサC4およびトランジスタQ5を介して印加されることにより自己駆動されるが、ゲート電圧制限回路7によってゲート駆動電圧のピーク値が一定値でクランプされる(図3(e))。主トランスT1の2次コイルn2に発生する電圧は、ダイオードD3,D4、コンデンサC5,C6で構成される倍電圧整流回路で整流された後、ツェナーダイオードZD1で電圧がツェナー電圧にクランプされる。コンデンサC5は例えば100pF程度の小容量のコンデンサであり、余分な電力はツェナーダイオードZD1で消費される。ツェナーダイオードZD1のツェナー電圧をVzd1、トランジスタQ5のゲート・ソース間スレショルド電圧をVthとすると、Q5のゲート電圧がVzd1で安定化されるので、整流側同期整流素子としての電界効果型トランジスタQ2のゲート電圧は、(Vzd1−Vth)でクランプされる。これにより、入力電圧の増加による過電圧やトランスT1のリーケージインダクタンスに起因するスパイク電圧から整流側同期整流素子としての電界効果型トランジスタQ2は保護される。なお、Q6,Q7はスイッチ素子として作用するのに対し、Q5は能動領域で動作し、レギュレータとして作用する。ダイオードD6はQ5のドレインをこのダイオードD6を介してグランドに接地することによって「グランド電位+ダイオードの順方向電圧」にクランプし、Q5のドレイン電圧を安定化する。
整流側同期整流素子としての電界効果型トランジスタQ2のゲート電圧、すなわちゲート電圧制限回路7の出力電圧は、ダイオードD8、PNPトランジスタQ7のB−E間、抵抗R1を介してコンパレータIC1の出力端に加わるが、ゲート電圧制限回路7の作用によって過電圧が防止されるので、コンパレータIC1の出力は過電圧から保護される。
一方、上記ゲート電圧制限回路7の出力には、ダイオードD7およびコンデンサC8によるピーク整流回路(本発明に係る「2次側回路用整流平滑回路」に相当。)を設けている。このピーク整流回路によって、ゲート電圧制限回路の出力電圧が整流・平滑されて直流電圧が生成され、これが2次側回路の電源電圧(電力源)として供給される。
このようにゲート電圧制限回路7の電圧制限作用により、絶縁型DC−DCコンバータの入出力条件に関わらず、ほぼ一定電圧が2次側回路に供給される。また、整流側同期整流素子としての電界効果型トランジスタQ2のゲートへの過電圧印加が防止されるだけでなく、IC1出力への過電圧印加が防止されるとともに、2次側回路の電源電圧が安定化される。
オン期間制御回路6のコンパレータIC1は、(+)端子に入力される、基準電圧発生回路Vrefの出力電圧の抵抗R5,R6による分圧電圧と、(−)端子に入力される、出力電圧の抵抗R3,R4による分圧電圧とを比較する(図3(f))。
(−)端子入力の出力分圧電圧にはランプ波発生回路5が発生したランプ波が重畳され、主スイッチ素子Q1のオン期間中に漸増する。(−)端子入力電圧の漸増によって、オン期間途中で(−)端子入力が(+)端子入力より大きくなるとIC1出力電圧が“H”レベルから“L”レベルに反転する(図3(g))。
コンパレータIC1の出力は、抵抗R1を介してパルス信号(オフタイミング信号)発生回路4のPNPトランジスタQ7のベースに接続されていて、トランジスタQ7のエミッタにはダイオードD8を介してゲート電圧制限回路7の出力電圧(図3(h))が入力される。IC1の出力電圧が“H”レベルから“L”レベルに反転してQ7がオンすると、整流側同期整流素子としての電界効果型トランジスタQ2のゲート蓄積電荷を放電する電流が、Q2のゲート→ダイオードD8→Q7のエミッタ→Q7のコレクタ→パルストランスT2の2次コイルn2→Q2のソースの経路(放電経路)で流れる。このことにより、パルストランスT2にパルス信号(オフタイミング信号)(図3(i))が発生する。前記パルス信号は、整流側同期整流素子としての電界効果型トランジスタQ2のゲート蓄積電荷の放電動作を利用して発生するため、元から存在する整流側同期整流素子としての電界効果型トランジスタQ2の駆動損失以外の損失が新たに発生することはない。
ダイオードD2はパルス信号発生後のパルストランスT2をリセットする。また、ダイオードD8は、IC1の出力電圧が“H”レベルで、ゲート電圧制限回路7の出力電圧が“L”レベルの時、Q7のB−E間に加わる逆バイアスに対してQ7を保護する。
トランジスタQ7のエミッタに、ゲート電圧制限回路7の出力電圧をダイオードD8を介して加え、Q7のベースにIC1の出力電圧を加えることによって、図1に示したANDゲートと同様に、AND論理のパルス信号発生動作を行う。絶縁型DC−DCコンバータの出力が過電圧状態になり、IC1の出力電圧が全周期に亘って“L”レベルになると、主スイッチ素子Q1がオンしてゲート電圧制限回路7の出力電圧がHレベルに反転すると同時にパルス信号を発生することによって主スイッチ素子Q1を最小デューティで駆動し、過電圧状態を解消する。
パルストランスT2の2次コイルn2に発生したパルス信号(オフタイミング信号)は、パルストランスT2の2次コイルn2から1次コイルn1に伝送されて、信号受信/電力スイッチ駆動回路2のSIGIN端子に入力され、発振回路1のOSC端子から出力される最大デューティに相当する方形波信号(図3(j))がIN端子に入力される。
信号受信/電力スイッチ駆動回路2のOUT端子電圧は、上記方形波信号のオンタイミングと同期してオンし、SIGIN端子に入力されるオフタイミング信号と同期してオフする。このことによって主スイッチ素子Q1のPWM制御を行い、コンバータの出力電圧を安定化する。
例えば、図3のA部分で示すように出力電圧が増加すると、オン期間開始からIC1の(−)端子入力が(+)端子入力を上回るまでの期間が短くなり、デューティが狭まるので出力電圧の上昇が抑制される。また、図2のB部分で示すように、出力電圧が低下すると、オン期間の開始からIC1の(−)端子入力が(+)端子入力を上回るまでの期間が長くなり、主スイッチ素子Q1のオンデューティ比が大きくなるので出力電圧の低下が抑制される。
このようにして、フォトカプラや誤差アンプを用いることなく、それらに起因する位相遅れがなく、高速応答性が実現できる。
《第2の実施形態》
図4は第2の実施形態に係る絶縁型DC−DCコンバータ102の回路図、図5はその各部の波形図である。
図4に示すように、この絶縁型DC−DCコンバータ102は、入力電源の入力端子+Vin,−Vin、出力端子+Vout,−Vout、主スイッチ素子Q1、整流側同期整流素子としての電界効果型トランジスタQ2、転流側同期整流素子としての電界効果型トランジスタQ3、出力平滑コンデンサC2、チョークコイルL1、主トランスT1およびパルストランスT2を備えている。
主トランスT1の1次側には、主スイッチ素子Q1のスイッチング周期およびオンタイミングを定める方形波信号を発生する発振回路1、主スイッチ素子Q1を駆動する信号受信/電力スイッチ駆動回路2を設けている。発振回路1は例えばPWM制御ICであり、OSC端子から方形波信号を出力する。信号受信/電力スイッチ駆動回路2は、そのIN端子に上記方形波信号を入力し、OUT端子の信号によって主スイッチ素子Q1を駆動する。SIGIN端子はパルス信号(オンタイミング信号)の受信端子である。またGNDはグランド端子である。
主トランスT1の2次側には、パルス信号(オフタイミング信号)発生回路4、ランプ波発生回路5、オン期間制御回路6、およびゲート電圧制限回路7を設けている。
第1・第2の実施形態では主スイッチ素子Q1のオフタイミングを指示するオフタイミング信号をパルストランスT2で伝送するようにしていたのに対して、第2の実施形態では、主スイッチ素子Q1のオンタイミングを指示するオンタイミング信号を伝送することによってパルストランスT3を不要としている。
この絶縁型DC−DCコンバータ102の電力変換部は第1・第2の実施形態と同様に共振リセットフォワードコンバータを構成していて、+Vinと−Vinの間に加わる直流電力は、入力平滑コンデンサC1で平滑された後、主スイッチ素子Q1でスイッチングされて交流電力に変換される(図5(a))。この交流電力は、主トランスT1の1次コイルn1から2次コイルn2に伝送され、以降に述べるように、整流側同期整流素子としての電界効果型トランジスタQ2、転流側同期整流素子としての電界効果型トランジスタQ3で整流された後、チョークコイルL1および出力平滑コンデンサC2で平滑されて再び直流電力に変換される。
整流側同期整流素子としての電界効果型トランジスタQ2および転流側同期整流素子としての電界効果型トランジスタQ3のゲート駆動電圧のピ−ク値はゲート電圧制限回路7によって一定値にクランプされる。すなわち、整流側同期整流素子としての電界効果型トランジスタQ2のD−S間に発生する電圧がダイオードD10およびコンデンサC6でピ−ク整流された後、抵抗R9、ツェナーダイオードZD1で安定化される。この安定された電圧は、能動領域でレギュレ−タとして動作するトランジスタQ5,Q8を介して、整流側同期整流素子としての電界効果型トランジスタQ2および転流側同期整流素子としての電界効果型トランジスタQ3のゲートに供給される。
ツェナーダイオードZD1のツェナー電圧をVzd1、トランジスタQ5,Q8のゲート・ソース間スレショルド電圧をVthとすると、Q5,Q8のゲート電圧がVzd1で安定化される。すなわち、整流側同期整流素子としての電界効果型トランジスタQ2のゲート電圧は、Vzd1−Vthでクランプされ、入力電圧の増加による過電圧やトランスT1のリーケージインダクタンスに起因するスパイク電圧から保護される。
転流側同期整流素子としての電界効果型トランジスタQ3は、主スイッチ素子Q1がオフした直後にトランスのリセットパルスで入力容量が充電され、オンタイミング信号発生時にQ6がオンすると入力容量が放電されるので、主スイッチ素子Q1と相補的なタイミングで駆動される(図5(c))。一方、整流側同期整流素子としての電界効果型トランジスタQ2は、主トランスT1の2次コイルn2に発生する電圧で自己駆動される(図5(d))。
転流側同期整流素子としての電界効果型トランジスタQ3のゲート電圧、すなわちゲート電圧制限回路7の出力電圧は、ダイオードD8、PNPトランジスタQ7のB−E間および抵抗R1を介してコンパレータIC1の出力に加わるが、ゲート電圧制限回路7によって過電圧が防止されるのでコンパレータIC1の出力は過電圧から保護される。
なお、Q6、Q7は上記Q5,Q8と異なり、スイッチ素子として動作する。
上記ゲート電圧制限回路7の出力には、ダイオードD7およびコンデンサC8によるピ−ク整流回路(本発明に係る「2次側回路用整流平滑回路」に相当。)を設けている。このピーク整流回路によって、ゲート電圧制限回路の出力電圧が整流・平滑されて直流電圧が生成され、これが2次側回路の電源電圧(電力源)として供給される。
このようにゲート電圧制限回路7の電圧制限作用により、絶縁型DC−DCコンバータの入出力条件に関わらず、ほぼ一定電圧が2次側回路に供給される。また、ゲート電圧制限回路7は、整流側同期整流素子としての電界効果型トランジスタQ2のゲートおよび転流側同期整流素子としての電界効果型トランジスタQ3のゲートへの過電圧印加を防止するだけでなく、IC1出力への過電圧印加を防止するとともに、2次側回路の電源電圧を安定化させる。
オフ期間制御回路8のコンパレータIC1は、(+)端子に入力される、出力電圧の抵抗R3,R4による分圧電圧と、(−)端子に入力される、基準電圧発生回路Vrefの出力電圧の抵抗R5,R6による分圧電圧とを比較する(図5(e))。(+)端子に入力される、出力分圧電圧にはランプ波発生回路5が発生したランプ波が重畳され、主スイッチ素子Q1のオフ期間中に漸減する。(+)端子入力電圧の漸増によって、オフ期間途中で(−)端子入力が(+)端子入力より大きくなると、IC1出力電圧が“H”レベルから“L”レベルに反転する(図5(f))。
コンパレータIC1の出力は、抵抗R1を介してパルス信号発生回路4のPNPトランジスタQ7ベースに接続されていて、Q7エミッタはダイオードD8を介してゲート電圧制限回路7の出力(図5(g))に接続されている。
IC1の出力電圧が“H”レベルから“L”レベルに反転してQ7がオンすると、転流側同期整流素子としての電界効果型トランジスタQ3のゲート蓄積電荷を放電する電流が、Q3のゲート→ダイオードD8→Q7のエミッタ→Q7のコレクタ→パルストランスT2の2次コイルn2→Q2のソース、の経路で流れる。このことにより、パルストランスT2にパルス信号(オンタイミング信号、図5(h))が発生する。同時に、トランジスタQ6のG−S間にパルス電圧が発生することによってQ6がオンして、転流側同期整流素子としての電界効果型トランジスタQ3のゲート蓄積電荷が瞬時に放電される。転流側同期整流素子としての電界効果型トランジスタQ3のゲート蓄積電荷の大半がQ6経由で放電されても、コンデンサC9の蓄積電荷の放電によって一定のパルス幅のオンタイミング信号が確保される。
ダイオードD2はパルストランス発生後のパルストランスT2をリセットする。また、ダイオードD8は、IC1出力電圧が“H”レベルで、ゲート電圧制限回路7の出力電圧が“L”レベルの時、Q7のB−E間に加わる逆バイアスに対してQ7を保護する。
この第2の実施形態は、第1の実施形態と異なり、出力電圧が過電圧状態の場合にオンタイミング信号が発生しないと主スイッチ素子Q1がオンせず、過電圧状態が自然に解消されるのでAND論理を必要としないが、出力電圧が低電圧状態ではAND論理のパルス信号発生動作が必要である。絶縁型DC−DCコンバータの出力が低電圧状態になり、IC1の出力電圧が全周期に亘って“L”レベルになると、主スイッチ素子Q1がオフして転流側同期整流素子としての電界効果型トランジスタQ3のゲート電圧が“L”レベルからHレベルに反転すると同時にパルス信号を発生する。主スイッチ素子Q1のオフ直後にSIGIN端子がパルス信号を受信すると、主スイッチ素子Q1が最大デューティで駆動されるように信号受信/電力スイッチ駆動回路2を構成すれば、最大デューティのスイッチング動作によって出力低電圧状態が解消する。ただし、絶縁型DC−DCコンバータの起動時にはオンタイミング信号が発生しないので、起動時にはオンタイミング信号がなくても起動するように起動回路を構成しておく。
パルストランスT2の2次コイルn2に発生したパルス信号(オンタイミング信号)は、パルストランスT2の2次コイルn2から1次コイルn1に伝送されて信号受信/電力スイッチ駆動回路2のSIGIN端子に入力され、発振回路1のOSC端子から出力される最大デューティに相当する方形波信号(図5(i))がIN端子に入力される。信号受信/電力スイッチ駆動回路2のOUT端子電圧は、SIGIN端子に入力されるオンタイミング信号と同期してオンし、該方形波のオフタイミングと同期してオフすることによって主スイッチ素子Q1のPWM制御を行い、コンバータの出力電圧を安定化する。
例えば、図5のA部分で示すように、出力電圧が増加すると、オフ期間開始からIC1の(+)入力が漸減して(−)入力を下回るまでの期間が長くなり、デューティが狭まるので出力電圧の上昇が抑制される。また、図5のB部分で示すように、出力電圧が減少すると、オフ期間開始からIC1の(+)入力が漸減して(−)入力を下回るまでの期間が短くなり、主スイッチ素子Q1のオンデューティ比が大きくなるので出力電圧の低下が抑制される。
このようにして、フォトカプラや誤差アンプを用いることなく、それらに起因する位相遅れがなく、高速応答性が実現できる。
《第3の実施例》
図6は第3の実施形態に係る絶縁型DC−DCコンバータ103の回路図である。
第1の実施形態として図2に示した絶縁型DC−DCコンバータでは、整流側同期整流素子としての電界効果型トランジスタの駆動電圧を、トランスT1の2次コイルn2から直接とるようにしたが、図6に示す例では、トランスT1の2次コイルn2に直列に接続されたチョークコイルトランスL1の2次コイルからとっている。これに伴い、ゲート電圧制限回路7はトランジスタQ5、抵抗R10、ツェナー電圧をZD1、コンデンサC6で構成している。その他の構成は図2に示したものと同様である。
なお、図2に示した例ではコンデンサC5,C6およびダイオードD3,D4によって倍電圧整流回路を構成し、入力電源電圧が低い場合でも、Q5がオンできるようにしたが、図6に示す例では、チョークコイルトランスL1の巻数比を高めれば必要な電圧を確保できるので、倍電圧整流回路は構成していない。
整流側同期整流素子としての電界効果型トランジスタQ2および転流側同期整流素子としての電界効果型トランジスタQ3のゲート駆動電圧のピ−ク値はゲート電圧制限回路7によって一定値にクランプされる。すなわち、チョークコイルトランスL1の2次コイルの電圧は抵抗R10およびツェナーダイオードZD1で安定化される。この安定された電圧は、能動領域でレギュレ−タとして動作するトランジスタQ5を介して、整流側同期整流素子としての電界効果型トランジスタQ2のゲートに供給される。
ツェナーダイオードZD1のツェナー電圧をVzd1、トランジスタQ5のゲート・ソース間スレショルド電圧をVthとすると、Q5のゲート電圧がVzd1で安定化される。すなわち、整流側同期整流素子としての電界効果型トランジスタQ2のゲート電圧は、Vzd1−Vthでクランプされ、入力電圧の増加による過電圧やトランスT1のリーケージインダクタンスに起因するスパイク電圧から保護される。
《第4の実施例》
図7は第4の実施形態に係る絶縁型DC−DCコンバータ104の回路図である。
第1〜第3の各実施形態では何れもフォワード形式のコンバータを例に挙げたが、図7に示す絶縁型DC−DCコンバータはフライバック型のコンバータである。
この絶縁型DC−DCコンバータ104は、入力電源の入力端子+Vin,−Vin、出力端子+Vout,−Vout、主スイッチ素子Q1、同期整流素子としての電界効果型トランジスタQ2、出力平滑コンデンサC2、2次側制御回路9主トランスT1およびパルストランスT3を備えている。
主トランスT1の1次側には、主スイッチ素子Q1のPWM制御を行うスイッチング制御回路10、2次側からのフォードバック信号を受信するフォトカプラPC1(受光部)を設けている。スイッチング制御回路10はOUT端子から出力する方形波信号によって主スイッチ素子Q1を駆動する。FB端子はフィードバック信号の受信端子である。またGNDはグランド端子である。
主トランスT1の2次側には、主トランスT1の2次コイルから同期整流素子としての電界効果型トランジスタQ2のゲートへ与えられる電圧を一定電圧に安定化するとともに2次側制御回路9に対して電源電圧として供給するゲート電圧制限回路7を設けている。
この絶縁型DC−DCコンバータはフライバック型であるので、同期整流素子としての電界効果型トランジスタQ2は1つで良く、チョークコイル(L1)も不要である。また、主スイッチQ1がオンの時に主トランスT1の2次コイルn2はオフしているので、オフタイミング信号発生回路も、パルストランス(T2)も不要である。
スイッチング制御回路10のOUT端子から出力されるPWM制御された方形波信号電圧が、パルストランスT3の1次コイルn1とコンデンサC3の直列回路に加わると、この方形波信号電圧の立ち上がりのタイミングで、OUT端子→パルストランスT3の1次コイルn1→コンデンサC3→1次側GND、の経路でC3を充電する電流が流れる。これにより、同期整流素子Q2のオフタイミングを指示するパルス信号(SR駆動信号)がT3に発生する。このSR駆動信号はパルストランスT3の1次コイルn1から2次コイルn2に伝送され、トランジスタQ6をオンする。トランジスタQ6のオンにより、トランジスタQ6およびダイオードD12による直列回路の両端の電位差すなわち同期整流素子Q2のゲート電圧が低下し、Q2はオフする。
同期整流素子Q2は主トランスT1の2次コイルn2に発生する電圧がコンデンサC4およびトランジスタQ5を介して印加されることにより自己駆動される。
ゲート電圧制限回路7内の抵抗R10およびツェナーダイオードZD1により、トランジスタQ5のゲートに印加される駆動電圧のピーク値はツェナーダイオードZD1のツェナー電圧でクランプされる。ツェナーダイオードZD1のツェナー電圧をVzd1、トランジスタQ5のゲート・ソース間スレショルド電圧をVthとすると、同期整流素子としての電界効果型トランジスタQ2のゲート電圧は、(Vzd1−Vth)でクランプされる。これにより、入力電圧の増加による過電圧やトランスT1のリーケージインダクタンスに起因するスパイク電圧から整流側同期整流素子Q2は保護される。トランジスタQ6はスイッチ素子として作用するのに対し、Q5は能動領域で動作し、レギュレータとして作用する。
また、ゲート電圧制限回路7によって発生される電圧は、平滑用のコンデンサC8および逆流防止用のダイオードD7を介して、フォトカプラPC1(発光部)とシャントレギュレータIC6による出力電圧検出回路、および2次側制御回路9へ、安定した電源電圧を供給する。
2次側制御回路9は、負荷を制御するマイコンや、オペアンプIC等、電源に直流安定化電源が必要な回路である。上記出力電圧検出回路は抵抗R3,R4からなる分圧回路の出力電圧に応じてスイッチング制御回路10のフィードバック端子FBへのフィードバック量を制御する。
なお、本発明は第1〜第4の実施形態に限定されるものではなく、次に述べるように様々な応用が可能である。
例えば電力変換部の回路構成は第1〜第3の実施形態で示したフォワード形式のコンバータや、第4の実施形態で示したフライバック型のコンバータだけでなく、様々な絶縁型スイッチング電力変換回路のトポロジーが適用可能であり、同期整流素子として電界効果型トランジスタを用いる回路であれば、シングルエンドタイプだけでなく、ダブルエンドのプッシュプル、ハーフブリッジ、フルブリッジのコンバータにも適用できる。
また、同期整流素子としての電界効果型トランジスタのゲート電圧を一定値以下に制限するゲート電圧制限回路の出力を整流平滑して直流電圧を生成し、絶縁型DC−DCコンバータの2次側に設けた他の方式の制御回路や、過熱保護等の保護回路や、出力電圧監視回路等の出力インタフェ−ス回路の電力源として供給しても良い。
また、パルストランスT2,T3を、主トランスT1またはチョークコイルL1と同一のコアを共用する複合磁性部品(例えば特開2000−260639に開示されているコイル装置)で構成し、部品の小型化、低価格化を図ることも可能である。
さらに、出力電圧の検出に代えて出力電流を検出するようにして、定電流制御を行う絶縁型DC−DCコンバータを構成することもできる。
特許文献1に示されているフォワード形式の絶縁型DC−DCコンバータの回路図である。 第1の実施形態に係るフォワード形式の絶縁型DC−DCコンバータの回路図である。 図2各部の波形図である。 第2の実施形態に係るフォワード形式の絶縁型DC−DCコンバータの回路図である。 図4各部の波形図である。 第3の実施形態に係るフォワード形式の絶縁型DC−DCコンバータの回路図である。 第4の実施形態に係るフライバック方式の絶縁型DC−DCコンバータの回路図である。
符号の説明
1…発振回路
2…信号受信/電力スイッチ駆動回路
3…同期整流素子駆動回路
4…パルス信号発生回路
5…ランプ波発生回路
6…オン期間制御回路
7…ゲート電圧制限回路
8…オフ期間制御回路
9…2次側制御回路
101〜103…フォワード形式の絶縁型DC−DCコンバータ
104…フライバック形式の絶縁型DC−DCコンバータ
T1…主トランス
T2…パルストランス
T3…パルストランス
L1…チョークコイル,チョークコイルトランス
IC1…コンパレータ
IC6…シャントレギュレータ
IC5…ANDゲート
PC1…フォトカプラ
Vref…基準電圧発生回路
Q1…主スイッチ素子
Q2…整流側同期整流素子としての電界効果型トランジスタ
Q3…転流側同期整流素子としての電界効果型トランジスタ
ZD1…ツェナーダイオード
C1…入力平滑コンデンサ
C2…出力平滑コンデンサ
D1〜D12…ダイオード

Claims (3)

  1. 直流電力をスイッチングする主スイッチ素子と、該主スイッチ素子でスイッチングされることにより変換される交流電力を1次コイルから2次コイルへ伝送する主トランスと、該主トランスの2次コイルから出力される交流電力を整流する、少なくとも1つの電界効果型トランジスタを含む整流回路と、該整流回路の出力を平滑して出力部に直流電力を出力する出力平滑回路とを備える絶縁型DC−DCコンバータにおいて、
    前記電界効果型トランジスタのゲート電圧を一定値以下に制限するゲート電圧制限回路と、
    前記2次コイル、もしくは前記2次コイルに直列に接続されたインダクタに生じる電圧から前記ゲート電圧制限回路で降圧される電圧を差し引いた電圧を整流平滑し、2次側回路の電力源となる直流電圧を生成する2次側回路用整流平滑回路と、
    を備えたことを特徴とする絶縁型DC−DCコンバータ。
  2. 前記2次側回路は、出力電圧または出力電流の検出信号と基準信号とを比較する比較回路と、当該比較回路の比較結果に応じて、前記電界効果型トランジスタのゲート蓄積電荷の放電経路を形成して、出力電圧または出力電流が安定するように前記主スイッチ素子のオンデューティ比を定めるパルス信号を発生するパルス信号発生回路を含み、
    前記パルス信号発生回路が発生するパルス信号を1次側へ絶縁状態で伝送するパルス信号伝送回路と、
    前記パルス信号を受信して前記主スイッチ素子をタ−ンオフまたはタ−ンオンするパルス信号受信回路と、
    を備えた、請求項1に記載の絶縁型DC−DCコンバータ。
  3. 前記比較回路は2つの入力電圧を比較する電圧比較回路から成り、
    前記パルス信号発生回路は、前記電圧比較回路の出力電圧と前記ゲート電圧制限回路の出力電圧とのAND条件でパルス信号を発生する回路である、請求項2に記載の絶縁型DC−DCコンバータ。
JP2008072498A 2008-03-19 2008-03-19 絶縁型dc−dcコンバータ Expired - Fee Related JP5076997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008072498A JP5076997B2 (ja) 2008-03-19 2008-03-19 絶縁型dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072498A JP5076997B2 (ja) 2008-03-19 2008-03-19 絶縁型dc−dcコンバータ

Publications (2)

Publication Number Publication Date
JP2009232519A JP2009232519A (ja) 2009-10-08
JP5076997B2 true JP5076997B2 (ja) 2012-11-21

Family

ID=41247306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072498A Expired - Fee Related JP5076997B2 (ja) 2008-03-19 2008-03-19 絶縁型dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP5076997B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020062247A1 (zh) * 2018-09-30 2020-04-02 深圳欣锐科技股份有限公司 同步整流电路和整流装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6526886B1 (ja) * 2018-07-26 2019-06-05 油研工業株式会社 フォワードコンバータ式誘導負荷駆動回路
CN114362501B (zh) * 2021-12-23 2023-06-27 成都市易冲半导体有限公司 用于无线充电同步整流桥的动态防倒灌电路及其工作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4465713B2 (ja) * 2004-11-12 2010-05-19 Tdkラムダ株式会社 スイッチング電源装置及び同期整流回路
CN101019300B (zh) * 2005-08-11 2011-07-27 株式会社村田制作所 绝缘型开关电源装置
JP4678263B2 (ja) * 2005-08-31 2011-04-27 株式会社村田製作所 同期整流型フォワードコンバータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020062247A1 (zh) * 2018-09-30 2020-04-02 深圳欣锐科技股份有限公司 同步整流电路和整流装置

Also Published As

Publication number Publication date
JP2009232519A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
US10158282B1 (en) Switching power supply device
KR101931448B1 (ko) 스타트업 셀 회로의 시스템 및 방법
US6469913B2 (en) Switching power supply device having series capacitance
US6154375A (en) Soft start scheme for resonant converters having variable frequency control
JP3475887B2 (ja) スイッチング電源装置
US6639811B2 (en) Switching power supply unit
JP5691137B2 (ja) スイッチング電源
JP4844674B2 (ja) スイッチング電源装置
US8411466B2 (en) Output controlled DC-to-DC converter
US20060146584A1 (en) DC converter
US20190044450A1 (en) Dc-dc converter
JP4853182B2 (ja) 非安定絶縁型dc−dcコンバータおよび電源装置
JP5012404B2 (ja) 同期整流型dc−dcコンバータ
US7068020B2 (en) Step-down DC—DC converter
JP2012143134A (ja) スイッチング電源装置
JP2012143133A (ja) スイッチング電源装置
JP5076997B2 (ja) 絶縁型dc−dcコンバータ
JP5012905B2 (ja) 絶縁型dc−dcコンバータ
JP5203444B2 (ja) スイッチング電源装置
KR100426605B1 (ko) 직렬 커패시턴스를 갖는 스위칭 전원 장치
JP4678263B2 (ja) 同期整流型フォワードコンバータ
JP2002051551A (ja) スイッチング電源装置
JP5347261B2 (ja) 絶縁型dc−dcコンバータ
JP2010057207A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees