JP2009232519A - 絶縁型ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】同期整流素子として用いる電界効果型トランジスタの絶縁破壊を防止し、簡素な回路構成で２次側の回路へ安定した電源電圧を供給でき、２次側のパルス信号発生回路による電力損失を低減した絶縁型型ＤＣ−ＤＣコンバータを構成する。
【解決手段】整流側同期整流素子としての電界効果型トランジスタＱ２は主トランスＴ１の２次コイルｎ２に発生する電圧で自己駆動されるが、そのゲート電圧はゲート電圧制限回路７から供給される。ゲート電圧制限回路７は、主トランスＴ１の２次コイルｎ２に発生する電圧をダイオードＤ３，Ｄ４、コンデンサＣ５，Ｃ６で構成する倍電圧整流回路で整流した後、その電圧をツェナーダイオードＺＤ１でクランプする。これにより、入力電圧の増加による過電圧やトランスＴ１のリーケージインダクタンスに起因するスパイク電圧から電界効果型トランジスタＱ２が保護される。
【選択図】図２

Description

この発明は、絶縁トランスを備えた絶縁型ＤＣ−ＤＣコンバータに関するものである。

従来、１次側と２次側とを絶縁するトランスを用い、２次側に同期整流回路を備えたＤＣ−ＤＣコンバータが特許文献１に開示されている。

図１は、特許文献１に示されている絶縁型ＤＣ−ＤＣコンバータの回路図である。但し、本発明の実施形態で示す各図との関係を分かりやすくするために図中の各符号は付け直している。

図１に示すように、この絶縁型ＤＣ−ＤＣコンバータは、入力電源の入力端子＋Ｖｉｎ，−Ｖｉｎ、出力端子＋Ｖｏｕｔ，−Ｖｏｕｔ、主スイッチ素子Ｑ１、整流側同期整流素子Ｑ２、転流側同期整流素子Ｑ３、出力平滑コンデンサＣ２、チョークコイルＬ１、主トランスＴ１およびパルストランスＴ２を備えている。

主トランスＴ１の１次側には、発振回路１、信号受信／電力スイッチ駆動回路２、主スイッチ素子Ｑ１を備えている。

主トランスＴ１の２次側には、整流側同期整流素子Ｑ２、転流側同期整流素子Ｑ３、これらを駆動する同期整流素子駆動回路３、オン期間制御回路６、チョークコイルトランスＬ１と出力平滑コンデンサＣ２からなる出力平滑回路、ランプ波発生回路５、およびパルス信号発生回路４を備えている。オン期間制御回路６を動作させる直流電源回路の部分については図示を省略している。

この絶縁型ＤＣ−ＤＣコンバータの電力変換部は共振リセットフォワードコンバータであり、＋Ｖｉｎと−Ｖｉｎの間に加わる直流電力は、入力平滑コンデンサＣ１で平滑された後、主スイッチ素子Ｑ１でスイッチングされて交流電力に変換される。この交流電力は、主トランスＴ１の１次コイルｎ１から２次コイルｎ２に伝送され、整流側同期整流素子Ｑ２、転流側同期整流素子Ｑ３で整流され、チョークコイルトランスＬ１および出力平滑コンデンサＣ２で平滑されて、再び直流電力に変換される。

このような従来の絶縁型ＤＣ−ＤＣコンバータは、出力電流を同期整流回路で整流することにより高効率化を図り、２次側に構成されたオン期間制御回路６で主スイッチ素子Ｑ１のオフタイミングを指示するパルス信号（オフタイミング信号）を発生し、パルストランスＴ２の２次コイルから１次コイルに伝送して主スイッチ素子をＰＷＭ制御することにより、高速応答性を実現している。

２次側回路において、オン期間制御回路６のコンパレータＩＣ１は、（＋）端子に入力されるコンバータの出力電圧と、（−）端子に入力される基準電圧発生回路Ｖｒｅｆの出力電圧の分圧電圧とを比較する。（−）端子に入力される基準電圧発生回路Ｖｒｅｆの出力電圧の分圧電圧には、ランプ波発生回路５が発生したランプ波が重畳され、主スイッチ素子のオン期間中に漸減する。（−）端子の入力電圧の漸減によって、オン期間途中で（＋）端子入力が（−）端子入力より高くなると、ＩＣ１の出力電圧が“Ｌ”レベルから“Ｈ”レベルに反転する。

ＡＮＤゲートＩＣ５は、チョークコイルトランスＬ１から主スイッチ素子Ｑ１のオン期間を検出していて、主スイッチ素子Ｑ１のオン期間中にＩＣ１の出力電圧が“Ｌ”レベルから“Ｈ”レベルに反転すると、コンデンサＣ７を介してオフタイミング信号を発生し、パルストランスＴ２の２次コイルｎ２から１次コイルｎ１に伝送する。ダイオードＤ５はオフタイミング信号の伝送で励磁されたパルストランスＴ２をリセットする。

１次側回路では、発振回路１から、最大デューティに相当する方形波信号が出力される。インバータＩＣ２の出力は、発振回路１とは逆のタイミングになるため、発振回路１のオフ期間にダイオードＤ９、抵抗Ｒ８を経由してスイッチ素子Ｑ４の出力容量に電荷が蓄えられ、ドレイン電圧が“Ｈ”レベルになる。ＡＮＤゲートＩＣ４は発振回路１の出力電圧が“Ｈ”レベルで且つＱ４のドレイン電圧が“Ｈ”レベルだと“Ｈ”レベルになるので、発振回路１の出力電圧が“Ｌ”レベルから“Ｈ”レベルに反転すると、ＡＮＤゲートＩＣ４の出力も“Ｌ”レベルから“Ｈ”レベルに反転して、主スイッチ素子Ｑ１がタ−ンオンする。

その後、オン期間の途中で、パルストランスＴ２を介して前記オフタイミング信号がＱ４のゲートに入力されると、Ｑ４がタ−ンオンして出力容量の蓄積電荷を放電する。これにより、ドレイン電圧が“Ｈ”レベルから“Ｌ”レベルに反転すると、ＩＣ４の出力も“Ｈ”レベルから“Ｌ”レベルに反転して主スイッチ素子Ｑ１がタ−ンオフする。

前記の動作に基づき、信号受信／電力スイッチ駆動回路２が、発振回路１のタ−ンオンタイミングに同期して主スイッチ素子Ｑ１のオンタイミングを決定し、パルス信号に同期して主スイッチ素子Ｑ１のオフタイミングを決定することによりＰＷＭ制御を行い、コンバータの出力電圧を安定化する。
ＷＯ ２００７／０１８２２７

ところが、図１に示した従来の絶縁型ＤＣ−ＤＣコンバータにおいては、次に示す問題点がある。
〈第１の問題点〉
図１において同期整流素子駆動回路３は、例えばトランスＴ１に発生する電圧で駆動するいわゆる自己駆動型の回路であれば、回路構成が簡易であるものの、整流側同期整流素子Ｑ２の駆動電圧の振幅が入力電圧にほぼ比例して変動してしまう。また、絶縁型ＤＣ−ＤＣコンバータの出力電流が大きいと、トランスＴ１のリーケージインダクタンスに起因するスパイク電圧が大きくなり、そのスパイク電圧が整流側同期整流素子Ｑ２のゲート・ソース間に印加されてしまう。

同期整流素子Ｑ２，Ｑ３を構成するＭＯＳ−ＦＥＴのゲート・ソース間耐圧は一般的に±１０Ｖ〜±３０Ｖ程度であるが、入力電圧による駆動電圧の変動が大きくてスパイク電圧が大きいと、ゲート・ソース間電圧が上記耐圧を超えてＭＯＳ−ＦＥＴのゲート酸化膜が絶縁破壊するおそれがある。

〈第２の問題点〉
また、図１では図示を省略したが、オン期間制御回路６を動作させるための直流電源が必要である。また、その他に絶縁型ＤＣ−ＤＣコンバータの２次側に過熱保護を行う保護回路や出力電圧等を監視する出力インターフェース回路を設ける場合には、それらを動作させるためにも直流電源が必要となる。この直流電源の電圧としては２Ｖ〜１５Ｖ程度が想定されるが、２次側回路が入力電圧変動範囲および出力電流変動範囲の全範囲で安定な動作を行い、且つ２次側回路への過電圧の印加を避けるためには、ある程度安定化された直流電圧を供給する事が望ましい。そのために例えば、トランスＴ１に設けた補助コイルの出力を整流平滑し、シリーズレギュレータで安定化すれば安定した直流電圧が得られるが、その分、回路構成が複雑化する。

〈第３の問題点〉
図１において、２次側のＡＮＤゲートＩＣ５の出力電圧が“Ｌ”レベルから“Ｈ”レベルに切り替わる瞬間にパルストランスＴ２を経由してコンデンサＣ７を充電することによってオフタイミング信号を発生する。ここでコンデンサＣ７の容量をＣ７、充電電圧をＶcs、スイッチング周波数をｆswとすると、パルス信号を発生するために、次の式で表される損失Ｐsgが２次側のパルス信号発生回路で発生する。

Ｐsg＝Ｃ７×Ｖcs²×ｆsw
そこで、この発明の目的は、上述の問題を解消して、同期整流素子の絶縁破壊を防止し、簡素な回路構成で２次側の回路へ安定した電源電圧を供給でき、２次側のパルス信号発生回路による電力損失を低減した、絶縁型ＤＣ−ＤＣコンバータを提供することにある。

上記課題を解決するために、この発明の絶縁型ＤＣ−ＤＣコンバータは次のように構成する。
［１］直流電力をスイッチングする主スイッチ素子（Ｑ１）と、該主スイッチ素子でスイッチングされることにより変換される交流電力を１次コイルから２次コイルへ伝送する主トランスと、該主トランスの２次コイルから出力される交流電力を整流する、少なくとも１つの電界効果型トランジスタを含む整流回路と、該整流回路の出力を平滑して出力部に直流電力を出力する出力平滑回路（Ｌ１，Ｃ２）とを備える絶縁型ＤＣ−ＤＣコンバータにおいて、
前記電界効果型トランジスタのゲート電圧を一定値以下に制限するゲート電圧制限回路（７）と、
前記２次コイルに生じる電圧から前記ゲート電圧制限回路で降圧される電圧を差し引いた電圧を整流平滑し、２次側回路の電力源となる直流電圧を生成する２次側回路用整流平滑回路と、
を備える。

この構成により、整流回路として作用する電界効果型トランジスタのゲート電圧が一定値以下に制限されるので、入力電圧の変動が大きくても、また出力電流が大きくても、整流回路の破壊が未然に防止できる。また、２次側回路用整流平滑回路によって２次側回路の電力源となる直流電圧が生成されるので、トランスに補助コイルを設けたり、シリーズレギュレータを設けたりする必要がなく、回路構成が簡素化できる。

［２］前記２次側回路は、出力電圧または出力電流の検出信号と基準信号とを比較する比較回路と、当該比較回路の比較結果に応じて、前記電界効果型トランジスタのゲート蓄積電荷の放電経路を形成して、出力電圧または出力電流が安定するように前記主スイッチ素子のオンデューティ比を定める（オンタイミングまたはオフタイミングの）パルス信号を発生するパルス信号発生回路（４）を含み、
前記パルス信号発生回路が発生するパルス信号を１次側へ絶縁状態で伝送するパルス信号伝送回路と、
前記パルス信号を受信して前記主スイッチ素子をタ−ンオフまたはタ−ンオンするパルス信号受信回路と、
を備える。

この構成により、元から存在する電界効果型トランジスタの損失以外の新たな損失が生じることがなく、２次側のパルス信号発生回路による電力損失が低下する。

［３］前記比較回路は２つに入力電圧を比較して、高低関係に応じて電源電圧または接地電圧を出力する電圧比較回路（ＩＣ１）から成り、
前記パルス信号発生回路（４）は、前記電圧比較回路の出力電圧と前記ゲート電圧制限回路（７）の出力電圧とのアンド条件でパルス信号を発生する回路とする。

この構成により、出力電圧が全周期にわたって基準電圧を上回るモードであっても、確実にパルス信号を発生させることができるという効果を奏する。

入力電圧の変動によらずに整流回路として作用する電界効果型トランジスタの駆動電圧の変動が抑えられ、リーケージインダクタンスに起因するスパイク電圧に対して電界効果型トランジスタのゲートが保護される。

ゲート電圧制限回路を２次側の直流電源に兼用することにより、補助巻線を有するトランスやレギュレータ回路を設けることなく、２次側回路に安定した直流電源電圧が供給でき、例えば２次側回路で用いる比較回路の出力端子が保護されるなど、入出力条件の変動にかかわらず、安定・安全に動作する回路を簡素な構成で実現できる。

２次側回路で発生したパルス信号を１次側回路に伝送して制御動作を行う回路構成において、同期整流素子の入力容量の充放電動作を利用してパルス信号を発生することによって、元から存在する電界効果型トランジスタの駆動損失以外の損失発生が回避され、高効率な回路動作が実現できる。

《第１の実施形態》
図２は第１の実施形態に係る絶縁型ＤＣ−ＤＣコンバータ１０１の回路図、図３はその各部の波形図である。図３を参照しながら図２各部の構成と作用について順に説明する。

図２に示すように、この絶縁型ＤＣ−ＤＣコンバータは、入力電源の入力端子＋Ｖｉｎ，−Ｖｉｎ、出力端子＋Ｖｏｕｔ，−Ｖｏｕｔ、主スイッチ素子Ｑ１、整流側同期整流素子としての電界効果型トランジスタＱ２、転流側同期整流素子としての電界効果型トランジスタＱ３、出力平滑コンデンサＣ２、チョークコイルＬ１、トランスＴ１およびパルストランスＴ２を備えている。前記出力平滑コンデンサＣ２およびチョークコイルＬ１によって出力平滑回路を構成している。上記入力電源は直流電力または交流成分を含む直流電力の電源である。

主トランスＴ１の１次側には、主スイッチ素子Ｑ１のスイッチング周期およびオンタイミングを定める方形波信号を発生する発振回路１、主スイッチ素子Ｑ１を駆動する信号受信／電力スイッチ駆動回路２を設けている。発振回路１は例えばＰＷＭ制御ＩＣであり、ＯＳＣ端子から方形波信号を出力する。信号受信／電力スイッチ駆動回路２は、そのＩＮ端子に上記方形波信号を入力し、ＯＵＴ端子の信号によって主スイッチ素子Ｑ１を駆動する。ＳＩＧＩＮ端子はパルス信号（オンタイミング信号）の受信端子である。またＧＮＤはグランド端子である。

主トランスＴ１の２次側には、パルス信号（オフタイミング信号）発生回路４、ランプ波発生回路５、オン期間制御回路６、およびゲート電圧制限回路７を設けている。

この絶縁型ＤＣ−ＤＣコンバータ１０１の電力変換部は共振リセットフォワードコンバータを構成していて、＋Ｖｉｎと−Ｖｉｎの間に加わる直流電力は、入力平滑コンデンサＣ１で平滑された後、主スイッチ素子Ｑ１でスイッチングされて交流電力に変換される（図３（ａ））。この交流電力は、主トランスＴ１の１次コイルｎ１から２次コイルｎ２に伝送され、以降に述べるように、整流側同期整流素子としての電界効果型トランジスタＱ２、転流側同期整流素子としての電界効果型トランジスタＱ３で整流された後、チョークコイルＬ１および出力平滑コンデンサＣ２で平滑されて再び直流電力に変換される。

この絶縁型ＤＣ−ＤＣコンバータ１０１は、以降に詳述するように出力電流を同期整流素子としての電界効果型トランジスタで整流することにより高効率化を図り、２次側に構成されたオン期間制御回路６で主スイッチ素子Ｑ１のオフタイミングを指示するパルス信号（オフタイミング信号）を発生し、これをパルストランスＴ２の２次コイルから１次コイルに伝送して主スイッチ素子をＰＷＭ制御することにより、高速応答性を実現している。

パルス信号発生回路４から発生されるパルス信号は、パルス信号伝送回路を構成するパルストランスＴ２を介して信号受信／電力スイッチ駆動回路２へ与えられる。この信号受信／電力スイッチ駆動回路２は本発明に係る「パルス信号受信回路」に相当する。また、転流側同期整流素子のオフタイミングを指示するパルス信号（ＳＲ駆動信号）は、パルストランスＴ３を介して伝送される。

比較回路であるコンパレータＩＣ１は、基準電圧発生回路Ｖｒｅｆで発生された基準電圧の抵抗Ｒ５，Ｒ６による分圧電圧と、出力電圧が抵抗Ｒ３，Ｒ４により分圧されるとともにランプ波発生回路５から発生されるランプ波信号が重畳された信号との比較を行う。

信号受信／電力スイッチ駆動回路２のＯＵＴ端子から出力されるＰＷＭ制御された方形波信号電圧（図３（ｂ））が、パルストランスＴ３の１次コイルｎ１とコンデンサＣ３の直列回路に加わると、この方形波信号電圧の立ち上がりのタイミングで、ＯＵＴ端子→パルストランスＴ３の１次コイルｎ１→コンデンサＣ３→１次側ＧＮＤ、の経路でＣ３を充電する電流が流れる。これにより、Ｔ３に転流側同期整流素子としての電界効果型トランジスタＱ３のオフタイミングを指示するパルス信号（ＳＲ駆動信号（図３（ｃ））が発生する。このＳＲ駆動信号はパルストランスＴ３の１次コイルｎ１から２次コイルｎ２に伝送され、トランジスタＱ６をオンする。

転流側同期整流素子としての電界効果型トランジスタＱ３は、主スイッチ素子Ｑ１がオフした直後にトランスのリセットパルスでＱ３の入力容量が充電され、この同期整流素子駆動信号でＱ６がオンするとＱ３の入力容量が放電され、主スイッチ素子Ｑ１と相補的なタイミングで駆動される（図３（ｄ））。

整流側同期整流素子としての電界効果型トランジスタＱ２は主トランスＴ１の２次コイルｎ２に発生する電圧がコンデンサＣ４およびトランジスタＱ５を介して印加されることにより自己駆動されるが、ゲート電圧制限回路７によってゲート駆動電圧のピーク値が一定値でクランプされる（図３（ｅ））。主トランスＴ１の２次コイルｎ２に発生する電圧は、ダイオードＤ３，Ｄ４、コンデンサＣ５，Ｃ６で構成される倍電圧整流回路で整流された後、ツェナーダイオードＺＤ１で電圧がツェナー電圧にクランプされる。コンデンサＣ５は例えば１００ｐＦ程度の小容量のコンデンサであり、余分な電力はツェナーダイオードＺＤ１で消費される。ツェナーダイオードＺＤ１のツェナー電圧をＶｚｄ１、トランジスタＱ５のゲート・ソース間スレショルド電圧をＶｔｈとすると、Ｑ５のゲート電圧がＶｚｄ１で安定化されるので、整流側同期整流素子としての電界効果型トランジスタＱ２のゲート電圧は、（Ｖｚｄ１−Ｖｔｈ）でクランプされる。これにより、入力電圧の増加による過電圧やトランスＴ１のリーケージインダクタンスに起因するスパイク電圧から整流側同期整流素子としての電界効果型トランジスタＱ２は保護される。なお、Ｑ６，Ｑ７はスイッチ素子として作用するのに対し、Ｑ５は能動領域で動作し、レギュレータとして作用する。ダイオードＤ６はＱ５のドレインをこのダイオードＤ６を介してグランドに接地することによって「グランド電位＋ダイオードの順方向電圧」にクランプし、Ｑ５のドレイン電圧を安定化する。

整流側同期整流素子としての電界効果型トランジスタＱ２のゲート電圧、すなわちゲート電圧制限回路７の出力電圧は、ダイオードＤ８、ＰＮＰトランジスタＱ７のＢ−Ｅ間、抵抗Ｒ１を介してコンパレータＩＣ１の出力端に加わるが、ゲート電圧制限回路７の作用によって過電圧が防止されるので、コンパレータＩＣ１の出力は過電圧から保護される。

一方、上記ゲート電圧制限回路７の出力には、ダイオードＤ７およびコンデンサＣ８によるピーク整流回路（本発明に係る「２次側回路用整流平滑回路」に相当。）を設けている。このピーク整流回路によって、ゲート電圧制限回路の出力電圧が整流・平滑されて直流電圧が生成され、これが２次側回路の電源電圧（電力源）として供給される。

このようにゲート電圧制限回路７の電圧制限作用により、絶縁型ＤＣ−ＤＣコンバータの入出力条件に関わらず、ほぼ一定電圧が２次側回路に供給される。また、整流側同期整流素子としての電界効果型トランジスタＱ２のゲートへの過電圧印加が防止されるだけでなく、ＩＣ１出力への過電圧印加が防止されるとともに、２次側回路の電源電圧が安定化される。

オン期間制御回路６のコンパレータＩＣ１は、（＋）端子に入力される、基準電圧発生回路Ｖｒｅｆの出力電圧の抵抗Ｒ５，Ｒ６による分圧電圧と、（−）端子に入力される、出力電圧の抵抗Ｒ３，Ｒ４による分圧電圧とを比較する（図３（ｆ））。

（−）端子入力の出力分圧電圧にはランプ波発生回路５が発生したランプ波が重畳され、主スイッチ素子Ｑ１のオン期間中に漸増する。（−）端子入力電圧の漸増によって、オン期間途中で（−）端子入力が（＋）端子入力より大きくなるとＩＣ１出力電圧が“Ｈ”レベルから“Ｌ”レベルに反転する（図３（ｇ））。

コンパレータＩＣ１の出力は、抵抗Ｒ１を介してパルス信号（オフタイミング信号）発生回路４のＰＮＰトランジスタＱ７のベースに接続されていて、トランジスタＱ７のエミッタにはダイオードＤ８を介してゲート電圧制限回路７の出力電圧（図３（ｈ））が入力される。ＩＣ１の出力電圧が“Ｈ”レベルから“Ｌ”レベルに反転してＱ７がオンすると、整流側同期整流素子としての電界効果型トランジスタＱ２のゲート蓄積電荷を放電する電流が、Ｑ２のゲート→ダイオードＤ８→Ｑ７のエミッタ→Ｑ７のコレクタ→パルストランスＴ２の２次コイルｎ２→Ｑ２のソースの経路（放電経路）で流れる。このことにより、パルストランスＴ２にパルス信号（オフタイミング信号）（図３（ｉ））が発生する。前記パルス信号は、整流側同期整流素子としての電界効果型トランジスタＱ２のゲート蓄積電荷の放電動作を利用して発生するため、元から存在する整流側同期整流素子としての電界効果型トランジスタＱ２の駆動損失以外の損失が新たに発生することはない。

ダイオードＤ２はパルス信号発生後のパルストランスＴ２をリセットする。また、ダイオードＤ８は、ＩＣ１の出力電圧が“Ｈ”レベルで、ゲート電圧制限回路７の出力電圧が“Ｌ”レベルの時、Ｑ７のＢ−Ｅ間に加わる逆バイアスに対してＱ７を保護する。

トランジスタＱ７のエミッタに、ゲート電圧制限回路７の出力電圧をダイオードＤ８を介して加え、Ｑ７のベースにＩＣ１の出力電圧を加えることによって、図１に示したＡＮＤゲートと同様に、ＡＮＤ論理のパルス信号発生動作を行う。絶縁型ＤＣ−ＤＣコンバータの出力が過電圧状態になり、ＩＣ１の出力電圧が全周期に亘って“Ｌ”レベルになると、主スイッチ素子Ｑ１がオンしてゲート電圧制限回路７の出力電圧がＨレベルに反転すると同時にパルス信号を発生することによって主スイッチ素子Ｑ１を最小デューティで駆動し、過電圧状態を解消する。

パルストランスＴ２の２次コイルｎ２に発生したパルス信号（オフタイミング信号）は、パルストランスＴ２の２次コイルｎ２から１次コイルｎ１に伝送されて、信号受信／電力スイッチ駆動回路２のＳＩＧＩＮ端子に入力され、発振回路１のＯＳＣ端子から出力される最大デューティに相当する方形波信号（図３（ｊ））がＩＮ端子に入力される。

信号受信／電力スイッチ駆動回路２のＯＵＴ端子電圧は、上記方形波信号のオンタイミングと同期してオンし、ＳＩＧＩＮ端子に入力されるオフタイミング信号と同期してオフする。このことによって主スイッチ素子Ｑ１のＰＷＭ制御を行い、コンバータの出力電圧を安定化する。

例えば、図３のＡ部分で示すように出力電圧が増加すると、オン期間開始からＩＣ１の（−）端子入力が（＋）端子入力を上回るまでの期間が短くなり、デューティが狭まるので出力電圧の上昇が抑制される。また、図２のＢ部分で示すように、出力電圧が低下すると、オン期間の開始からＩＣ１の（−）端子入力が（＋）端子入力を上回るまでの期間が長くなり、主スイッチ素子Ｑ１のオンデューティ比が大きくなるので出力電圧の低下が抑制される。

このようにして、フォトカプラや誤差アンプを用いることなく、それらに起因する位相遅れがなく、高速応答性が実現できる。

《第２の実施形態》
図４は第２の実施形態に係る絶縁型ＤＣ−ＤＣコンバータ１０２の回路図、図５はその各部の波形図である。
図４に示すように、この絶縁型ＤＣ−ＤＣコンバータ１０２は、入力電源の入力端子＋Ｖｉｎ，−Ｖｉｎ、出力端子＋Ｖｏｕｔ，−Ｖｏｕｔ、主スイッチ素子Ｑ１、整流側同期整流素子としての電界効果型トランジスタＱ２、転流側同期整流素子としての電界効果型トランジスタＱ３、出力平滑コンデンサＣ２、チョークコイルＬ１、主トランスＴ１およびパルストランスＴ２を備えている。

主トランスＴ１の１次側には、主スイッチ素子Ｑ１のスイッチング周期およびオンタイミングを定める方形波信号を発生する発振回路１、主スイッチ素子Ｑ１を駆動する信号受信／電力スイッチ駆動回路２を設けている。発振回路１は例えばＰＷＭ制御ＩＣであり、ＯＳＣ端子から方形波信号を出力する。信号受信／電力スイッチ駆動回路２は、そのＩＮ端子に上記方形波信号を入力し、ＯＵＴ端子の信号によって主スイッチ素子Ｑ１を駆動する。ＳＩＧＩＮ端子はパルス信号（オンタイミング信号）の受信端子である。またＧＮＤはグランド端子である。

主トランスＴ１の２次側には、パルス信号（オフタイミング信号）発生回路４、ランプ波発生回路５、オン期間制御回路６、およびゲート電圧制限回路７を設けている。

第１・第２の実施形態では主スイッチ素子Ｑ１のオフタイミングを指示するオフタイミング信号をパルストランスＴ２で伝送するようにしていたのに対して、第２の実施形態では、主スイッチ素子Ｑ１のオンタイミングを指示するオンタイミング信号を伝送することによってパルストランスＴ３を不要としている。

この絶縁型ＤＣ−ＤＣコンバータ１０２の電力変換部は第１・第２の実施形態と同様に共振リセットフォワードコンバータを構成していて、＋Ｖｉｎと−Ｖｉｎの間に加わる直流電力は、入力平滑コンデンサＣ１で平滑された後、主スイッチ素子Ｑ１でスイッチングされて交流電力に変換される（図５（ａ））。この交流電力は、主トランスＴ１の１次コイルｎ１から２次コイルｎ２に伝送され、以降に述べるように、整流側同期整流素子としての電界効果型トランジスタＱ２、転流側同期整流素子としての電界効果型トランジスタＱ３で整流された後、チョークコイルＬ１および出力平滑コンデンサＣ２で平滑されて再び直流電力に変換される。

整流側同期整流素子としての電界効果型トランジスタＱ２および転流側同期整流素子としての電界効果型トランジスタＱ３のゲート駆動電圧のピ−ク値はゲート電圧制限回路７によって一定値にクランプされる。すなわち、整流側同期整流素子としての電界効果型トランジスタＱ２のＤ−Ｓ間に発生する電圧がダイオードＤ１０およびコンデンサＣ６でピ−ク整流された後、抵抗Ｒ９、ツェナーダイオードＺＤ１で安定化される。この安定された電圧は、能動領域でレギュレ−タとして動作するトランジスタＱ５，Ｑ８を介して、整流側同期整流素子としての電界効果型トランジスタＱ２および転流側同期整流素子としての電界効果型トランジスタＱ３のゲートに供給される。

ツェナーダイオードＺＤ１のツェナー電圧をＶｚｄ１、トランジスタＱ５，Ｑ８のゲート・ソース間スレショルド電圧をＶｔｈとすると、Ｑ５，Ｑ８のゲート電圧がＶｚｄ１で安定化される。すなわち、整流側同期整流素子としての電界効果型トランジスタＱ２のゲート電圧は、Ｖｚｄ１−Ｖｔｈでクランプされ、入力電圧の増加による過電圧やトランスＴ１のリーケージインダクタンスに起因するスパイク電圧から保護される。

転流側同期整流素子としての電界効果型トランジスタＱ３は、主スイッチ素子Ｑ１がオフした直後にトランスのリセットパルスで入力容量が充電され、オンタイミング信号発生時にＱ６がオンすると入力容量が放電されるので、主スイッチ素子Ｑ１と相補的なタイミングで駆動される（図５（ｃ））。一方、整流側同期整流素子としての電界効果型トランジスタＱ２は、主トランスＴ１の２次コイルｎ２に発生する電圧で自己駆動される（図５（ｄ））。

転流側同期整流素子としての電界効果型トランジスタＱ３のゲート電圧、すなわちゲート電圧制限回路７の出力電圧は、ダイオードＤ８、ＰＮＰトランジスタＱ７のＢ−Ｅ間および抵抗Ｒ１を介してコンパレータＩＣ１の出力に加わるが、ゲート電圧制限回路７によって過電圧が防止されるのでコンパレータＩＣ１の出力は過電圧から保護される。

なお、Ｑ６、Ｑ７は上記Ｑ５，Ｑ８と異なり、スイッチ素子として動作する。
上記ゲート電圧制限回路７の出力には、ダイオードＤ７およびコンデンサＣ８によるピ−ク整流回路（本発明に係る「２次側回路用整流平滑回路」に相当。）を設けている。このピーク整流回路によって、ゲート電圧制限回路の出力電圧が整流・平滑されて直流電圧が生成され、これが２次側回路の電源電圧（電力源）として供給される。

このようにゲート電圧制限回路７の電圧制限作用により、絶縁型ＤＣ−ＤＣコンバータの入出力条件に関わらず、ほぼ一定電圧が２次側回路に供給される。また、ゲート電圧制限回路７は、整流側同期整流素子としての電界効果型トランジスタＱ２のゲートおよび転流側同期整流素子としての電界効果型トランジスタＱ３のゲートへの過電圧印加を防止するだけでなく、ＩＣ１出力への過電圧印加を防止するとともに、２次側回路の電源電圧を安定化させる。

オフ期間制御回路８のコンパレータＩＣ１は、（＋）端子に入力される、出力電圧の抵抗Ｒ３，Ｒ４による分圧電圧と、（−）端子に入力される、基準電圧発生回路Ｖｒｅｆの出力電圧の抵抗Ｒ５，Ｒ６による分圧電圧とを比較する（図５（ｅ））。（＋）端子に入力される、出力分圧電圧にはランプ波発生回路５が発生したランプ波が重畳され、主スイッチ素子Ｑ１のオフ期間中に漸減する。（＋）端子入力電圧の漸増によって、オフ期間途中で（−）端子入力が（＋）端子入力より大きくなると、ＩＣ１出力電圧が“Ｈ”レベルから“Ｌ”レベルに反転する（図５（ｆ））。

コンパレータＩＣ１の出力は、抵抗Ｒ１を介してパルス信号発生回路４のＰＮＰトランジスタＱ７ベースに接続されていて、Ｑ７エミッタはダイオードＤ８を介してゲート電圧制限回路７の出力（図５（ｇ））に接続されている。

ＩＣ１の出力電圧が“Ｈ”レベルから“Ｌ”レベルに反転してＱ７がオンすると、転流側同期整流素子としての電界効果型トランジスタＱ３のゲート蓄積電荷を放電する電流が、Ｑ３のゲート→ダイオードＤ８→Ｑ７のエミッタ→Ｑ７のコレクタ→パルストランスＴ２の２次コイルｎ２→Ｑ２のソース、の経路で流れる。このことにより、パルストランスＴ２にパルス信号（オンタイミング信号、図５（ｈ））が発生する。同時に、トランジスタＱ６のＧ−Ｓ間にパルス電圧が発生することによってＱ６がオンして、転流側同期整流素子としての電界効果型トランジスタＱ３のゲート蓄積電荷が瞬時に放電される。転流側同期整流素子としての電界効果型トランジスタＱ３のゲート蓄積電荷の大半がＱ６経由で放電されても、コンデンサＣ９の蓄積電荷の放電によって一定のパルス幅のオンタイミング信号が確保される。

ダイオードＤ２はパルストランス発生後のパルストランスＴ２をリセットする。また、ダイオードＤ８は、ＩＣ１出力電圧が“Ｈ”レベルで、ゲート電圧制限回路７の出力電圧が“Ｌ”レベルの時、Ｑ７のＢ−Ｅ間に加わる逆バイアスに対してＱ７を保護する。

この第２の実施形態は、第１の実施形態と異なり、出力電圧が過電圧状態の場合にオンタイミング信号が発生しないと主スイッチ素子Ｑ１がオンせず、過電圧状態が自然に解消されるのでＡＮＤ論理を必要としないが、出力電圧が低電圧状態ではＡＮＤ論理のパルス信号発生動作が必要である。絶縁型ＤＣ−ＤＣコンバータの出力が低電圧状態になり、ＩＣ１の出力電圧が全周期に亘って“Ｌ”レベルになると、主スイッチ素子Ｑ１がオフして転流側同期整流素子としての電界効果型トランジスタＱ３のゲート電圧が“Ｌ”レベルからＨレベルに反転すると同時にパルス信号を発生する。主スイッチ素子Ｑ１のオフ直後にＳＩＧＩＮ端子がパルス信号を受信すると、主スイッチ素子Ｑ１が最大デューティで駆動されるように信号受信／電力スイッチ駆動回路２を構成すれば、最大デューティのスイッチング動作によって出力低電圧状態が解消する。ただし、絶縁型ＤＣ−ＤＣコンバータの起動時にはオンタイミング信号が発生しないので、起動時にはオンタイミング信号がなくても起動するように起動回路を構成しておく。

パルストランスＴ２の２次コイルｎ２に発生したパルス信号（オンタイミング信号）は、パルストランスＴ２の２次コイルｎ２から１次コイルｎ１に伝送されて信号受信／電力スイッチ駆動回路２のＳＩＧＩＮ端子に入力され、発振回路１のＯＳＣ端子から出力される最大デューティに相当する方形波信号（図５（ｉ））がＩＮ端子に入力される。信号受信／電力スイッチ駆動回路２のＯＵＴ端子電圧は、ＳＩＧＩＮ端子に入力されるオンタイミング信号と同期してオンし、該方形波のオフタイミングと同期してオフすることによって主スイッチ素子Ｑ１のＰＷＭ制御を行い、コンバータの出力電圧を安定化する。

例えば、図５のＡ部分で示すように、出力電圧が増加すると、オフ期間開始からＩＣ１の（＋）入力が漸減して（−）入力を下回るまでの期間が長くなり、デューティが狭まるので出力電圧の上昇が抑制される。また、図５のＢ部分で示すように、出力電圧が減少すると、オフ期間開始からＩＣ１の（＋）入力が漸減して（−）入力を下回るまでの期間が短くなり、主スイッチ素子Ｑ１のオンデューティ比が大きくなるので出力電圧の低下が抑制される。

このようにして、フォトカプラや誤差アンプを用いることなく、それらに起因する位相遅れがなく、高速応答性が実現できる。

《第３の実施例》
図６は第３の実施形態に係る絶縁型ＤＣ−ＤＣコンバータ１０３の回路図である。
第１の実施形態として図２に示した絶縁型ＤＣ−ＤＣコンバータでは、整流側同期整流素子としての電界効果型トランジスタの駆動電圧を、トランスＴ１の２次コイルｎ２から直接とるようにしたが、図６に示す例では、トランスＴ１の２次コイルｎ２に直列に接続されたチョークコイルトランスＬ１の２次コイルからとっている。これに伴い、ゲート電圧制限回路７はトランジスタＱ５、抵抗Ｒ１０、ツェナー電圧をＺＤ１、コンデンサＣ６で構成している。その他の構成は図２に示したものと同様である。

なお、図２に示した例ではコンデンサＣ５，Ｃ６およびダイオードＤ３，Ｄ４によって倍電圧整流回路を構成し、入力電源電圧が低い場合でも、Ｑ５がオンできるようにしたが、図６に示す例では、チョークコイルトランスＬ１の巻数比を高めれば必要な電圧を確保できるので、倍電圧整流回路は構成していない。

整流側同期整流素子としての電界効果型トランジスタＱ２および転流側同期整流素子としての電界効果型トランジスタＱ３のゲート駆動電圧のピ−ク値はゲート電圧制限回路７によって一定値にクランプされる。すなわち、チョークコイルトランスＬ１の２次コイルの電圧は抵抗Ｒ１０およびツェナーダイオードＺＤ１で安定化される。この安定された電圧は、能動領域でレギュレ−タとして動作するトランジスタＱ５を介して、整流側同期整流素子としての電界効果型トランジスタＱ２のゲートに供給される。

ツェナーダイオードＺＤ１のツェナー電圧をＶｚｄ１、トランジスタＱ５のゲート・ソース間スレショルド電圧をＶｔｈとすると、Ｑ５のゲート電圧がＶｚｄ１で安定化される。すなわち、整流側同期整流素子としての電界効果型トランジスタＱ２のゲート電圧は、Ｖｚｄ１−Ｖｔｈでクランプされ、入力電圧の増加による過電圧やトランスＴ１のリーケージインダクタンスに起因するスパイク電圧から保護される。

《第４の実施例》
図７は第４の実施形態に係る絶縁型ＤＣ−ＤＣコンバータ１０４の回路図である。
第１〜第３の各実施形態では何れもフォワード形式のコンバータを例に挙げたが、図７に示す絶縁型ＤＣ−ＤＣコンバータはフライバック型のコンバータである。

この絶縁型ＤＣ−ＤＣコンバータ１０４は、入力電源の入力端子＋Ｖｉｎ，−Ｖｉｎ、出力端子＋Ｖｏｕｔ，−Ｖｏｕｔ、主スイッチ素子Ｑ１、同期整流素子としての電界効果型トランジスタＱ２、出力平滑コンデンサＣ２、２次側制御回路９主トランスＴ１およびパルストランスＴ３を備えている。

主トランスＴ１の１次側には、主スイッチ素子Ｑ１のＰＷＭ制御を行うスイッチング制御回路１０、２次側からのフォードバック信号を受信するフォトカプラＰＣ１（受光部）を設けている。スイッチング制御回路１０はＯＵＴ端子から出力する方形波信号によって主スイッチ素子Ｑ１を駆動する。ＦＢ端子はフィードバック信号の受信端子である。またＧＮＤはグランド端子である。

主トランスＴ１の２次側には、主トランスＴ１の２次コイルから同期整流素子としての電界効果型トランジスタＱ２のゲートへ与えられる電圧を一定電圧に安定化するとともに２次側制御回路９に対して電源電圧として供給するゲート電圧制限回路７を設けている。

この絶縁型ＤＣ−ＤＣコンバータはフライバック型であるので、同期整流素子としての電界効果型トランジスタＱ２は１つで良く、チョークコイル（Ｌ１）も不要である。また、主スイッチＱ１がオンの時に主トランスＴ１の２次コイルｎ２はオフしているので、オフタイミング信号発生回路も、パルストランス（Ｔ２）も不要である。

スイッチング制御回路１０のＯＵＴ端子から出力されるＰＷＭ制御された方形波信号電圧が、パルストランスＴ３の１次コイルｎ１とコンデンサＣ３の直列回路に加わると、この方形波信号電圧の立ち上がりのタイミングで、ＯＵＴ端子→パルストランスＴ３の１次コイルｎ１→コンデンサＣ３→１次側ＧＮＤ、の経路でＣ３を充電する電流が流れる。これにより、同期整流素子Ｑ２のオフタイミングを指示するパルス信号（ＳＲ駆動信号）がＴ３に発生する。このＳＲ駆動信号はパルストランスＴ３の１次コイルｎ１から２次コイルｎ２に伝送され、トランジスタＱ６をオンする。トランジスタＱ６のオンにより、トランジスタＱ６およびダイオードＤ１２による直列回路の両端の電位差すなわち同期整流素子Ｑ２のゲート電圧が低下し、Ｑ２はオフする。

同期整流素子Ｑ２は主トランスＴ１の２次コイルｎ２に発生する電圧がコンデンサＣ４およびトランジスタＱ５を介して印加されることにより自己駆動される。

ゲート電圧制限回路７内の抵抗Ｒ１０およびツェナーダイオードＺＤ１により、トランジスタＱ５のゲートに印加される駆動電圧のピーク値はツェナーダイオードＺＤ１のツェナー電圧でクランプされる。ツェナーダイオードＺＤ１のツェナー電圧をＶｚｄ１、トランジスタＱ５のゲート・ソース間スレショルド電圧をＶｔｈとすると、同期整流素子としての電界効果型トランジスタＱ２のゲート電圧は、（Ｖｚｄ１−Ｖｔｈ）でクランプされる。これにより、入力電圧の増加による過電圧やトランスＴ１のリーケージインダクタンスに起因するスパイク電圧から整流側同期整流素子Ｑ２は保護される。トランジスタＱ６はスイッチ素子として作用するのに対し、Ｑ５は能動領域で動作し、レギュレータとして作用する。

また、ゲート電圧制限回路７によって発生される電圧は、平滑用のコンデンサＣ８および逆流防止用のダイオードＤ７を介して、フォトカプラＰＣ１（発光部）とシャントレギュレータＩＣ６による出力電圧検出回路、および２次側制御回路９へ、安定した電源電圧を供給する。

２次側制御回路９は、負荷を制御するマイコンや、オペアンプＩＣ等、電源に直流安定化電源が必要な回路である。上記出力電圧検出回路は抵抗Ｒ３，Ｒ４からなる分圧回路の出力電圧に応じてスイッチング制御回路１０のフィードバック端子ＦＢへのフィードバック量を制御する。

なお、本発明は第１〜第４の実施形態に限定されるものではなく、次に述べるように様々な応用が可能である。
例えば電力変換部の回路構成は第１〜第３の実施形態で示したフォワード形式のコンバータや、第４の実施形態で示したフライバック型のコンバータだけでなく、様々な絶縁型スイッチング電力変換回路のトポロジーが適用可能であり、同期整流素子として電界効果型トランジスタを用いる回路であれば、シングルエンドタイプだけでなく、ダブルエンドのプッシュプル、ハーフブリッジ、フルブリッジのコンバータにも適用できる。

また、同期整流素子としての電界効果型トランジスタのゲート電圧を一定値以下に制限するゲート電圧制限回路の出力を整流平滑して直流電圧を生成し、絶縁型ＤＣ−ＤＣコンバータの２次側に設けた他の方式の制御回路や、過熱保護等の保護回路や、出力電圧監視回路等の出力インタフェ−ス回路の電力源として供給しても良い。

また、パルストランスＴ２，Ｔ３を、主トランスＴ１またはチョークコイルＬ１と同一のコアを共用する複合磁性部品（例えば特開２０００−２６０６３９に開示されているコイル装置）で構成し、部品の小型化、低価格化を図ることも可能である。

さらに、出力電圧の検出に代えて出力電流を検出するようにして、定電流制御を行う絶縁型ＤＣ−ＤＣコンバータを構成することもできる。

特許文献１に示されているフォワード形式の絶縁型ＤＣ−ＤＣコンバータの回路図である。 第１の実施形態に係るフォワード形式の絶縁型ＤＣ−ＤＣコンバータの回路図である。 図２各部の波形図である。 第２の実施形態に係るフォワード形式の絶縁型ＤＣ−ＤＣコンバータの回路図である。 図４各部の波形図である。 第３の実施形態に係るフォワード形式の絶縁型ＤＣ−ＤＣコンバータの回路図である。 第４の実施形態に係るフライバック方式の絶縁型ＤＣ−ＤＣコンバータの回路図である。

符号の説明

１…発振回路
２…信号受信／電力スイッチ駆動回路
３…同期整流素子駆動回路
４…パルス信号発生回路
５…ランプ波発生回路
６…オン期間制御回路
７…ゲート電圧制限回路
８…オフ期間制御回路
９…２次側制御回路
１０１〜１０３…フォワード形式の絶縁型ＤＣ−ＤＣコンバータ
１０４…フライバック形式の絶縁型ＤＣ−ＤＣコンバータ
Ｔ１…主トランス
Ｔ２…パルストランス
Ｔ３…パルストランス
Ｌ１…チョークコイル，チョークコイルトランス
ＩＣ１…コンパレータ
ＩＣ６…シャントレギュレータ
ＩＣ５…ＡＮＤゲート
ＰＣ１…フォトカプラ
Ｖｒｅｆ…基準電圧発生回路
Ｑ１…主スイッチ素子
Ｑ２…整流側同期整流素子としての電界効果型トランジスタ
Ｑ３…転流側同期整流素子としての電界効果型トランジスタ
ＺＤ１…ツェナーダイオード
Ｃ１…入力平滑コンデンサ
Ｃ２…出力平滑コンデンサ
Ｄ１〜Ｄ１２…ダイオード

Claims (3)

1. 直流電力をスイッチングする主スイッチ素子と、該主スイッチ素子でスイッチングされることにより変換される交流電力を１次コイルから２次コイルへ伝送する主トランスと、該主トランスの２次コイルから出力される交流電力を整流する、少なくとも１つの電界効果型トランジスタを含む整流回路と、該整流回路の出力を平滑して出力部に直流電力を出力する出力平滑回路とを備える絶縁型ＤＣ−ＤＣコンバータにおいて、
   前記電界効果型トランジスタのゲート電圧を一定値以下に制限するゲート電圧制限回路と、
   前記２次コイル、もしくは前記２次コイルに直列に接続されたインダクタに生じる電圧から前記ゲート電圧制限回路で降圧される電圧を差し引いた電圧を整流平滑し、２次側回路の電力源となる直流電圧を生成する２次側回路用整流平滑回路と、
   を備えたことを特徴とする絶縁型ＤＣ−ＤＣコンバータ。
2. 前記２次側回路は、出力電圧または出力電流の検出信号と基準信号とを比較する比較回路と、当該比較回路の比較結果に応じて、前記電界効果型トランジスタのゲート蓄積電荷の放電経路を形成して、出力電圧または出力電流が安定するように前記主スイッチ素子のオンデューティ比を定めるパルス信号を発生するパルス信号発生回路を含み、
   前記パルス信号発生回路が発生するパルス信号を１次側へ絶縁状態で伝送するパルス信号伝送回路と、
   前記パルス信号を受信して前記主スイッチ素子をタ−ンオフまたはタ−ンオンするパルス信号受信回路と、
   を備えた、請求項１に記載の絶縁型ＤＣ−ＤＣコンバータ。
3. 前記比較回路は２つの入力電圧を比較する電圧比較回路から成り、
   前記パルス信号発生回路は、前記電圧比較回路の出力電圧と前記ゲート電圧制限回路の出力電圧とのＡＮＤ条件でパルス信号を発生する回路である、請求項２に記載の絶縁型ＤＣ−ＤＣコンバータ。

Images