JPH04222457A - スイッチングコンバータ - Google Patents
スイッチングコンバータInfo
- Publication number
- JPH04222457A JPH04222457A JP3072393A JP7239391A JPH04222457A JP H04222457 A JPH04222457 A JP H04222457A JP 3072393 A JP3072393 A JP 3072393A JP 7239391 A JP7239391 A JP 7239391A JP H04222457 A JPH04222457 A JP H04222457A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- capacitor
- transistor
- duty cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000007599 discharging Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、入力から出力への電気
エネルギの転送を制御するスイッチと、前記出力におけ
る信号と基準信号との間の差からエラー信号を生成する
エラー増幅器と、クロック信号のオンオフ期間がこのエ
ラー信号の関数で変化されて前記スイッチを制御するデ
ューティーサイクル制御装置とを具備しているスイッチ
ングコンバータに関するものである。
エネルギの転送を制御するスイッチと、前記出力におけ
る信号と基準信号との間の差からエラー信号を生成する
エラー増幅器と、クロック信号のオンオフ期間がこのエ
ラー信号の関数で変化されて前記スイッチを制御するデ
ューティーサイクル制御装置とを具備しているスイッチ
ングコンバータに関するものである。
【０００２】
【従来の技術】そのようなスイッチングコンバータはす
でに知られている（例えばＥｕｇｅｎ Ｒ． Ｈｎａｔ
ｅｋ “Ｄｅｓｉｇｎ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ
Ｐｏｗｅｒ Ｓｕｐｐｌｉｅｓ”１９８１年バンノス
トランド社出版、５６２ 乃至５８１ 頁参照）。
でに知られている（例えばＥｕｇｅｎ Ｒ． Ｈｎａｔ
ｅｋ “Ｄｅｓｉｇｎ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ
Ｐｏｗｅｒ Ｓｕｐｐｌｉｅｓ”１９８１年バンノス
トランド社出版、５６２ 乃至５８１ 頁参照）。
【０００３】この従来知られた形式のスイッチングコン
バータでは、非常に小さいエラー信号がクロック信号の
オン期間をゼロにする可能性がある。その結果、デュー
ティーサイクル制御装置の出力信号には比較的大きい低
周波数リップルが含まれ、大きな低周波数雑音が発生す
る。これは電話システムの音声帯域のような低い周波数
帯域で動作するシステムにおいては好ましくない。
バータでは、非常に小さいエラー信号がクロック信号の
オン期間をゼロにする可能性がある。その結果、デュー
ティーサイクル制御装置の出力信号には比較的大きい低
周波数リップルが含まれ、大きな低周波数雑音が発生す
る。これは電話システムの音声帯域のような低い周波数
帯域で動作するシステムにおいては好ましくない。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上記
のような形式のものではあるが低周波数雑音について改
善された特性を有するスイッチングコンバータを提供す
ることである。
のような形式のものではあるが低周波数雑音について改
善された特性を有するスイッチングコンバータを提供す
ることである。
【０００５】
【課題を解決するための手段】本発明によればこの目的
は、前記デューティーサイクル制御装置が少なくともク
ロック信号の各期間のゼロより大きい予め定められた割
合の期間中前記スイッチをオンにするパルス発生装置を
具備しているスイッチングコンバータによって達成され
る。
は、前記デューティーサイクル制御装置が少なくともク
ロック信号の各期間のゼロより大きい予め定められた割
合の期間中前記スイッチをオンにするパルス発生装置を
具備しているスイッチングコンバータによって達成され
る。
【０００６】このようにして上記のエラー信号が非常に
小さい場合であってもスイッチは周期的にオンになり、
それ故出力信号には低周波数リップルが含まれない。
小さい場合であってもスイッチは周期的にオンになり、
それ故出力信号には低周波数リップルが含まれない。
【０００７】本発明のスイッチングコンバータの別の特
徴は、前記デューティーサイクル制御装置がオン期間の
それぞれの開始において前記パルス発生装置によって生
成されたパルス信号の振幅よりも小さい予め定められた
ピーク振幅に到達する鋸歯状波信号を前記各クロック期
間中に生成する鋸歯状波発生装置と、前記鋸歯状波信号
と前記パルス信号とのオア処理を行うゲート回路と、こ
のゲート回路の出力信号を前記エラー信号と比較し前記
スイッチの動作を制御するためのデジタル出力信号を生
成する比較回路とを具備している事である。
徴は、前記デューティーサイクル制御装置がオン期間の
それぞれの開始において前記パルス発生装置によって生
成されたパルス信号の振幅よりも小さい予め定められた
ピーク振幅に到達する鋸歯状波信号を前記各クロック期
間中に生成する鋸歯状波発生装置と、前記鋸歯状波信号
と前記パルス信号とのオア処理を行うゲート回路と、こ
のゲート回路の出力信号を前記エラー信号と比較し前記
スイッチの動作を制御するためのデジタル出力信号を生
成する比較回路とを具備している事である。
【０００８】このようにしてデューティーサイクル制御
装置によって発生されたデジタル出力信号のデューティ
ーサイクルは前記予め定められた割合からのエラー信号
の関数で変化する。
装置によって発生されたデジタル出力信号のデューティ
ーサイクルは前記予め定められた割合からのエラー信号
の関数で変化する。
【０００９】本発明のスイッチングコンバータの別の特
徴は、さらに駆動回路を具備し、その入力は前記デュー
ティーサイクル制御装置の出力に結合され、その出力は
前記スイッチを制御し、前記スイッチは入力回路の一部
を形成するトランジスタであり、前記トランジスタを通
る電流に比例するその両端間の電圧が感知される抵抗と
直列に接続されて入力端子に結合され、前記駆動回路は
その入力出力間に直列に接続されたキャパシタと増幅器
とを具備し、第３の比較装置が基準電圧と前記抵抗の両
端間の感知された電圧とを比較し、この第３の比較装置
の出力が別のトランジスタのゲートを制御し、そのトレ
イン・ソース路は前記感知された電圧が前記基準電圧を
超えたとき前記駆動回路の増幅器の入力を短絡すること
である。
徴は、さらに駆動回路を具備し、その入力は前記デュー
ティーサイクル制御装置の出力に結合され、その出力は
前記スイッチを制御し、前記スイッチは入力回路の一部
を形成するトランジスタであり、前記トランジスタを通
る電流に比例するその両端間の電圧が感知される抵抗と
直列に接続されて入力端子に結合され、前記駆動回路は
その入力出力間に直列に接続されたキャパシタと増幅器
とを具備し、第３の比較装置が基準電圧と前記抵抗の両
端間の感知された電圧とを比較し、この第３の比較装置
の出力が別のトランジスタのゲートを制御し、そのトレ
イン・ソース路は前記感知された電圧が前記基準電圧を
超えたとき前記駆動回路の増幅器の入力を短絡すること
である。
【００１０】このようにしてこのスイッチングコンバー
タとその負荷は過電流または過電圧による破壊から保護
される。
タとその負荷は過電流または過電圧による破壊から保護
される。
【００１１】上述のおよびその他の本発明の種々の目的
および特徴は、以下の添付図面を参照にした詳細な説明
からさらに明らかになるであろう。
および特徴は、以下の添付図面を参照にした詳細な説明
からさらに明らかになるであろう。
【００１２】
【実施例】以下説明するスイッチングコンバータＳＰＣ
はデジタル電話交換機のアナログ電話回路に直流電圧
を供給するために使用される。このコンバータは典型的
なフライバックコンバータの全ての素子、例えば前記文
献の５６２乃至５８１ 頁に記載されたような素子を含
んでいる。
はデジタル電話交換機のアナログ電話回路に直流電圧
を供給するために使用される。このコンバータは典型的
なフライバックコンバータの全ての素子、例えば前記文
献の５６２乃至５８１ 頁に記載されたような素子を含
んでいる。
【００１３】図１に示されたスイッチングコンバータＳ
ＰＣ は入力直流電圧ＶＩＮ を出力直流電圧ＶＯＵＴ
に変換することができる。これらの両電圧はそれぞれ同
じ符号の端子とアースとの間に生じる。入力直流電圧Ｖ
ＩＮ は例えば蓄電池のようなエネルギ源（図示せず）
によって供給され、一方出力直流電圧ＶＯＵＴは例えば
電話ライン回路である負荷（図示せず）に供給するため
に使用される。
ＰＣ は入力直流電圧ＶＩＮ を出力直流電圧ＶＯＵＴ
に変換することができる。これらの両電圧はそれぞれ同
じ符号の端子とアースとの間に生じる。入力直流電圧Ｖ
ＩＮ は例えば蓄電池のようなエネルギ源（図示せず）
によって供給され、一方出力直流電圧ＶＯＵＴは例えば
電話ライン回路である負荷（図示せず）に供給するため
に使用される。
【００１４】スイッチングコンバータＳＰＣ の主体は
、エラー増幅器ＥＡと、デューティーサイクル制御装置
ＤＣＣ 、駆動回路ＤＲおよび出力段ＯＳの直列接続に
よって構成されている。
、エラー増幅器ＥＡと、デューティーサイクル制御装置
ＤＣＣ 、駆動回路ＤＲおよび出力段ＯＳの直列接続に
よって構成されている。
【００１５】エラー増幅器ＥＡはフィードバック信号入
力端子ＶＯＵＴと、電圧基準入力端子ＶＲＥＦ１ と、
エラー出力端子ＶＥとを具備し、エラー出力端子ＶＥは
同じ記号ＶＥで示されたエラー信号を出力する。
力端子ＶＯＵＴと、電圧基準入力端子ＶＲＥＦ１ と、
エラー出力端子ＶＥとを具備し、エラー出力端子ＶＥは
同じ記号ＶＥで示されたエラー信号を出力する。
【００１６】デューティーサイクル制御装置ＤＣＣ は
エラー入力端子ＶＥ、電圧基準入力端子ＶＲＥＦ２ 、
クロック入力端子ＣＬＫ 、および信号出力端子ＶＤを
備え、エラー入力端子ＶＥには同じ記号で示されたエラ
ー信号が供給される。 クロック入力端子ＣＬＫ にはデューティーサイクル５
０％のクロック信号が供給される。
エラー入力端子ＶＥ、電圧基準入力端子ＶＲＥＦ２ 、
クロック入力端子ＣＬＫ 、および信号出力端子ＶＤを
備え、エラー入力端子ＶＥには同じ記号で示されたエラ
ー信号が供給される。 クロック入力端子ＣＬＫ にはデューティーサイクル５
０％のクロック信号が供給される。
【００１７】信号出力端子ＶＤは駆動回路ＤＲの同じ符
号で示された信号入力端子に接続され、この駆動回路Ｄ
Ｒはまた電圧基準入力端子ＶＲＥＦ３ 、感知入力端子
ＶＳ、および信号出力端子ＶＧを備えている。それらの
入力および出力端子はそれぞれ同じ符号で示された信号
を有する。
号で示された信号入力端子に接続され、この駆動回路Ｄ
Ｒはまた電圧基準入力端子ＶＲＥＦ３ 、感知入力端子
ＶＳ、および信号出力端子ＶＧを備えている。それらの
入力および出力端子はそれぞれ同じ符号で示された信号
を有する。
【００１８】出力段ＯＳは入力端子ＶＧ，ＶＥ，ＶＩＮ
および出力端子ＶＳおよびＶＯＵＴを有し、それぞれ
スイッチングコンバータの前記の同じ符号で示された端
子に接続されている。出力段ＯＳはアースと入力端子Ｖ
ＩＮ との間に直列に接続されたインダクタＴＲの１次
巻線Ｌ１と、Ｎ− ＭＯＳトランジスタＴ１のドレイン
・ソース路と直列感知抵抗Ｒとを備えている。駆動回路
ＤＲの信号出力端子ＶＧはこのトランジスタＴ１のゲー
ト電極に接続され、そのソース電極は駆動回路ＤＲの感
知入力端子ＶＳに接続されている。インダクタＴＲはア
ースと端子ＶＯＵＴとの間にダイオードＤと直列に接続
された２次巻線Ｌ２を具備している。このＬ２とＤとの
回路と並列に、すなわちアースと端子ＶＯＵＴとの間に
キャパシタＣ１および調整可能な電流源ＣＳ１ が接続
されている。エラー増幅器ＥＡのエラー出力端子ＶＥは
この電流源ＣＳ１ の制御入力に接続されている。
および出力端子ＶＳおよびＶＯＵＴを有し、それぞれ
スイッチングコンバータの前記の同じ符号で示された端
子に接続されている。出力段ＯＳはアースと入力端子Ｖ
ＩＮ との間に直列に接続されたインダクタＴＲの１次
巻線Ｌ１と、Ｎ− ＭＯＳトランジスタＴ１のドレイン
・ソース路と直列感知抵抗Ｒとを備えている。駆動回路
ＤＲの信号出力端子ＶＧはこのトランジスタＴ１のゲー
ト電極に接続され、そのソース電極は駆動回路ＤＲの感
知入力端子ＶＳに接続されている。インダクタＴＲはア
ースと端子ＶＯＵＴとの間にダイオードＤと直列に接続
された２次巻線Ｌ２を具備している。このＬ２とＤとの
回路と並列に、すなわちアースと端子ＶＯＵＴとの間に
キャパシタＣ１および調整可能な電流源ＣＳ１ が接続
されている。エラー増幅器ＥＡのエラー出力端子ＶＥは
この電流源ＣＳ１ の制御入力に接続されている。
【００１９】上記のスイッチングコンバータの動作原理
は以下のとおりである。
は以下のとおりである。
【００２０】エラー増幅器ＥＡは、電圧基準ＶＲＥＦ１
に対する出力電圧ＶＯＵＴの偏差を増幅しフィルタす
る。これはＶＥ１ とＶＥ２との間で変化するエラー信
号ＶＥに上昇を与える。５０％のデューティーサイクル
のクロック信号ＣＬＫ で制御されるデューティーサイ
クル制御装置ＤＣＣ は、最小デューティーサイクル（
最小エラーＶＥ）と最大デューティーサイクル（最大エ
ラー）との間のエラー信号ＶＥの関数でこのデューティ
ーサイクルを変調し、それにより２進出力信号ＶＤを生
成する。このデューティーサイクル制御装置ＤＣＣ は
パルス発生装置ＮＬ（図２）を備え、それは最小のデュ
ーティーサイクルが常に予め定められた最小以上である
ことを保証する。デューティーサイクル制御装置ＤＣＣ
は図２および図３を参照してさらに詳細に説明する。
に対する出力電圧ＶＯＵＴの偏差を増幅しフィルタす
る。これはＶＥ１ とＶＥ２との間で変化するエラー信
号ＶＥに上昇を与える。５０％のデューティーサイクル
のクロック信号ＣＬＫ で制御されるデューティーサイ
クル制御装置ＤＣＣ は、最小デューティーサイクル（
最小エラーＶＥ）と最大デューティーサイクル（最大エ
ラー）との間のエラー信号ＶＥの関数でこのデューティ
ーサイクルを変調し、それにより２進出力信号ＶＤを生
成する。このデューティーサイクル制御装置ＤＣＣ は
パルス発生装置ＮＬ（図２）を備え、それは最小のデュ
ーティーサイクルが常に予め定められた最小以上である
ことを保証する。デューティーサイクル制御装置ＤＣＣ
は図２および図３を参照してさらに詳細に説明する。
【００２１】駆動回路ＤＲは出力段ＯＳのスイッチング
トランジスタＴ１を駆動するために適当にするためにデ
ューティーサイクル制御装置ＤＣＣ の２進出力信号Ｖ
Ｄのレベルシフトと適応を行う。またこの駆動回路ＤＲ
は出力段ＯＳからフィードバック電流感知信号ＶＳを受
け、それは駆動回路ＤＲを遮断することができ、過大な
電流がスイッチングトランジスタＴ１を流れる場合には
その出力信号ＶＧを遮断する。駆動回路ＤＲは図４を参
照にして後述する。
トランジスタＴ１を駆動するために適当にするためにデ
ューティーサイクル制御装置ＤＣＣ の２進出力信号Ｖ
Ｄのレベルシフトと適応を行う。またこの駆動回路ＤＲ
は出力段ＯＳからフィードバック電流感知信号ＶＳを受
け、それは駆動回路ＤＲを遮断することができ、過大な
電流がスイッチングトランジスタＴ１を流れる場合には
その出力信号ＶＧを遮断する。駆動回路ＤＲは図４を参
照にして後述する。
【００２２】スイッチングトランジスタＴ１のオン期間
中電流はインダクタＴＲの１次巻線Ｌ１を通って流れ、
それによってそこにエネルギを蓄積する。トランジスタ
Ｔ１のオフ期間中このエネルギは２次巻線Ｌ２を介して
負荷（図示せず）中およびキャパシタＣ１中に放電し、
このキャパシタＣ１はトランジスタＴ１のオン期間中に
負荷に放電する。 電圧出力ＶＯＵＴと基準電圧ＶＲＥＦ１ との間のエラ
ーが大きいほど、トランジスタＴ１のオン・オフ期間の
デューティーサイクルも大きくなり、より多くのエネル
ギを電圧出力ＶＯＵＴのレベルを基準電圧ＶＲＥＦ１
のレベルに近付けるように入力端子ＶＩＮ から取込む
。エラー信号ＶＥが非常に小さい場合、すなわちトラン
ジスタＴ１のオン・オフ期間のデューティーサイクルが
その最小であるとき、出力端子ＶＯＵＴに出力された過
剰なエネルギはこのエラー信号ＶＥによって制御された
調整された電流源ＣＳ１ によって排出される。毎回の
パルス期間において最小のデューティーサイクルがゼロ
より大きいことによって、前述のようにクロック周波数
以外の低周波数におけるリップルは出力信号ＶＯＵＴに
は現れず、したがって出力信号ＶＯＵＴの低周波数雑音
が制限される。
中電流はインダクタＴＲの１次巻線Ｌ１を通って流れ、
それによってそこにエネルギを蓄積する。トランジスタ
Ｔ１のオフ期間中このエネルギは２次巻線Ｌ２を介して
負荷（図示せず）中およびキャパシタＣ１中に放電し、
このキャパシタＣ１はトランジスタＴ１のオン期間中に
負荷に放電する。 電圧出力ＶＯＵＴと基準電圧ＶＲＥＦ１ との間のエラ
ーが大きいほど、トランジスタＴ１のオン・オフ期間の
デューティーサイクルも大きくなり、より多くのエネル
ギを電圧出力ＶＯＵＴのレベルを基準電圧ＶＲＥＦ１
のレベルに近付けるように入力端子ＶＩＮ から取込む
。エラー信号ＶＥが非常に小さい場合、すなわちトラン
ジスタＴ１のオン・オフ期間のデューティーサイクルが
その最小であるとき、出力端子ＶＯＵＴに出力された過
剰なエネルギはこのエラー信号ＶＥによって制御された
調整された電流源ＣＳ１ によって排出される。毎回の
パルス期間において最小のデューティーサイクルがゼロ
より大きいことによって、前述のようにクロック周波数
以外の低周波数におけるリップルは出力信号ＶＯＵＴに
は現れず、したがって出力信号ＶＯＵＴの低周波数雑音
が制限される。
【００２３】図２および図３を参照してデューティーサ
イクル制御装置ＤＣＣについて詳細に説明する。それは
鋸歯状波発生装置ＳＴ、雑音リミタとも呼ばれるパルス
発生装置ＮＬおよび回路ＭＳＴ を備えている。
イクル制御装置ＤＣＣについて詳細に説明する。それは
鋸歯状波発生装置ＳＴ、雑音リミタとも呼ばれるパルス
発生装置ＮＬおよび回路ＭＳＴ を備えている。
【００２４】鋸歯状波発生装置ＳＴは基準入力端子ＶＲ
ＥＦ２ およびクロック入力端子ＣＬＫ を備え、この
クロック入力端子ＣＬＫ には５０％のデューティーサ
イクルを有し、期間がＰのクロック信号ＣＬＫ が供給
される（図３のａ）。それは電圧電源＋Ｖとアースとの
間に接続される。＋Ｖとアースとの間に定電流源ＣＳ２
がキャパシタＣ２と直列に接続されている。クロック
入力端子ＣＬＫ はトランジスタＴ２のゲート電極に接
続され、このトランジスタＴ２のドレイン・ソース路は
キャパシタＣ２と並列に接続されている。 キャパシタＣ２はさらに別のトランジスタＴ３のドレイ
ン・ソース路によって構成された可変インピーダンスと
並列に接続されている。このトランジスタＴ３のゲート
・ソース路と並列にキャパシタＣ３が接続され、このキ
ャパシタＣ３は制御された定電流源ＣＳ３ と直列に電
圧電源Ｖ＋に接続され、また定電流源ＣＳ４ と並列に
接続されている。定電流源ＣＳ３ の制御端子は比較器
ＣＰ２ の出力に接続され、この比較器ＣＰ２ の負入
力端子（−）は基準入力端子ＶＲＥＦ２ に接続され、
その正入力端子（＋）は鋸歯状波発生装置出力端子ＳＴ
Ｏ に接続され、この出力端子ＳＴＯ はＣＳ２ ，Ｔ
２，Ｃ２，Ｔ３のに接続点で構成され、そこに同じ符号
で示された鋸歯状波信号が発生される。
ＥＦ２ およびクロック入力端子ＣＬＫ を備え、この
クロック入力端子ＣＬＫ には５０％のデューティーサ
イクルを有し、期間がＰのクロック信号ＣＬＫ が供給
される（図３のａ）。それは電圧電源＋Ｖとアースとの
間に接続される。＋Ｖとアースとの間に定電流源ＣＳ２
がキャパシタＣ２と直列に接続されている。クロック
入力端子ＣＬＫ はトランジスタＴ２のゲート電極に接
続され、このトランジスタＴ２のドレイン・ソース路は
キャパシタＣ２と並列に接続されている。 キャパシタＣ２はさらに別のトランジスタＴ３のドレイ
ン・ソース路によって構成された可変インピーダンスと
並列に接続されている。このトランジスタＴ３のゲート
・ソース路と並列にキャパシタＣ３が接続され、このキ
ャパシタＣ３は制御された定電流源ＣＳ３ と直列に電
圧電源Ｖ＋に接続され、また定電流源ＣＳ４ と並列に
接続されている。定電流源ＣＳ３ の制御端子は比較器
ＣＰ２ の出力に接続され、この比較器ＣＰ２ の負入
力端子（−）は基準入力端子ＶＲＥＦ２ に接続され、
その正入力端子（＋）は鋸歯状波発生装置出力端子ＳＴ
Ｏ に接続され、この出力端子ＳＴＯ はＣＳ２ ，Ｔ
２，Ｃ２，Ｔ３のに接続点で構成され、そこに同じ符号
で示された鋸歯状波信号が発生される。
【００２５】クロック信号ＣＬＫ のオフ期間中、キャ
パシタＣ２は定電流源ＣＳ２ を通って流れる電流によ
って充電され、クロック信号ＣＬＫ の立下りエッジで
スタートし立上りエッジでピークレベルに到達する直線
状の傾斜波形の鋸歯状波出力信号を発生する。クロック
用のトランジスタＴ２のオン期間中キャパシタＣ２は短
絡され、したがってゼロに近いレベルの出力信号を発生
する。したてがって図３のｂに示すような鋸歯状波信号
ＳＴＯが発生される。
パシタＣ２は定電流源ＣＳ２ を通って流れる電流によ
って充電され、クロック信号ＣＬＫ の立下りエッジで
スタートし立上りエッジでピークレベルに到達する直線
状の傾斜波形の鋸歯状波出力信号を発生する。クロック
用のトランジスタＴ２のオン期間中キャパシタＣ２は短
絡され、したがってゼロに近いレベルの出力信号を発生
する。したてがって図３のｂに示すような鋸歯状波信号
ＳＴＯが発生される。
【００２６】鋸歯状波発生装置ＳＴの上記３個の部品Ｔ
２，Ｃ２，ＣＳ２ は鋸歯状波信号発生のための基本的
な部品である。その他の鋸歯状波発生装置ＳＴの部品は
安定な基準電圧ＶＲＥＦ２ に等しいように鋸歯状波信
号ＳＴＯ のピークレベルを自動的に調整するために使
用される。事実出力信号ＳＴＯ の振幅が基準電圧ＶＲ
ＥＦ２ の上に増加するとき、比較器ＣＰ２ は定電流
源ＣＳ３ をオンに切換え、この定電流源ＣＳ３ は数
クロック期間にわたる時定数で比較的ゆっくりとキャパ
シタＣ３を充電する。トランジスタＴ３はある瞬間に導
電性になり定電流源ＣＳ２ からの充電電流をキャパシ
タＣ２から逸らせて信号ＳＴＯ の傾斜を減少させ、そ
れによってそのピークレベルを減少させる。反対にピー
クレベルが基準電圧ＶＲＥＦ２ の下に減少するとき、
定電流源ＣＳ３ はオフに切換えられ、キャパシタＣ３
は定電流源ＣＳ４ を通ってゆっくりと放電する。この
電圧減少はトランジスタＴ３の導電性を減少させ、した
がって出力信号ＳＴＯ の傾斜を増加させる。回路は基
準電圧ＶＲＥＦ２ に等しい出力信号ＳＴＯ のピーク
レベルで安定する。この出力信号ＳＴＯ はそれ故電源
電圧に無関係であり、および、または温度変化ならびに
部品の許容誤差により影響されない。
２，Ｃ２，ＣＳ２ は鋸歯状波信号発生のための基本的
な部品である。その他の鋸歯状波発生装置ＳＴの部品は
安定な基準電圧ＶＲＥＦ２ に等しいように鋸歯状波信
号ＳＴＯ のピークレベルを自動的に調整するために使
用される。事実出力信号ＳＴＯ の振幅が基準電圧ＶＲ
ＥＦ２ の上に増加するとき、比較器ＣＰ２ は定電流
源ＣＳ３ をオンに切換え、この定電流源ＣＳ３ は数
クロック期間にわたる時定数で比較的ゆっくりとキャパ
シタＣ３を充電する。トランジスタＴ３はある瞬間に導
電性になり定電流源ＣＳ２ からの充電電流をキャパシ
タＣ２から逸らせて信号ＳＴＯ の傾斜を減少させ、そ
れによってそのピークレベルを減少させる。反対にピー
クレベルが基準電圧ＶＲＥＦ２ の下に減少するとき、
定電流源ＣＳ３ はオフに切換えられ、キャパシタＣ３
は定電流源ＣＳ４ を通ってゆっくりと放電する。この
電圧減少はトランジスタＴ３の導電性を減少させ、した
がって出力信号ＳＴＯ の傾斜を増加させる。回路は基
準電圧ＶＲＥＦ２ に等しい出力信号ＳＴＯ のピーク
レベルで安定する。この出力信号ＳＴＯ はそれ故電源
電圧に無関係であり、および、または温度変化ならびに
部品の許容誤差により影響されない。
【００２７】雑音リミタＮＬにおいては、クロック信号
ＣＬＫ は縦続接続されたインバータＩ１，Ｉ２，Ｉ３
を介してナンドゲートＧ１の１入力に供給され、また直
接ナンドゲートＧ１の他方の入力に供給される。ナンド
ゲートＧ１の出力はインバータＩ４を介して雑音リミタ
ＮＬの出力端子ＮＬＯ に接続されている。さらにキャ
パシタＣ４はインバータＩ１の出力端子とアースとの間
に接続されてクロック信号ＣＬＫ に一定の遅延を与え
ている。この遅延によってパルスがクロック信号ＣＬＫ
の各クロック期間Ｐの正のエッジにおいてスタートす
るように雑音リミタＮＬの出力端子ＮＬＯ において発
生されることは明らかである（図３のｃ）。上記の基準
電圧ＶＲＥＦ２ はこれらのパルスの振幅が鋸歯状波信
号のピーク振幅よりも大きくなるように選択されている
。
ＣＬＫ は縦続接続されたインバータＩ１，Ｉ２，Ｉ３
を介してナンドゲートＧ１の１入力に供給され、また直
接ナンドゲートＧ１の他方の入力に供給される。ナンド
ゲートＧ１の出力はインバータＩ４を介して雑音リミタ
ＮＬの出力端子ＮＬＯ に接続されている。さらにキャ
パシタＣ４はインバータＩ１の出力端子とアースとの間
に接続されてクロック信号ＣＬＫ に一定の遅延を与え
ている。この遅延によってパルスがクロック信号ＣＬＫ
の各クロック期間Ｐの正のエッジにおいてスタートす
るように雑音リミタＮＬの出力端子ＮＬＯ において発
生されることは明らかである（図３のｃ）。上記の基準
電圧ＶＲＥＦ２ はこれらのパルスの振幅が鋸歯状波信
号のピーク振幅よりも大きくなるように選択されている
。
【００２８】雑音リミタＮＬの出力端子ＮＬＯ はダイ
オード接続されたＮＰＮトランジスタＴ５のベースに接
続され、それはエミッタフォロアとして接続されたＮＰ
ＮトランジスタＴ４と共に回路ＭＳＴ を構成している
。トランジスタＴ４のベースおよびコレクタは鋸歯状波
発生装置ＳＴの出力端子ＳＴＯ および＋Ｖにそれぞれ
接続されている。これらのトランジスタＴ４，Ｔ５のエ
ミッタは定電流源ＣＳ５ を介してアースされている。 これらの共通に接続されたエミッタは回路ＭＳＴ の出
力端子ＭＳＴＯを構成している。トランジスタＴ５のダ
イオード接続によって雑音リミタＮＬの出力端子ＮＬＯ
におけるパルスは鋸歯状波発生装置ＳＴの出力端子Ｓ
ＴＯ における鋸歯状波信号と図３のｄに示すようにオ
ア処理される。
オード接続されたＮＰＮトランジスタＴ５のベースに接
続され、それはエミッタフォロアとして接続されたＮＰ
ＮトランジスタＴ４と共に回路ＭＳＴ を構成している
。トランジスタＴ４のベースおよびコレクタは鋸歯状波
発生装置ＳＴの出力端子ＳＴＯ および＋Ｖにそれぞれ
接続されている。これらのトランジスタＴ４，Ｔ５のエ
ミッタは定電流源ＣＳ５ を介してアースされている。 これらの共通に接続されたエミッタは回路ＭＳＴ の出
力端子ＭＳＴＯを構成している。トランジスタＴ５のダ
イオード接続によって雑音リミタＮＬの出力端子ＮＬＯ
におけるパルスは鋸歯状波発生装置ＳＴの出力端子Ｓ
ＴＯ における鋸歯状波信号と図３のｄに示すようにオ
ア処理される。
【００２９】基準電圧ＶＲＥＦ２ のレベルと雑音リミ
タＮＬの出力ＮＬＯ の振幅はエラー信号ＶＥの上限Ｖ
Ｅ１ がそれら２つのレベルの間にあり、回路ＭＳＴ
の出力ＭＳＴＯの下限がこのエラー信号ＶＥの下限ＶＥ
２ より下に維持されるように選択される。
タＮＬの出力ＮＬＯ の振幅はエラー信号ＶＥの上限Ｖ
Ｅ１ がそれら２つのレベルの間にあり、回路ＭＳＴ
の出力ＭＳＴＯの下限がこのエラー信号ＶＥの下限ＶＥ
２ より下に維持されるように選択される。
【００３０】回路ＭＳＴ の出力ＭＳＴＯにおける上記
の変形された鋸歯状波信号はデューティーサイクル制御
装置ＤＣＣ の比較器ＣＰ１ 中のエラー信号ＶＥと比
較される。その結果比較器ＣＰ１ はその出力端子ＶＤ
に周期的デジタル出力信号ＶＤを生成し、そのデューテ
ィーサイクルはエラー信号レベルＶＥ１ （図３のｅ）
に対応する最小のデューティーサイクルとエラー信号レ
ベルＶＥ２ （図３のｆ）に対応する最大のデューティ
ーサイクルとの間で変化する。
の変形された鋸歯状波信号はデューティーサイクル制御
装置ＤＣＣ の比較器ＣＰ１ 中のエラー信号ＶＥと比
較される。その結果比較器ＣＰ１ はその出力端子ＶＤ
に周期的デジタル出力信号ＶＤを生成し、そのデューテ
ィーサイクルはエラー信号レベルＶＥ１ （図３のｅ）
に対応する最小のデューティーサイクルとエラー信号レ
ベルＶＥ２ （図３のｆ）に対応する最大のデューティ
ーサイクルとの間で変化する。
【００３１】次に図４を参照すると駆動回路ＤＲが詳細
に示されている。駆動回路ＤＲの入力ＶＤはキャパシタ
Ｃ５と増幅器Ａとの直列接続を介してその出力ＶＧに結
合されている。駆動回路ＤＲに含まれている比較器ＣＰ
３ の正入力端子（＋）は上述の出力段ＯＳの感知出力
端子ＶＳに接続され、一方比較器ＣＰ３ の負入力端子
（−）は電圧基準入力端子ＶＲＥＦ３ に接続されてい
る。この比較器ＣＰ３ の出力端子は駆動回路ＤＲに含
まれているトランジスタＴ６のゲートに接続され、この
トランジスタＴ６のソース電極はアースされ、ドレイン
電極は増幅器Ａの入力端子に接続されている。
に示されている。駆動回路ＤＲの入力ＶＤはキャパシタ
Ｃ５と増幅器Ａとの直列接続を介してその出力ＶＧに結
合されている。駆動回路ＤＲに含まれている比較器ＣＰ
３ の正入力端子（＋）は上述の出力段ＯＳの感知出力
端子ＶＳに接続され、一方比較器ＣＰ３ の負入力端子
（−）は電圧基準入力端子ＶＲＥＦ３ に接続されてい
る。この比較器ＣＰ３ の出力端子は駆動回路ＤＲに含
まれているトランジスタＴ６のゲートに接続され、この
トランジスタＴ６のソース電極はアースされ、ドレイン
電極は増幅器Ａの入力端子に接続されている。
【００３２】この駆動回路ＤＲの動作は次のとおりであ
る。キャパシタＣ５は信号ＶＤのＡＣ成分のみを増幅器
Ａに通過させ、この増幅器Ａは入力端子ＶＤにおける信
号を出力段ＯＳの駆動トランジスタＴ１に適した出力端
子ＶＧにおける信号に変換することのできるレベル適応
装置である。 感知入力端子ＶＳにおける電圧が入力端子ＶＲＥＦ３
に供給された基準値を超えるとき、トランジスタＴ６は
導電状態となり、増幅器Ａの入力を短絡し、そのため出
力段ＯＳのトランジスタＴ１はカットオフにされる。こ
れはスタート或いはコンバータＳＰＣ の過負荷の場合
にトランジスタＴ１に過大な電流が流れることを阻止す
る。
る。キャパシタＣ５は信号ＶＤのＡＣ成分のみを増幅器
Ａに通過させ、この増幅器Ａは入力端子ＶＤにおける信
号を出力段ＯＳの駆動トランジスタＴ１に適した出力端
子ＶＧにおける信号に変換することのできるレベル適応
装置である。 感知入力端子ＶＳにおける電圧が入力端子ＶＲＥＦ３
に供給された基準値を超えるとき、トランジスタＴ６は
導電状態となり、増幅器Ａの入力を短絡し、そのため出
力段ＯＳのトランジスタＴ１はカットオフにされる。こ
れはスタート或いはコンバータＳＰＣ の過負荷の場合
にトランジスタＴ１に過大な電流が流れることを阻止す
る。
【００３３】以上本発明の原理について特定の実施例と
関連して説明した。上記説明は単なる例示に過ぎないも
のであり、本発明の技術的範囲を限定するものではない
ことを理解すべきである。
関連して説明した。上記説明は単なる例示に過ぎないも
のであり、本発明の技術的範囲を限定するものではない
ことを理解すべきである。
【図１】本発明によるスイッチングパワーコンバータの
デューティーサイクル制御装置の概略図。
デューティーサイクル制御装置の概略図。
【図２】図１のデューティーサイクル制御装置の詳細図
。
。
【図３】図２のデューティーサイクル制御装置中で生成
される信号のタイミング図。
される信号のタイミング図。
【図４】図１中の駆動回路の詳細図。
Claims (5)
- 【請求項１】 入力から出力への電気エネルギの転送
を制御するスイッチと、前記出力における信号と基準信
号との間の差からエラー信号を生成するエラー増幅器と
、クロック信号のオンオフ期間がこのエラー信号の関数
で変化されて前記スイッチを制御するデューティーサイ
クル制御装置とを具備しているスイッチングコンバータ
において、前記デューティーサイクル制御装置は、少な
くとも前記クロック信号の各期間のゼロより大きい予め
定められた割合の期間中前記スイッチをオンにするパル
ス発生装置を具備していることを特徴とするスイッチン
グコンバータ。 - 【請求項２】 前記デューティーサイクル制御装置は
、前記オン期間のそれぞれの開始において前記パルス発
生装置によって生成されたパルス信号の振幅よりも小さ
い予め定められたピーク振幅に到達する鋸歯状波信号を
前記各クロック期間中に生成する鋸歯状波発生装置と、
前記鋸歯状波信号と前記パルス信号とのオア処理を行う
ゲート回路と、このゲート回路の出力信号を前記エラー
信号と比較し前記スイッチの動作を制御するためのデジ
タル出力信号を生成する比較回路とを具備していること
を特徴とする請求項１記載のスイッチングコンバータ。 - 【請求項３】 前記鋸歯状波発生装置は、充電用の定
電流源と直列に接続されたキャパシタと、前記クロック
信号によって制御されて前記キャパシタを放電するため
にこのキャパシタと並列に接続されたトランジスタと、
前記ピーク振幅が等しくされる第２の基準電圧と前記鋸
歯状波信号とを比較する第２の比較装置の出力信号の関
数として前記定電流源の電流を部分的に変移させるため
に前記キャパシタと並列に接続された可変インピーダン
スとを具備していることを特徴とする請求項２記載のス
イッチングコンバータ。 - 【請求項４】 前記可変インピーダンスは、第２のト
ランジスタのドレイン・ソース路であり、そのトランジ
スタのゲート・ドレイン路はその充電用の第２の定電流
源と直列に接続された第２のキャパシタと並列に接続さ
れると共にこの第２のキャパシタを放電するための第３
の定電流源と並列に接続され、前記第２の定電流源は前
記第２の比較装置の出力信号によってオンオフに切換え
られることを特徴とする請求項３記載のスイッチングコ
ンバータ。 - 【請求項５】 さらに駆動回路を具備し、その入力は
前記デューティーサイクル制御装置の出力に結合され、
その出力は前記スイッチを制御し、前記スイッチは入力
回路の一部を形成するトランジスタであり、前記トラン
ジスタを通る電流に比例するその両端間の電圧が感知さ
れる抵抗と直列に接続されて入力端子に結合され、前記
駆動回路はその入力出力間に直列に接続されたキャパシ
タと増幅器とを具備し、第３の比較装置が基準電圧と前
記抵抗の両端間の感知された電圧とを比較し、この第３
の比較装置の出力が別のトランジスタのゲートを制御し
、そのトレイン・ソース路は前記感知された電圧が前記
基準電圧を超えたとき前記駆動回路の増幅器の入力を短
絡することを特徴とする請求項１記載のスイッチングコ
ンバータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE90200575:0 | 1990-03-12 | ||
| EP90200575A EP0446490B1 (en) | 1990-03-12 | 1990-03-12 | Switching converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04222457A true JPH04222457A (ja) | 1992-08-12 |
| JPH0785650B2 JPH0785650B2 (ja) | 1995-09-13 |
Family
ID=8204958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3072393A Expired - Fee Related JPH0785650B2 (ja) | 1990-03-12 | 1991-03-12 | スイッチングコンバータ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5101336A (ja) |
| EP (1) | EP0446490B1 (ja) |
| JP (1) | JPH0785650B2 (ja) |
| AU (1) | AU641988B2 (ja) |
| CA (1) | CA2037944C (ja) |
| DE (1) | DE69010664T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014161169A (ja) * | 2013-02-20 | 2014-09-04 | Hamamatsu Photonics Kk | 直流電源回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448469A (en) * | 1990-02-15 | 1995-09-05 | Deutsche Thomson-Brandt Gmbh | Switch mode power supply with output feedback isolation |
| DE4210980A1 (de) * | 1992-04-02 | 1993-10-07 | Philips Patentverwaltung | Verlustarme Stromversorgungseinrichtung mit einem Gleichspannungswandler |
| IT1268472B1 (it) * | 1993-10-22 | 1997-03-04 | St Microelectronics Srl | Convertitore buck a modalita' di funzionamento automaticamente determinata dal livello di carico |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| US5835361A (en) * | 1997-04-16 | 1998-11-10 | Thomson Consumer Electronics, Inc. | Switch-mode power supply with over-current protection |
| FI973493A (fi) * | 1997-08-26 | 1999-02-27 | Nokia Telecommunications Oy | Menetelmä ja järjestely hakkuriteholähteen vakavoimiseksi |
| US6205037B1 (en) | 1999-12-21 | 2001-03-20 | Thomson Licensing S.A. | Overload protection for a switch mode power supply |
| US7498790B2 (en) * | 2004-10-29 | 2009-03-03 | Intel Corporation | Switching regulator frequency control |
| US20090251229A1 (en) * | 2006-07-11 | 2009-10-08 | Tc Group | Self-oscillating modulator with improved synchronisation and pwm cycle constraints |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375457A (en) * | 1976-12-16 | 1978-07-04 | Sony Corp | Power source circuit |
| JPS61254075A (ja) * | 1985-04-30 | 1986-11-11 | Mitsubishi Electric Corp | 電源回路 |
| JPH02151065A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | Ｍｏｓ集積回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3733519A (en) * | 1972-04-24 | 1973-05-15 | Motorola Inc | Protection circuit for regulated power supplies |
| US4210947A (en) * | 1977-10-06 | 1980-07-01 | Sony Corporation | Protective circuit for a switching regulator |
| US4330816A (en) * | 1980-01-02 | 1982-05-18 | Fujitsu Fanuc Limited | Overcurrent protection apparatus |
| US4326245A (en) * | 1981-02-23 | 1982-04-20 | Siemens Corporation | Current foldback circuit for a DC power supply |
| JPS58101558A (ja) * | 1981-12-14 | 1983-06-16 | Hitachi Ltd | 同期型加入者回路用ｄｃ−ｄｃコンバ−タ |
| US4578630A (en) * | 1984-11-23 | 1986-03-25 | At&T Bell Laboratories | Buck boost switching regulator with duty cycle limiting |
| US4683528A (en) * | 1985-07-22 | 1987-07-28 | Intersil, Inc. | Pulse position modulated regulation for power supplies |
| US4764856A (en) * | 1987-01-23 | 1988-08-16 | U.S. Philips Corporation | Power-supply arrangement |
| US4825347A (en) * | 1987-09-03 | 1989-04-25 | Unisys Corporation | Pulse width modulation control circuit |
| US4943902A (en) * | 1987-11-23 | 1990-07-24 | Viteq Corporation | AC to DC power converter and method with integrated line current control for improving power factor |
| DE3828816A1 (de) * | 1988-08-25 | 1989-10-19 | Ant Nachrichtentech | Verfahren zum betreiben eines schaltreglers |
| US4988942A (en) * | 1988-11-08 | 1991-01-29 | Spectra-Physics, Inc. | Switched resistor regulator control when transfer function includes discontinuity |
| US4866588A (en) * | 1989-02-17 | 1989-09-12 | American Telephone And Telegraph Company At&T Bell Laboratories | Circuit for suppression of leading edge spike switched current |
| US5021937A (en) * | 1989-10-18 | 1991-06-04 | Lambda Electronics Inc. | Maximum duty cycle limiting of pulse width modulators |
-
1990
- 1990-03-12 EP EP90200575A patent/EP0446490B1/en not_active Expired - Lifetime
- 1990-03-12 DE DE69010664T patent/DE69010664T2/de not_active Expired - Lifetime
-
1991
- 1991-03-08 AU AU72771/91A patent/AU641988B2/en not_active Ceased
- 1991-03-11 CA CA002037944A patent/CA2037944C/en not_active Expired - Fee Related
- 1991-03-11 US US07/668,262 patent/US5101336A/en not_active Expired - Lifetime
- 1991-03-12 JP JP3072393A patent/JPH0785650B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375457A (en) * | 1976-12-16 | 1978-07-04 | Sony Corp | Power source circuit |
| JPS61254075A (ja) * | 1985-04-30 | 1986-11-11 | Mitsubishi Electric Corp | 電源回路 |
| JPH02151065A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | Ｍｏｓ集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014161169A (ja) * | 2013-02-20 | 2014-09-04 | Hamamatsu Photonics Kk | 直流電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0785650B2 (ja) | 1995-09-13 |
| EP0446490B1 (en) | 1994-07-13 |
| DE69010664D1 (de) | 1994-08-18 |
| US5101336A (en) | 1992-03-31 |
| AU641988B2 (en) | 1993-10-07 |
| EP0446490A1 (en) | 1991-09-18 |
| DE69010664T2 (de) | 1994-11-17 |
| AU7277191A (en) | 1991-09-12 |
| CA2037944A1 (en) | 1991-09-13 |
| CA2037944C (en) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672303A (en) | Inductor current control circuit | |
| US6269012B1 (en) | Energy efficient power supply with light-load detection | |
| KR100206143B1 (ko) | 고역률 보상회로 | |
| US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
| CA1288474C (en) | Power converter with reduced switching loss | |
| US7595623B2 (en) | Methods and apparatus for a spread spectrum switching regulator | |
| US6049473A (en) | Harmonic-injection control technique for three-phase, discontinuous-conduction-mode, high-power-factor boost rectifiers with improved line-transient response | |
| JP2877164B2 (ja) | インバータ又は直流変圧器のための自己発振スイッチング装置 | |
| US5408402A (en) | Clock-controlled frequency converter having current limitation | |
| EP0415244A2 (en) | Adaptive compensating ramp generator for current-mode DC/DC converters | |
| US4763235A (en) | DC-DC converter | |
| GB2029989A (en) | Automatic control converters | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| US4138715A (en) | Resonant switching converter | |
| JPH04222457A (ja) | スイッチングコンバータ | |
| JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
| US4792746A (en) | Non-dissipative series voltage switching regulator having improved switching speed | |
| EP0662747B1 (en) | A DC/DC converter for outputting multiple signals | |
| EP1429222B1 (en) | Buck converter | |
| CN111082657A (zh) | 降压-升压变换器和控制方法 | |
| JP3397456B2 (ja) | 直流−直流変換装置 | |
| JPH069589Y2 (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| US5357415A (en) | Switching regulator having at least one regulated output voltage | |
| US11843321B2 (en) | Control circuit having power saving mode for use in power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |